JP4386333B2 - 半導体基板の製造方法 - Google Patents

半導体基板の製造方法 Download PDF

Info

Publication number
JP4386333B2
JP4386333B2 JP2002353127A JP2002353127A JP4386333B2 JP 4386333 B2 JP4386333 B2 JP 4386333B2 JP 2002353127 A JP2002353127 A JP 2002353127A JP 2002353127 A JP2002353127 A JP 2002353127A JP 4386333 B2 JP4386333 B2 JP 4386333B2
Authority
JP
Japan
Prior art keywords
sige layer
layer
thickness
sige
depositing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002353127A
Other languages
English (en)
Other versions
JP2003229360A (ja
Inventor
マー ジェー−シェン
ジェームス トゥイート ダグラス
テン スー シェン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JP2003229360A publication Critical patent/JP2003229360A/ja
Application granted granted Critical
Publication of JP4386333B2 publication Critical patent/JP4386333B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/933—Germanium or silicon or Ge-Si on III-V

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Description

【０００１】
【発明の属する技術分野】
（関連出願）
本出願は、２０００年４月３日に出願された米国特許出願第０９／５４１，２５５号の「Ｓｉ上に厚い緩和ＳｉＧｅ層を形成する方法」、ならびに２００１年２月１３日に出願された米国特許出願第０９／７８３，８１７号の「Ｓｉ１−ｘＧｅｘＣＭＯＳの漏れ電流を低減する方法」に関連する。
(発明の領域）
本発明は、高速ＣＭＯＳ集積回路等の半導体基板の製造方法に関し、詳細には、水素注入を用いてＳｉＧｅ層を形成する工程を包含する半導体基板の製造方法に関する。
【０００２】
【従来の技術】
移動度の向上したＭＯＳＦＥＴデバイスアプリケーションにおいて、キャリア移動度を向上させるために、ｎＭＯＳデバイス（Ｗｅｌｓｅｒらの”Ｓｔｒａｉｎ ｄｅｐｅｎｄｅｎｃｅ ｏｆ ｔｈｅ ｐｅｒｆｏｒｍａｎｃｅ ｅｎｈａｎｃｅｍｅｎｔ ｉｎ ｓｔｒａｉｎｅｄ−Ｓｉ ｎ−ＭＯＳＦＥＴｓ”， ＩＥＤＭ Ｃｏｎｆｅｒｅｎｃｅ Ｐｒｏｃｅｅｄｉｎｇｓ， ｐ． ３７３ （１９９４）（非特許文献１）、Ｒｉｍらの”Ｆａｂｒｉｃａｔｉｏｎ ａｎｄ ａｎａｌｙｓｉｓ ｏｆ Ｄｅｅｐ ｓｕｂｍｉｃｒｏｎ ｓｔｒａｉｎｅｄ−Ｓｉ Ｎ−ＭＯＳＦＥＴｓ”， ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ， Ｖｏｌ４７， １４０６， （２０００）（非特許文献２）、およびＲｉｍらの”Ｓｔｒａｉｎｅｄ Ｓｉ ＮＭＯＳＦＥＴｓ ｆｏｒ ｈｉｇｈ ｐｅｒｆｏｒｍａｎｃｅ ＣＭＯＳ ｔｅｃｈｎｏｌｏｇｙ， ２００１ Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ， ｐ．５９， ＩＥＥＥ ２００１（非特許文献３））ならびにｐＭＯＳデバイス（Ｒｉｍらの”Ｅｎｈａｎｃｅｄ ｈｏｌｅ ｍｏｂｉｌｉｔｉｅｓ ｉｎ ｓｕｒｆａｃｅ−ｃｈａｎｎｅｌ ｓｔｒａｉｎｅｄ−Ｓｉ ｐ−ＭＯＳＦＥＴｓ”， ＩＥＤＭ Ｃｏｎｆｅｒｅｎｃｅ Ｐｒｏｃｅｅｄｉｎｇｓ， ｐ．５１７（１９９５）（非特許文献４）、およびＮａｙａｋらの”Ｈｉｇｈ−ｍｏｂｉｌｉｔｙＳｔｒａｉｎｅｄ−Ｓｉ ＰＭＯＳＦＥＴｓ”， ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ， Ｖｏｌ．４３， １７０９ （１９９６）（非特許文献５））の両方について、厚い応力緩和されたＳｉ１−ｘＧｅｘバッファ層を、薄い歪シリコン層のための仮想基板として用いられている。バルクシリコンデバイスと比較して、Ｌｅｆｆ＜７０ｎｍであるデバイスにおいて、電子移動度が７０％向上したことがＲｉｍらの２００１年の文献に報告されている。長チャネルデバイスにおける高電界ホール移動度(high-field hole mobilityが４０％まで向上したことが、Ｎａｙａｋらによって報告されている。
【０００３】
厚いＳｉ１−ｘＧｅｘ層は、ミスフィット転位の形成により可塑的に、歪み（応力）が緩和する（Ｒ． Ｈｕｌｌらの”Ｎｕｃｌｅａｔｉｏｎ ｏｆ ｍｉｓｆｉｔ ｄｉｓｌｏｃａｔｉｏｎｓ ｉｎ ｓｔｒａｉｎｅｄ−ｌａｙｅｒ ｅｐｉｔａｘｙ ｉｎ ｔｈｅ ＧｅｘＳｉ１−ｘ／Ｓｉ ｓｙｓｔｅｍ”， Ｊ． Ｖａｃ Ｓｃｉ． Ｔｅｃｈｎｏｌ．， Ａ７， ２５８０， １９８９（非特許文献６）、Ｈｏｕｇｈｔｏｎの”Ｓｔｒａｉｎ ｒｅｌａｘａｔｉｏｎ ｋｉｎｅｔｉｃｓ ｉｎ Ｓｉ１−ｘＧｅｘ／Ｓｉ ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅｓ”， Ｊ． Ａｐｐｌ． Ｐｈｙｓ．， ７０， ２１３６， １９９１（非特許文献７）、Ｗｉｃｋｅｎｈａｕｓｅｒらの”Ｄｅｔｅｒｍｉｎａｔｉｏｎ ｏｆ ｔｈｅ ａｃｔｉｖａｔｉｏｎ ｅｎｅｒｇｙ ｆｏｒ ｔｈｅ ｈｅｔｅｒｏｇｅｎｅｏｕｓ ｎｕｃｌｅａｔｉｏｎ ｏｆ ｍｉｓｆｉｔ ｄｉｓｌｏｃａｔｉｏｎｓ ｉｎ Ｓｉ１−ｘＧｅｘ／Ｓｉ ｄｅｐｏｓｉｔｅｄｂｙ ｓｅｌｅｃｔｉｖｅ ｅｐｉｔａｘｙ”， Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ．， ７０， ３２４， １９９７（非特許文献８）、Ｍａｔｔｈｅｗｓらの”Ｄｅｆｅｃｔｓ ｉｎ ｅｐｉｔａｘｉａｌ ｍｕｌｔｉｌａｙｅｒｓ”， Ｊ． Ｃｒｙｓｔ． Ｇｒｏｗｔｈ， ２７， １１８， １９７４（非特許文献９）、およびＴａｎｇらの”Ｉｎｖｅｓｔｉｇａｔｉｏｎ ｏｆ ｄｉｓｌｏｃａｔｉｏｎｓ ｉｎ Ｓｉ１−ｘＧｅｘ／Ｓｉ ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅｓ ｇｒｏｗｎ ｂｙ ＬＰＣＶＤ”， Ｊ． Ｃｒｙｓｔ． Ｇｒｏｗｔｈ， １２５，３０１， １９９２（非特許文献１０））。
【０００４】
しかし、このプロセスの間、通常、貫通転位が発生する。貫通転位の存在によりデバイスの性能が低下し、デバイスの歩留まりが著しく低下する。
【０００５】
高品質の歪み緩和Ｓｉ１−ｘＧｅｘバッファ層を製造する現在の最新技術は、組成の割合が厚さ方向に異なる（傾斜された）数μｍの厚さを有する層の成長である（Ｒｉｍらによる２０００年の上記文献、Ｎａｙａｋらの上記文献、Ｓｃｈａｅｆｆｌｅｒらの”Ｈｉｇｈ−ｅｌｅｃｔｒｏｎ−ｍｏｂｉｌｉｔｙ Ｓｉ／ＳｉＧｅ ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅｓ： ｉｎｆｌｕｅｎｃｅ ｏｆ ｔｈｅ ｒｅｌａｘｅｄ ＳｉＧｅ ｂｕｆｆｅｒ ｌａｙｅｒ”， Ｓｅｍｉｃｏｎｄｕｃｔｏｒ． Ｓｃｉ． Ｔｅｃｈｎｏｌ．， ７．２６０， １９９２（非特許文献１１）、およびＦｉｔｚｇｅｒａｌｄらの”Ｔｏｔａｌｌｙ ｒｅｌａｘｅｄ ＧｅｘＳｉ１−ｘ ｌａｙｅｒｓ ｗｉｔｈ ｌｏｗ ｔｈｒｅａｄｉｎｇ ｄｉｓｌｏｃａｔｉｏｎ ｄｅｎｓｉｔｉｅｓ ｇｒｏｗｎ ｏｎＳｉ ｓｕｂｓｔｒａｔｅｓ”， Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ．， ５９， ８１１， １９９１（非特許文献１２））。しかし、貫通転位の密度は依然として高く、例えば典型的には１０Ｅ６ｃｍ−２を超える。さらに、数μｍの厚さを有するＳｉ１−ｘＧｅｘ層を市販の実用可能なデバイスの製造に組み込むことは、現実的ではない。ＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ ｂｙ Ｉｍｐｌａｎｔａｔｉｏｎ ｏｆ Ｏｘｙｇｅｎ）ウエハ上におけるＳｉＧｅ成長の緩和についてもまた研究が行われており、この場合、Ｓｉ／ＳｉＧｅ二重層は、基板によって平坦に維持されたフリーフローティングフォイル(free-floating foil)として振る舞う。しかし、シリコンとＳｉＧｅ層との厚さの比は、ＳｉＧｅ層からシリコン層への転位の核形成および転位のすべりが起こるように正確に制御されねばならない。また、この技術は、ほとんどの技術アプリケーションに使用できるようにするため、より多量のゲルマニウムを含有するように展開される必要がある（ＬｅＧｏｕｓｅらの”Ｒｅｌａｘａｔｉｏｎ ｏｆ ＳｉＧｅ ｔｈｉｎ ｆｉｌｍｓ ｇｒｏｗｎ ｏｎ Ｓｉ／ＳｉＯ２ ｓｕｂｓｔｒａｔｅｓ”， Ｊ． Ａｐｐｌ． Ｐｈｙｓ． ７５（１１） １９９４（非特許文献１３）、およびＰｏｗｅｌｌらの”Ｎｅｗ ａｐｐｒｏａｃｈ ｔｏ ｔｈｅ ｇｒｏｗｔｈ ｏｆ ｌｏｗ ｄｉｓｌｏｃａｔｉｏｎ ｒｅｌａｘｅｄ ＳｉＧｅ ｍａｔｅｒｉａｌ”， Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ．， ｖｏｌ．６４， １８５６（１９９４）（非特許文献１４））。
【０００６】
ヘリウム注入およびアニーリングによってシリコンおよびＧｅならびにそれらの合金内に形成された孔は、転位との間に強力で短距離の相互誘引作用を有することがわかっている。ＳｉＧｅ／Ｓｉ界面に孔を設けることによって、応力緩和率が大幅に向上され、転位微細構造が変形される。しかし、貫通転位密度の低減は観察されなかった（Ｆｏｌｌｓｔａｅｄｔらの”Ｃａｖｉｔｙ−ｄｉｓｌｏｃａｔｉｏｎ ｉｎｔｅｒａｃｔｉｏｎｓ ｉｎ Ｓｉ−Ｇｅ ａｎｄ ｉｍｐｌｉｃａｔｉｏｎｓ ｆｏｒ ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ ｒｅｌａｘａｔｉｏｎ”，Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ．， ６９， ２０５９， １９９６（非特許文献１５））。８０％の緩和を達成するためには、依然、アニーリングを約１０００℃で１時間行う必要がある。
【０００７】
また、水素注入により、シリコンの剥離が引き起こされ、シリコンで形成された微細層の剪断が発生することがわかっている（Ｗｅｌｄｏｎらの”Ｏｎ ｔｈｅ ｍｅｃｈａｎｉｓｍ ｏｆ ｔｈｅ ｈｙｄｒｏｇｅｎ−ｉｎｄｕｃｅｄ ｅｘｆｏｌｉａｔｉｏｎ ｏｆ ｓｉｌｉｃｏｎ”，Ｊ． Ｖａｃ． Ｓｃｉ．Ｔｅｃｈｎｏｌ． Ｂ． １５， １０６５， １９９７（非特許文献１６））。この技術は、高品質ＳＯＩ（ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａｔｏｒ）ウエハの製造に用いられており、「ＳｍａｒｔＣｕｔ」（商標）プロセスとして公知である。ドイツの共同研究による最近の文献（Ｓ．Ｍａｎｔｌらの文献およびＨ．Ｔｒｉｎｋａｕｓらの文献）は、水素注入を用いてＳｉＧｅの緩和度を上昇させ、貫通転位の密度を低減することの利点を報告している。（Ｓ．Ｍａｎｔｌらの”Ｓｔｒａｉｎ ｒｅｌａｘａｔｉｏｎ ｏｆ ｅｐｉｔａｘｉａｌ ＳｉＧｅ ｌａｙｅｒｓ ｏｎ Ｓｉ（１００） ｉｍｐｒｏｖｅｄ ｂｙ ｈｙｄｒｏｇｅｎ ｉｍｐｌａｎｔａｔｉｏｎ， Ｎｕｃｌｅａｒ Ｉｎｓｔｒｕｍｅｎｔｓ ａｎｄ Ｍｅｔｈｏｄｓ ｉｎ Ｐｈｙｓｉｃｓ ＲｅｓｅａｒｃｈＢ １４７， ２９， （１９９９）（非特許文献１７）、およびＨ．Ｔｒｉｎｋａｕｓらの”Ｓｔｒａｉｎ ｒｅｌａｘａｔｉｏｎ ｍｅｃｈａｎｉｓｍ ｆｏｒ ｈｙｄｒｏｇｅｎ−ｉｍｐｌａｎｔｅｄ Ｓｉ１−ｘＧｅｘ／Ｓｉ（１００） ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅｓ”， Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ．， ７６， ３５５２， ２０００（非特許文献１８））
しかし、上記研究者らは、厚さがわずか２０００Å〜２５００Åであり、Ｇｅ濃度がモル重量で２２％未満であるＳｉＧｅ層の緩和を報告している。このような厚さを有するＳｉＧｅ層は、市販のデバイスアプリケーションにとって十分ではない。より厚い膜を形成する方法が、関連出願である米国特許出願第０９／５４１，２５５号に開示されており、適切な絶縁によって漏れ電流を低減する方法が、関連出願である米国特許出願第０９／７８３，８１７号に開示されている。関連米国特許出願第０９／５４１，２５５号は、約２１％のＧｅを含むＳｉＧｅ薄膜の形成について記載している。キャップシリコンチャネル内の歪みを増大し、電子移動度およびホール移動度をさらに向上させるために、Ｇｅ濃度をより高くするのが望ましい。
【０００８】
ドイツの共同研究は、３０％までのＧｅを含有する大幅に緩和されたＳｉＧｅ層を形成する際に、ヘリウム注入が有効であると報告している（Ｍ． Ｌｕｙｓｂｅｒｇらの”Ｒｅｌａｘａｔｉｏｎ ｏｆ Ｓｉ１−ｘＧｅｘ ｂｕｆｆｅｒｌａｙｅｒｓ ｏｎ Ｓｉ（１００） ｔｈｒｏｕｇｈ Ｈｅｌｉｕｍ ｉｍｐｌａｎｔａｔｉｏｎ”， Ａｂｓｔｒａｃｔｓ ｏｆ ｔｈｅ ２００１ ＭＲＳ Ｓｐｒｉｎｇ Ｍｅｅｔｉｎｇ， Ａｂｓｔｒａｃｔ Ｐ５．４， Ａｐｒｉｌ １８， ２００１（非特許文献１９））。
【０００９】
【非特許文献１】
Ｗｅｌｓｅｒらの”Ｓｔｒａｉｎ ｄｅｐｅｎｄｅｎｃｅ ｏｆ ｔｈｅ ｐｅｒｆｏｒｍａｎｃｅ ｅｎｈａｎｃｅｍｅｎｔ ｉｎ ｓｔｒａｉｎｅｄ−Ｓｉ ｎ−ＭＯＳＦＥＴｓ”， ＩＥＤＭ Ｃｏｎｆｅｒｅｎｃｅ Ｐｒｏｃｅｅｄｉｎｇｓ， ｐ．３７３， １９９４、
【非特許文献２】
Ｒｉｍらの”Ｆａｂｒｉｃａｔｉｏｎ ａｎｄ ａｎａｌｙｓｉｓ ｏｆ Ｄｅｅｐ ｓｕｂｍｉｃｒｏｎ ｓｔｒａｉｎｅｄ−Ｓｉ Ｎ−ＭＯＳＦＥＴｓ”， ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ， Ｖｏｌ４７， １４０６， ２０００
【非特許文献３】
Ｒｉｍらの”Ｓｔｒａｉｎｅｄ Ｓｉ ＮＭＯＳＦＥＴｓ ｆｏｒ ｈｉｇｈｐｅｒｆｏｒｍａｎｃｅ ＣＭＯＳ ｔｅｃｈｎｏｌｏｇｙ， ２００１ Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ， ｐ．５９， ＩＥＥＥ ２００１
【非特許文献４】
ｐＭＯＳデバイス（Ｒｉｍらの”Ｅｎｈａｎｃｅｄ ｈｏｌｅ ｍｏｂｉｌｉｔｉｅｓ ｉｎ ｓｕｒｆａｃｅ−ｃｈａｎｎｅｌ ｓｔｒａｉｎｅｄ−Ｓｉ ｐ−ＭＯＳＦＥＴｓ”， ＩＥＤＭ Ｃｏｎｆｅｒｅｎｃｅ Ｐｒｏｃｅｅｄｉｎｇｓ， ｐ．５１７，１９９５、
【非特許文献５】
Ｎａｙａｋらの”Ｈｉｇｈ−ｍｏｂｉｌｉｔｙ Ｓｔｒａｉｎｅｄ−Ｓｉ ＰＭＯＳＦＥＴｓ”， ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ， Ｖｏｌ．４３， １７０９ （１９９６）
【非特許文献６】
Ｒ．Ｈｕｌｌらの”Ｎｕｃｌｅａｔｉｏｎ ｏｆ ｍｉｓｆｉｔ ｄｉｓｌｏｃａｔｉｏｎｓ ｉｎ ｓｔｒａｉｎｅｄ−ｌａｙｅｒ ｅｐｉｔａｘｙ ｉｎｔｈｅ ＧｅｘＳｉ１−ｘ／Ｓｉ ｓｙｓｔｅｍ”， Ｊ． Ｖａｃ Ｓｃｉ． Ｔｅｃｈｎｏｌ．， Ａ７， ２５８０， １９８９、
【非特許文献７】
Ｈｏｕｇｈｔｏｎの”Ｓｔｒａｉｎ ｒｅｌａｘａｔｉｏｎ ｋｉｎｅｔｉｃｓ ｉｎ Ｓｉ１−ｘＧｅｘ／Ｓｉ ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅｓ”， Ｊ． Ａｐｐｌ． Ｐｈｙｓ．， ７０， ２１３６， １９９１、
【非特許文献８】
Ｗｉｃｋｅｎｈａｕｓｅｒらの”Ｄｅｔｅｒｍｉｎａｔｉｏｎ ｏｆ ｔｈｅａｃｔｉｖａｔｉｏｎ ｅｎｅｒｇｙ ｆｏｒ ｔｈｅ ｈｅｔｅｒｏｇｅｎｅｏｕｓ ｎｕｃｌｅａｔｉｏｎ ｏｆ ｍｉｓｆｉｔ ｄｉｓｌｏｃａｔｉｏｎｓ ｉｎ Ｓｉ１−ｘＧｅｘ／Ｓｉ ｄｅｐｏｓｉｔｅｄ ｂｙ ｓｅｌｅｃｔｉｖｅ ｅｐｉｔａｘｙ”， Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ．， ７０， ３２４， １９９７、
【非特許文献９】
Ｍａｔｔｈｅｗｓらの”Ｄｅｆｅｃｔｓ ｉｎ ｅｐｉｔａｘｉａｌ ｍｕｌｔｉｌａｙｅｒｓ”， Ｊ． Ｃｒｙｓｔ． Ｇｒｏｗｔｈ， ２７， １１８， １９７４、
【非特許文献１０】
Ｔａｎｇらの”Ｉｎｖｅｓｔｉｇａｔｉｏｎ ｏｆ ｄｉｓｌｏｃａｔｉｏｎｓ ｉｎ Ｓｉ１−ｘＧｅｘ／Ｓｉ ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅｓ ｇｒｏｗｎ ｂｙ ＬＰＣＶＤ”， Ｊ． Ｃｒｙｓｔ． Ｇｒｏｗｔｈ， １２５，３０１， １９９２
【非特許文献１１】
Ｓｃｈａｅｆｆｌｅｒらの”Ｈｉｇｈ−ｅｌｅｃｔｒｏｎ−ｍｏｂｉｌｉｔｙＳｉ／ＳｉＧｅ ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅｓ： ｉｎｆｌｕｅｎｃｅｏｆ ｔｈｅ ｒｅｌａｘｅｄ ＳｉＧｅ ｂｕｆｆｅｒ ｌａｙｅｒ”， Ｓｅｍｉｃｏｎｄｕｃｔｏｒ． Ｓｃｉ． Ｔｅｃｈｎｏｌ．， ７．２６０，１９９２
【非特許文献１２】
Ｆｉｔｚｇｅｒａｌｄらの”Ｔｏｔａｌｌｙ ｒｅｌａｘｅｄ ＧｅｘＳｉ１−ｘ ｌａｙｅｒｓ ｗｉｔｈ ｌｏｗ ｔｈｒｅａｄｉｎｇ ｄｉｓｌｏｃａｔｉｏｎ ｄｅｎｓｉｔｉｅｓ ｇｒｏｗｎ ｏｎ Ｓｉ ｓｕｂｓｔｒａｔｅｓ”， Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ．， ５９， ８１１， １９９１
【非特許文献１３】
ＬｅＧｏｕｓｅらの”Ｒｅｌａｘａｔｉｏｎ ｏｆ ＳｉＧｅ ｔｈｉｎ ｆｉｌｍｓ ｇｒｏｗｎ ｏｎ Ｓｉ／ＳｉＯ２ ｓｕｂｓｔｒａｔｅｓ”， Ｊ． Ａｐｐｌ． Ｐｈｙｓ． ７５（１１）， １９９４
【非特許文献１４】
Ｐｏｗｅｌｌらの”Ｎｅｗ ａｐｐｒｏａｃｈ ｔｏ ｔｈｅ ｇｒｏｗｔｈｏｆ ｌｏｗ ｄｉｓｌｏｃａｔｉｏｎ ｒｅｌａｘｅｄ ＳｉＧｅ ｍａｔｅｒｉａｌ”， Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ．， ｖｏｌ． ６４， １８５６，１９９４
【非特許文献１５】
Ｆｏｌｌｓｔａｅｄｔらの”Ｃａｖｉｔｙ−ｄｉｓｌｏｃａｔｉｏｎ ｉｎｔｅｒａｃｔｉｏｎｓ ｉｎ Ｓｉ−Ｇｅ ａｎｄ ｉｍｐｌｉｃａｔｉｏｎｓ ｆｏｒ ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ ｒｅｌａｘａｔｉｏｎ”，Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ．， ６９， ２０５９， １９９６
【非特許文献１６】
Ｗｅｌｄｏｎらの”Ｏｎ ｔｈｅ ｍｅｃｈａｎｉｓｍ ｏｆ ｔｈｅ ｈｙｄｒｏｇｅｎ−ｉｎｄｕｃｅｄ ｅｘｆｏｌｉａｔｉｏｎ ｏｆ ｓｉｌｉｃｏｎ”，Ｊ． Ｖａｃ． Ｓｃｉ． Ｔｅｃｈｎｏｌ． Ｂ． １５， １０６５， １９９７
【非特許文献１７】
Ｓ．Ｍａｎｔｌらの”Ｓｔｒａｉｎ ｒｅｌａｘａｔｉｏｎ ｏｆ ｅｐｉｔａｘｉａｌ ＳｉＧｅ ｌａｙｅｒｓ ｏｎ Ｓｉ（１００） ｉｍｐｒｏｖｅｄ ｂｙ ｈｙｄｒｏｇｅｎ ｉｍｐｌａｎｔａｔｉｏｎ， Ｎｕｃｌｅａｒ Ｉｎｓｔｒｕｍｅｎｔｓ ａｎｄ Ｍｅｔｈｏｄｓ ｉｎ Ｐｈｙｓｉｃｓ Ｒｅｓｅａｒｃｈ Ｂ １４７， ２９， １９９９
【非特許文献１８】
Ｈ．Ｔｒｉｎｋａｕｓらの”Ｓｔｒａｉｎ ｒｅｌａｘａｔｉｏｎ ｍｅｃｈａｎｉｓｍ ｆｏｒ ｈｙｄｒｏｇｅｎ−ｉｍｐｌａｎｔｅｄ Ｓｉ１−ｘＧｅｘ／Ｓｉ（１００） ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅｓ”， Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ．， ７６， ３５５２， ２０００
【非特許文献１９】
Ｍ． Ｌｕｙｓｂｅｒｇらの”Ｒｅｌａｘａｔｉｏｎ ｏｆ Ｓｉ１−ｘＧｅｘ ｂｕｆｆｅｒ ｌａｙｅｒｓ ｏｎ Ｓｉ（１００） ｔｈｒｏｕｇｈ Ｈｅｌｉｕｍ ｉｍｐｌａｎｔａｔｉｏｎ”， Ａｂｓｔｒａｃｔｓ ｏｆ ｔｈｅ ２００１ ＭＲＳ Ｓｐｒｉｎｇ Ｍｅｅｔｉｎｇ， Ａｂｓｔｒａｃｔ Ｐ５．４， Ａｐｒｉｌ １８， ２００１
【００１０】
【発明が解決しようとする課題】
この論文の口頭発表において、１・１０１６ｃｍ−２〜３・１０１６ｃｍ−２のドーズ量で１８ｋｅＶヘリウムイオンが注入され、７５０℃〜１０００℃のＲＴＡ処理が施された３０％のＧｅ濃度を有する１００ｎｍの厚さのＳｉＧｅ層において、８０％の応力緩和が達成されたことが具体的に報告されている。発表者は、Ｇｅ濃度が２２％よりも高い場合、水素注入は有効ではないと具体的に述べている。２２％を超えるＧｅ濃度を有する平滑な１００ｎｍ〜５００ｎｍの厚さの応力緩和ＳｉＧｅ層を形成するために、ヘリウム注入が必要であり、水素注入は有効でないことが報告されている。
【００１１】
本発明の目的は、水素注入を用いて、高いＧｅ濃度（２２％以上、モル分率）を有する厚い（例えば１００ｎｍ〜５００ｎｍ）応力緩和された平滑なＳｉＧｅ層（膜）を、高速ＭＯＳＦＥＴアプリケーションのために用いられる引張歪みのかかったシリコン膜のためのバッファ層として形成することである。
【００１２】
【課題を解決するための手段】
本発明の半導体基板の製造方法は、比較的高いＧｅ濃度を有するＳｉＧｅ層を形成する方法を包含する半導体基板の製造方法であって、シリコン基板を提供する工程と、Ｇｅ濃度がモル分率で２２％以上であるＳｉＧｅ層を１００ｎｍ〜５００ｎｍの厚さに堆積する工程と、１・１０１６ｃｍ−２〜５・１０１６ｃｍ−２のドーズ量で、２０ｋｅＶ〜４０ｋｅＶのエネルギで、Ｈ＋イオンを該ＳｉＧｅ層に注入する注入工程と、不活性雰囲気中で、６５０℃〜９５０℃の温度で、３０秒〜３０分間、該シリコン基板および該ＳｉＧｅ層を熱アニーリングして、該ＳｉＧｅ層を緩和する熱アニーリング工程と、該緩和ＳｉＧｅ層上に、引張歪みのかかったシリコン層を５ｎｍ〜３０ｎｍの厚さに堆積する工程と、を含み、該ＳｉＧｅ層を堆積する工程では、該ＳｉＧｅ層を、そのシリコン基板との界面で、Ｇｅ濃度が０％から２２％まで変化し、該ＳｉＧｅ層内では、該界面から該ＳｉＧｅ層の表面にかけてＧｅ濃度が連続して増大するよう堆積する。
【００１３】
前記ＳｉＧｅの層を堆積する工程が、４００℃〜６００℃の温度で該ＳｉＧｅの層を堆積する。
【００１４】
前記注入工程よりも前に、前記ＳｉＧｅ層上にシリコン酸化物の層を５０Å〜３００Åの厚さに堆積する工程をさらに含む。
【００１５】
前記熱アニーリング工程よりも後に、前記緩和ＳｉＧｅ層上に１００ｎｍの厚さを有する緩和ＳｉＧｅの層を堆積する工程をさらに含む。
【００１６】
前記熱アニーリング工程は、アルゴン雰囲気中で行われる。
【００１７】
また、本発明の半導体基板の製造方法は、比較的高いＧｅ濃度を有するＳｉＧｅ層を形成する方法を包含する半導体基板の製造方法であって、バルクシリコンおよびＳＩＭＯＸからなる基板のいずれかより選択されたシリコン基板を提供する工程と、Ｇｅ濃度がモル分率で２５％以上のＳｉＧｅ層を、４００℃〜６００℃の範囲内の温度で、１００ｎｍ〜５００ｎｍの厚さに堆積する工程と、１・１０１６ｃｍ−２〜５・１０１６ｃｍ−２のドーズ量で、２０ｋｅＶ〜４５ｋｅＶのエネルギで、Ｈ＋イオンを該ＳｉＧｅ層に注入する注入工程と、アルゴン雰囲気中で、６５０℃〜９５０℃の温度で、３０秒〜３０分間、該シリコン基板および該ＳｉＧｅ層を熱アニーリングして、該ＳｉＧｅ層を緩和する熱アニーリング工程と、該緩和ＳｉＧｅ層上に、引張歪みのかかったシリコンの層を５ｎｍ〜３０ｎｍの厚さに堆積する工程と、を含み、該ＳｉＧｅ層を堆積する工程では、該ＳｉＧｅ層を、そのシリコン基板との界面で、Ｇｅ濃度が０％から２５％まで変化し、該ＳｉＧｅ層内では、該界面から該ＳｉＧｅ層の表面にかけてＧｅ濃度が連続して増大するよう堆積する。
【００１８】
前記注入工程よりも前に、前記ＳｉＧｅ層上にシリコン酸化物の層を５０Å〜３００Åの厚さに堆積する工程をさらに含む。
【００１９】
前記緩和ＳｉＧｅ層の厚さが３００ｎｍ未満である場合に、前記熱アニーリング工程よりも後に、前記緩和ＳｉＧｅ層上に１００ｎｍの厚さを有する緩和ＳｉＧｅの層を堆積する工程をさらに含む。
【００２０】
また、本発明の半導体基板の製造方法は、比較的高いＧｅ濃度を有するＳｉＧｅ層を形成する方法を包含する半導体基板の製造方法であって、シリコン基板を提供する工程と、４００℃〜６００℃の範囲内の温度で、Ｇｅ濃度がモル分率で２２％以上のＳｉＧｅ層を１００ｎｍ〜５００ｎｍの厚さに堆積する工程と、１・１０１６ｃｍ−２〜５・１０１６ｃｍ−２のドーズ量で、２０ｋｅＶ〜４５ｋｅＶのエネルギで、Ｈ＋イオンを該ＳｉＧｅ層に注入する注入工程と、不活性雰囲気中で、６５０℃〜９５０℃の温度で、３０秒〜３０分間、該シリコン基板および該ＳｉＧｅ層を熱アニーリングして、少なくとも７０％の緩和が達成されるように該ＳｉＧｅ層を緩和する熱アニーリング工程と、該緩和ＳｉＧｅ層上に、引張歪みのかかったシリコンの層を５ｎｍ〜３０ｎｍの厚さに堆積する工程と、を含み、該ＳｉＧｅ層を堆積する工程では、該ＳｉＧｅ層を、そのシリコン基板との界面で、Ｇｅ濃度が０％から２２％まで変化し、該ＳｉＧｅ層内では、該界面から該ＳｉＧｅ層の表面にかけてＧｅ濃度が連続して増大するよう堆積する。
【００２１】
前記注入工程よりも前に、前記ＳｉＧｅ層上にシリコン酸化物の層を５０Å〜３００Åの厚さに堆積する工程をさらに含む。
【００２２】
前記熱アニーリング工程は、アルゴン雰囲気中で行われる。
【００２３】
前記熱アニーリング工程よりも後に、前記緩和ＳｉＧｅ層上に１００ｎｍの厚さを有する緩和ＳｉＧｅの層を堆積する工程をさらに含む。
【００２４】
前記熱アニーリング工程によって得られた前記緩和ＳｉＧｅ層の厚さが３００ｎｍ未満である場合にのみ、前記熱アニーリング工程によって得られた前記緩和ＳｉＧｅ層上に前記１００ｎｍの厚さを有する緩和ＳｉＧｅの層を堆積する工程が行われる。
【００２５】
上記した本発明の目的および要旨は、本発明の本質を素早く理解できるように提供されたものである。以下に図面と関連付けて説明する本発明の好適な実施形態の詳細な説明を参照することにより、本発明をより完全に理解し得る。
【００２６】
【発明の実施の形態】
本明細書の開示は、従来技術による教示とは逆に、２２％以上のＧｅ濃度を有する大幅に歪み（応力）緩和されたＳｉＧｅ膜を形成する際に、水素注入が非常に有用であることを示す。本明細書に記載の技術を、モル重量比で２２％を超えるＧｅ濃度を有するＳｉＧｅ層（膜）に適用するが、本発明の方法を用いる場合、Ｇｅ濃度の上限は指示されない。ヘリウムは、欠陥を不動態化できないが、水素は欠陥を不動態化できることがよく知られているので、市販のデバイスアプリケーションの場合、ヘリウムよりも水素注入の方が好ましい。本発明の方法は、水素注入を用いて、高いＧｅ濃度（モル分率で２２％以上）を有し、且つ、低い貫通転位密度を有する厚い（例えば１００ｎｍ〜５００ｎｍ）応力緩和された平滑なＳｉＧｅ層（膜）を形成する。
【００２７】
本発明の方法を、まず図１を参照して説明する。初めに、シリコン基板１０が提供される。シリコン基板１０は、バルクシリコンまたはＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ ｂｙ Ｉｍｐｌａｎｔａｔｉｏｎ ｏｆ Ｏｘｙｇｅｎ）であり得る。シリコン基板１０上に、歪ＳｉＧｅ層１２が約１００〜５００ｎｍの厚さに堆積される。歪ＳｉＧｅ層１２のＧｅ濃度は、原子比率（モル分率）で２２％以上であり得る。本発明の方法の好適な実施形態では、約３０％のＧｅ濃度を有するＳｉＧｅ層１２を形成する。あるいは、傾斜されたＧｅプロフィール、すなわち、厚さ方向におけるＧｅ濃度が、厚くなるほど高くなっているＳｉＧｅ層１２が使用され得る。成長条件および材料ガスは、良好な結晶性を確保すると共に、表面の凹凸が最小化されるように選択する必要がある。このことは、通常、例えば４００℃〜６００℃での低温成長を行って、準安定歪ＳｉＧｅ膜を形成することを意味する。
【００２８】
図２を参照すると、Ｈ＋イオンが注入される。Ｈ＋のドーズ量は約１・１０１６ｃｍ−２〜５・１０１６ｃｍ−２の範囲内である。エネルギレベルは、ＳｉＧｅの厚さに依存するが、通常、約２０ｋｅＶ〜４５ｋｅＶの範囲内である。注入工程が実施される間の汚染を避けるために、約５０Å〜３００Å（５〜３０ｎｍ）の薄い犠牲シリコン酸化物層(sacrificial silicon oxide layer)をＳｉＧｅ層１２上に堆積してもよい。
【００２９】
図３は、熱アニーリング工程を示す。この熱アニーリングにより、歪ＳｉＧｅ層１２が第１の歪み（応力）緩和ＳｉＧｅ層１４に変化する。アニーリングは、Ａｒ等の不活性雰囲気内において、約６５０℃〜９５０℃の範囲内の温度で約３０秒から３０分の間にわたって行われる。
【００３０】
必要に応じて、任意に、歪み緩和されたＳｉＧｅからなる第２のＳｉＧｅ層１６を、緩和ＳｉＧｅ層１４上に約１００ｎｍ以上の厚さに堆積する。この任意に設ける層が必要かどうかを判断する基準は、緩和ＳｉＧｅ層１４の厚さである。ＳｉＧｅ層１４が３００ｎｍよりも薄い場合、最終的なＳｉＧｅ緩和層全体の厚さが少なくとも３００ｎｍになるように、追加の歪み緩和ＳｉＧｅ層１６を設けることが要求される。
【００３１】
図５に示す本発明の方法の最終工程において、引張応力のかかったシリコン層１８が、約５ｎｍ〜３０ｎｍの厚さを有するように、緩和ＳｉＧｅ層１４または第２のＳｉＧｅ層１６上に堆積される。
【００３２】
図６、図７、および図８〜図１０は、モル重量比で約２５％〜３０％のＧｅ濃度を有する２００ｎｍ〜２２０ｎｍの厚さのＳｉＧｅ膜の、水素注入および熱緩和後の状態を示す。図６は、Ｇｅ濃度が約２８〜３０％であり、２００ｎｍ〜２２０ｎｍの厚さを有するＳｉＧｅ層の、水素注入および熱緩和を行った後のノマルスキー顕微鏡画像を示す図である。図７は、図６に示すＳｉＧｅ層のＸ線回折を示す図である。また、図８は、厚さ方向の組成割合が変化した傾斜のあるＧｅプロフィールを有する厚さ３００ｎｍのＳｉＧｅ膜の、水素注入およびアニーリングを行った後の４００倍のノマルスキー顕微鏡画像を示す図、図９は、傾斜のあるＧｅプロフィールを有する厚さ３００ｎｍのＳｉＧｅ膜の、水素注入およびアニーリングを行った後の１０００倍のノマルスキー顕微鏡画像を示す図である。図１０は、図８および図９のＳｉＧｅ層のＸ線回折を示す図である。
【００３３】
図６、図８および図９のノマルスキー顕微鏡画像は、非常に平坦な表面の状態を示している。図７および図１０は、それぞれ、Ｘ線回折の逆格子空間マップ(reciprocal space map)を示し、これらのマップから、少なくとも７０％から８５％までの結晶格子の大幅な歪み緩和が得られることが確認される。図７を参照すると、この緩和された状態は、破線で示されるように、シリコン（２２４）ピークとＳｉＧｅ（２２４）ピークとの間のオフセットによって示される。
【００３４】
図１１は、傾斜のあるＧｅプロフィールを有する約３００ｎｍの厚さを有するＳｉＧｅ膜の、水素注入およびアニーリングを行った後のノマルスキー顕微鏡画像を示す。図１２は、図１１のＳｉＧｅ層のＸ線回折を示す。Ｇｅ濃度は、シリコン基板上の２１％からＳｉＧｅ層表面の３０％へとほぼ直線的に変化する。傾斜のあるＧｅプロフィールを用いることにより、ＳｉＧｅ層の厚さを容易に増加でき、平滑な表面を有する大幅に歪み緩和されたＳｉＧｅ層を提供することもできる。このＳｉＧｅ層は、通常は第２のＳｉＧｅ堆積が必要でなくなるような十分な厚さを有し、それによりＳｉＧｅ層全体の品質が向上する。
【００３５】
本発明の方法に基づいて構成された歪み緩和されたＳｉＧｅ層の全てが、引張応力のかかったシリコン膜を成長させるための基板として用いられる。その後、これらの膜を用いて、向上されたホールおよび電子移動度を有するｎＭＯＳおよびｐＭＯＳトランジスタを形成する。図６および図７のＳｉＧｅ薄膜は、２８．６％のＧｅ濃度を有する。ＳｉＧｅ薄層は約２００ｎｍの厚さを有し、約２５ｋｅＶのエネルギで、約３・１０１６ｃｍ−２のイオンドーズ量でＨ＋イオン注入を行って形成される。ウエハは、ＲＴＡチャンバ内のアルゴン雰囲気中で、約８００℃で約１０分間アニーリングされる。１０００倍のノマルスキー顕微鏡画像は、より平滑な表面を示している。図７のＸ線回折の逆格子空間マップは、大きな中央ピークを示す。このピークは、シリコン（−２−２４）基板ピークである。その下から右にかけての小さい方のピークは、部分的に緩和されたＳｉＧｅ層から得られたものである。これら２つのピークの相対的な位置から、ＳｉＧｅ層は２８．２％±０．５％のＧｅを有し、７５．８％±３％、応力が緩和されている。
【００３６】
図８、図９、および図１０は、約３０％のＧｅ濃度を有する大幅に応力緩和された（例えば約８５％）平滑な第１のＳｉＧｅ層を示す。この例は、ＳｉＧｅ層内のＧｅ濃度が約３０％であり、ＳｉＧｅ層の厚さは約２２０ｎｍである。約２０ｎｍのＳｉＯ２キャップがＰＥＣＶＤによって形成される。Ｈ＋イオン注入は、約２６ｋｅＶのエネルギで、約３・１０１６ｃｍ−２のイオンドーズ量で行われる。ウエハは、ＲＴＡチャンバ内のアルゴン雰囲気中で、約８００℃で９分間アニーリングされる。図９は、ウエハの中央で撮影された４００倍のノマルスキー顕微鏡画像を示す。図９は、同じくウエハの中央で撮影された、同じウエハの１０００倍のノマルスキー画像である。図１０は、そのウエハのＸ線回折を示し、ＳｉＧｅ膜が２９．７％±０．５％のＧｅ濃度を有し、８５．２％±３％、応力緩和されている。
【００３７】
図１１および図１２は、大幅に緩和された、平滑な表面を有する傾斜Ｇｅサンプルを示す。図１１は、大幅に緩和された（例えば約８２％）平滑な第１のＳｉＧｅ層のノマルスキー顕微鏡画像であり、ウエハの中心を約１０００倍で撮影したものである。図１２は、図１１のウエハのＸ線回折を示す図である。ＳｉＧｅ層の厚さは約３０１ｎｍであり、成長させたままの状態で約２１％〜３０％のＧｅ傾斜プロフィールを有する。Ｈ＋イオン注入は、約３２ｋｅＶのエネルギレベルで、約２・１０１６ｃｍ−２のイオンドーズ量で行われる。ウエハは、ＲＴＡチャンバ内のアルゴン雰囲気中で、約８００℃で９分間アニーリングされる。ＳｉＧｅ層は、２７．８％±０．５％のＧｅ濃度を有し、８２．２％±３％、応力が緩和されている。
（他の実施形態）
本発明の方法は、傾斜Ｇｅプロフィールが層の表面において２２％よりも大きなＧｅ濃度を有するように、３００ｎｍを超える厚さのＳｉＧｅ層を成長させ、水素注入（Ｈ−ＩＩ）を行い、ＲＴＡを行って（ＳｉＧｅ層の応力を緩和させ）、それによって引張エピシリコンキャップ／チャネルを形成することによって改変され得る。この実施形態は、第２のＳｉＧｅ層の堆積を必要としない。
【００３８】
本発明の方法の他の実施形態は、一定のＧｅプロフィールまたは傾斜のついたＧｅプロフィールを有する第１のＳｉＧｅ層を成長させ、水素注入（Ｈ−ＩＩ）を行い、ＲＴＡを行って（ＳｉＧｅ層の応力を緩和させ）、表面におけるＧｅ濃度が２２％よりも大きな一定のＧｅプロフィールまたは傾斜のついたＧｅプロフィールを有する第２のＳｉＧｅ層を成長させ、それによって引張エピシリコンキャップ／チャネルを形成することを含む。本発明の方法の本実施形態のＳｉＧｅ層の厚さの合計は３００ｎｍ以上である必要がある。
【００３９】
以上のように、高Ｇｅ濃度を有する緩和ＳｉＧｅ層を形成する方法を開示した。特許請求の範囲に規定された本発明の範囲内でさらなる変形および修正を行い得ることが理解される。
【００４０】
【発明の効果】
本発明の半導体基板の製造方法は、このように、水素注入を用いて、モル分率が２２％以上の高いＧｅ濃度を有する厚い応力緩和された平滑なＳｉＧｅ層を形成することができ、そのＳｉＧｅ層によって、高速ＭＯＳＦＥＴを製造することができる。
【図面の簡単な説明】
【図１】本発明のＳｉＧｅ堆積方法を示す図である。
【図２】本発明のＳｉＧｅ堆積方法を示す図である。
【図３】本発明のＳｉＧｅ堆積方法を示す図である。
【図４】本発明のＳｉＧｅ堆積方法を示す図である。
【図５】本発明のＳｉＧｅ堆積方法を示す図である。
【図６】Ｇｅ濃度が約２８〜３０％であり２００ｎｍ〜２２０ｎｍの厚さを有するＳｉＧｅ膜の、水素注入および熱緩和を行った後のノマルスキー顕微鏡画像を示す図である。
【図７】図６のウエハのＸ線回折を示す図である。
【図８】傾斜のあるＧｅプロフィールを有する厚さ３００ｎｍのＳｉＧｅ膜の、水素注入およびアニーリングを行った後の４００倍のノマルスキー顕微鏡画像を示す図である。
【図９】傾斜のあるＧｅプロフィールを有する厚さ３００ｎｍのＳｉＧｅ膜の、水素注入およびアニーリングを行った後の１０００倍のノマルスキー顕微鏡画像を示す図である。
【図１０】図８および図９のＳｉＧｅ層のＸ線回折を示す図である。
【図１１】傾斜のあるプロフィールを有するように形成された３００ｎｍの厚さのＳｉＧｅ層のノマルスキー顕微鏡画像を示す図である。
【図１２】図１１の３００ｎｍの厚さを有するＳｉＧｅ層の１０００倍のＸ線回折を示す図である。
【符号の説明】
１０ シリコン基板
１２ 歪ＳｉＧｅ層
１４ 緩和ＳｉＧｅ層
１６ 第２のＳｉＧｅ層
１８ シリコン層

Claims (13)

  1. 比較的高いＧｅ濃度を有するＳｉＧｅ層を形成する方法を包含する半導体基板の製造方法であって、
    シリコン基板を提供する工程と、
    Ｇｅ濃度がモル分率で２２％以上であるＳｉＧｅ層を１００ｎｍ〜５００ｎｍの厚さに堆積する工程と、
    １・１０１６ｃｍ−２〜５・１０１６ｃｍ−２のドーズ量で、２０ｋｅＶ〜４０ｋｅＶのエネルギで、Ｈ＋イオンを該ＳｉＧｅ層に注入する注入工程と、
    不活性雰囲気中で、６５０℃〜９５０℃の温度で、３０秒〜３０分間、該シリコン基板および該ＳｉＧｅ層を熱アニーリングして、該ＳｉＧｅ層を緩和する熱アニーリング工程と、
    該緩和ＳｉＧｅ層上に、引張歪みのかかったシリコン層を５ｎｍ〜３０ｎｍの厚さに堆積する工程と、を含み、
    該ＳｉＧｅ層を堆積する工程では、
    該ＳｉＧｅ層を、そのシリコン基板との界面で、Ｇｅ濃度が０％から２２％まで変化し、該ＳｉＧｅ層内では、該界面から該ＳｉＧｅ層の表面にかけてＧｅ濃度が連続して増大するよう堆積する、半導体基板の製造方法。
  2. 前記ＳｉＧｅの層を堆積する工程が、４００℃〜６００℃の温度で該ＳｉＧｅの層を堆積する、請求項１に記載の方法。
  3. 前記注入工程よりも前に、前記ＳｉＧｅ層上にシリコン酸化物の層を５０Å〜３００Åの厚さに堆積する工程をさらに含む、請求項１に記載の方法。
  4. 前記熱アニーリング工程よりも後に、前記緩和ＳｉＧｅ層上に１００ｎｍの厚さを有する緩和ＳｉＧｅの層を堆積する工程をさらに含む、請求項１に記載の方法。
  5. 前記熱アニーリング工程は、アルゴン雰囲気中で行われる、請求項１に記載の方法。
  6. 比較的高いＧｅ濃度を有するＳｉＧｅ層を形成する方法を包含する半導体基板の製造方法であって、
    バルクシリコンおよびＳＩＭＯＸからなる基板のいずれかより選択されたシリコン基板を提供する工程と、
    Ｇｅ濃度がモル分率で２５％以上のＳｉＧｅ層を、４００℃〜６００℃の範囲内の温度で、１００ｎｍ〜５００ｎｍの厚さに堆積する工程と、
    １・１０１６ｃｍ−２〜５・１０１６ｃｍ−２のドーズ量で、２０ｋｅＶ〜４５ｋｅＶのエネルギで、Ｈ＋イオンを該ＳｉＧｅ層に注入する注入工程と、
    アルゴン雰囲気中で、６５０℃〜９５０℃の温度で、３０秒〜３０分間、該シリコン基板および該ＳｉＧｅ層を熱アニーリングして、該ＳｉＧｅ層を緩和する熱アニーリング工程と、
    該緩和ＳｉＧｅ層上に、引張歪みのかかったシリコンの層を５ｎｍ〜３０ｎｍの厚さに堆積する工程と、を含み、
    該ＳｉＧｅ層を堆積する工程では、
    該ＳｉＧｅ層を、そのシリコン基板との界面で、Ｇｅ濃度が０％から２５％まで変化し、該ＳｉＧｅ層内では、該界面から該ＳｉＧｅ層の表面にかけてＧｅ濃度が連続して増大するよう堆積する、半導体基板の製造方法。
  7. 前記注入工程よりも前に、前記ＳｉＧｅ層上にシリコン酸化物の層を５０Å〜３００Åの厚さに堆積する工程をさらに含む、請求項６に記載の方法。
  8. 前記緩和ＳｉＧｅ層の厚さが３００ｎｍ未満である場合に、前記熱アニーリング工程よりも後に、前記緩和ＳｉＧｅ層上に１００ｎｍの厚さを有する緩和ＳｉＧｅの層を堆積する工程をさらに含む、請求項６に記載の方法。
  9. 比較的高いＧｅ濃度を有するＳｉＧｅ層を形成する方法を包含する半導体基板の製造方法であって、
    シリコン基板を提供する工程と、
    ４００℃〜６００℃の範囲内の温度で、Ｇｅ濃度がモル分率で２２％以上のＳｉＧｅ層を１００ｎｍ〜５００ｎｍの厚さに堆積する工程と、
    １・１０１６ｃｍ−２〜５・１０１６ｃｍ−２のドーズ量で、２０ｋｅＶ〜４５ｋｅＶのエネルギで、Ｈ＋イオンを該ＳｉＧｅ層に注入する注入工程と、
    不活性雰囲気中で、６５０℃〜９５０℃の温度で、３０秒〜３０分間、該シリコン基板および該ＳｉＧｅ層を熱アニーリングして、少なくとも７０％の緩和が達成されるように該ＳｉＧｅ層を緩和する熱アニーリング工程と、
    該緩和ＳｉＧｅ層上に、引張歪みのかかったシリコンの層を５ｎｍ〜３０ｎｍの厚さに堆積する工程と、を含み、
    該ＳｉＧｅ層を堆積する工程では、
    該ＳｉＧｅ層を、そのシリコン基板との界面で、Ｇｅ濃度が０％から２２％まで変化し、該ＳｉＧｅ層内では、該界面から該ＳｉＧｅ層の表面にかけてＧｅ濃度が連続して増大するよう堆積する、半導体基板の製造方法。
  10. 前記注入工程よりも前に、前記ＳｉＧｅ層上にシリコン酸化物の層を５０Å〜３００Åの厚さに堆積する工程をさらに含む、請求項９に記載の方法。
  11. 前記熱アニーリング工程は、アルゴン雰囲気中で行われる、請求項９に記載の方法。
  12. 前記熱アニーリング工程よりも後に、前記緩和ＳｉＧｅ層上に１００ｎｍの厚さを有する緩和ＳｉＧｅの層を堆積する工程をさらに含む、請求項９に記載の方法。
  13. 前記熱アニーリング工程によって得られた前記緩和ＳｉＧｅ層の厚さが３００ｎｍ未満である場合にのみ、前記熱アニーリング工程によって得られた前記緩和ＳｉＧｅ層上に前記１００ｎｍの厚さを有する緩和ＳｉＧｅの層を堆積する工程が行われる、請求項１２に記載の方法。
JP2002353127A 2002-01-31 2002-12-04 半導体基板の製造方法 Expired - Fee Related JP4386333B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/062,319 2002-01-31
US10/062,319 US6746902B2 (en) 2002-01-31 2002-01-31 Method to form relaxed sige layer with high ge content

Publications (2)

Publication Number Publication Date
JP2003229360A JP2003229360A (ja) 2003-08-15
JP4386333B2 true JP4386333B2 (ja) 2009-12-16

Family

ID=27610290

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002353127A Expired - Fee Related JP4386333B2 (ja) 2002-01-31 2002-12-04 半導体基板の製造方法

Country Status (5)

Country Link
US (2) US6746902B2 (ja)
JP (1) JP4386333B2 (ja)
KR (1) KR100521708B1 (ja)
CN (1) CN1263089C (ja)
TW (1) TW580726B (ja)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7157119B2 (en) * 2002-06-25 2007-01-02 Ppg Industries Ohio, Inc. Method and compositions for applying multiple overlying organic pigmented decorations on ceramic substrates
US7018910B2 (en) * 2002-07-09 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Transfer of a thin layer from a wafer comprising a buffer layer
JP2004103805A (ja) * 2002-09-09 2004-04-02 Sharp Corp 半導体基板の製造方法、半導体基板及び半導体装置
FR2844634B1 (fr) * 2002-09-18 2005-05-27 Soitec Silicon On Insulator Formation d'une couche utile relaxee a partir d'une plaquette sans couche tampon
US6946373B2 (en) * 2002-11-20 2005-09-20 International Business Machines Corporation Relaxed, low-defect SGOI for strained Si CMOS applications
DE10318283A1 (de) * 2003-04-22 2004-11-25 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur
JP2007505477A (ja) * 2003-07-23 2007-03-08 エーエスエム アメリカ インコーポレイテッド シリコン−オン−インシュレーター構造及びバルク基板に対するＳｉＧｅの堆積
US6872641B1 (en) * 2003-09-23 2005-03-29 International Business Machines Corporation Strained silicon on relaxed sige film with uniform misfit dislocation density
FR2860340B1 (fr) * 2003-09-30 2006-01-27 Soitec Silicon On Insulator Collage indirect avec disparition de la couche de collage
US6992025B2 (en) * 2004-01-12 2006-01-31 Sharp Laboratories Of America, Inc. Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
JP4507604B2 (ja) * 2004-01-16 2010-07-21 信越半導体株式会社 貼り合せ歪みウェーハの歪み量測定方法
JP2005244187A (ja) * 2004-01-30 2005-09-08 Toshiba Ceramics Co Ltd 歪みシリコンウエハおよびその製造方法
US7247583B2 (en) 2004-01-30 2007-07-24 Toshiba Ceramics Co., Ltd. Manufacturing method for strained silicon wafer
US7030002B2 (en) * 2004-02-17 2006-04-18 Sharp Laboratories Of America, Inc. Low temperature anneal to reduce defects in hydrogen-implanted, relaxed SiGe layer
AU2005254426A1 (en) * 2004-06-21 2005-12-29 Wageningen University Tailor-made functionalized silicon and/or germanium surfaces
US6991998B2 (en) * 2004-07-02 2006-01-31 International Business Machines Corporation Ultra-thin, high quality strained silicon-on-insulator formed by elastic strain transfer
US7279400B2 (en) * 2004-08-05 2007-10-09 Sharp Laboratories Of America, Inc. Method of fabricating single-layer and multi-layer single crystalline silicon and silicon devices on plastic using sacrificial glass
US7241670B2 (en) * 2004-09-07 2007-07-10 Sharp Laboratories Of America, Inc Method to form relaxed SiGe layer with high Ge content using co-implantation of silicon with boron or helium and hydrogen
DE102004048096A1 (de) * 2004-09-30 2006-04-27 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur
US20090130826A1 (en) * 2004-10-11 2009-05-21 Samsung Electronics Co., Ltd. Method of Forming a Semiconductor Device Having a Strained Silicon Layer on a Silicon-Germanium Layer
KR100593747B1 (ko) * 2004-10-11 2006-06-28 삼성전자주식회사 실리콘게르마늄층을 구비하는 반도체 구조물 및 그 제조방법
US7273800B2 (en) * 2004-11-01 2007-09-25 International Business Machines Corporation Hetero-integrated strained silicon n- and p-MOSFETs
GB0424290D0 (en) 2004-11-02 2004-12-01 Koninkl Philips Electronics Nv Method of growing a strained layer
US7723720B2 (en) * 2004-11-09 2010-05-25 University Of Florida Research Foundation, Inc. Methods and articles incorporating local stress for performance improvement of strained semiconductor devices
GB2420222A (en) * 2004-11-13 2006-05-17 Iqe Silicon Compounds Ltd Enhanced carrier mobility in strained semiconductor layers through smoothing surface treatment
US7138309B2 (en) * 2005-01-19 2006-11-21 Sharp Laboratories Of America, Inc. Integration of biaxial tensile strained NMOS and uniaxial compressive strained PMOS on the same wafer
JP2006270000A (ja) 2005-03-25 2006-10-05 Sumco Corp 歪Ｓｉ−ＳＯＩ基板の製造方法および該方法により製造された歪Ｓｉ−ＳＯＩ基板
US7364989B2 (en) * 2005-07-01 2008-04-29 Sharp Laboratories Of America, Inc. Strain control of epitaxial oxide films using virtual substrates
US8530934B2 (en) 2005-11-07 2013-09-10 Atmel Corporation Integrated circuit structures containing a strain-compensated compound semiconductor layer and methods and systems related thereto
US20070102834A1 (en) * 2005-11-07 2007-05-10 Enicks Darwin G Strain-compensated metastable compound base heterojunction bipolar transistor
US20070148890A1 (en) * 2005-12-27 2007-06-28 Enicks Darwin G Oxygen enhanced metastable silicon germanium film layer
US7901968B2 (en) * 2006-03-23 2011-03-08 Asm America, Inc. Heteroepitaxial deposition over an oxidized surface
KR100768507B1 (ko) 2006-05-22 2007-10-18 한양대학교 산학협력단 반도체 기판 및 이의 제조 방법
US7550758B2 (en) 2006-10-31 2009-06-23 Atmel Corporation Method for providing a nanoscale, high electron mobility transistor (HEMT) on insulator
CN102479717B (zh) * 2010-11-29 2015-07-08 中芯国际集成电路制造(北京)有限公司 硅锗外延层的形成方法
CN103065932B (zh) * 2011-10-24 2016-01-13 中国科学院上海微系统与信息技术研究所 一种张应变Ge薄膜的制备方法及层叠结构
US9127345B2 (en) 2012-03-06 2015-09-08 Asm America, Inc. Methods for depositing an epitaxial silicon germanium layer having a germanium to silicon ratio greater than 1:1 using silylgermane and a diluent
US9171715B2 (en) 2012-09-05 2015-10-27 Asm Ip Holding B.V. Atomic layer deposition of GeO2
US9218963B2 (en) 2013-12-19 2015-12-22 Asm Ip Holding B.V. Cyclical deposition of germanium
RU2621370C2 (ru) * 2015-09-18 2017-06-02 федеральное государственное бюджетное образовательное учреждение высшего образования Кабардино-Балкарский государственный университет им. Х.М. Бербекова Способ изготовления полупроводникового прибора
US9472671B1 (en) 2015-10-31 2016-10-18 International Business Machines Corporation Method and structure for forming dually strained silicon
JP6493197B2 (ja) * 2015-12-18 2019-04-03 株式会社Sumco シリコンゲルマニウムエピタキシャルウェーハの製造方法およびシリコンゲルマニウムエピタキシャルウェーハ

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5891769A (en) * 1997-04-07 1999-04-06 Motorola, Inc. Method for forming a semiconductor device having a heteroepitaxial layer
US5877070A (en) * 1997-05-31 1999-03-02 Max-Planck Society Method for the transfer of thin layers of monocrystalline material to a desirable substrate
DE19802977A1 (de) * 1998-01-27 1999-07-29 Forschungszentrum Juelich Gmbh Verfahren zur Herstellung einer einkristallinen Schicht auf einem nicht gitterangepaßten Substrat, sowie eine oder mehrere solcher Schichten enthaltendes Bauelement
US6326667B1 (en) * 1999-09-09 2001-12-04 Kabushiki Kaisha Toshiba Semiconductor devices and methods for producing semiconductor devices
TW452866B (en) * 2000-02-25 2001-09-01 Lee Tien Hsi Manufacturing method of thin film on a substrate
US6573126B2 (en) * 2000-08-16 2003-06-03 Massachusetts Institute Of Technology Process for producing semiconductor article using graded epitaxial growth
US7226504B2 (en) * 2002-01-31 2007-06-05 Sharp Laboratories Of America, Inc. Method to form thick relaxed SiGe layer with trench structure
US6583000B1 (en) * 2002-02-07 2003-06-24 Sharp Laboratories Of America, Inc. Process integration of Si1-xGex CMOS with Si1-xGex relaxation after STI formation
US6562703B1 (en) * 2002-03-13 2003-05-13 Sharp Laboratories Of America, Inc. Molecular hydrogen implantation method for forming a relaxed silicon germanium layer with high germanium content
US6841457B2 (en) * 2002-07-16 2005-01-11 International Business Machines Corporation Use of hydrogen implantation to improve material properties of silicon-germanium-on-insulator material made by thermal diffusion
US6699764B1 (en) * 2002-09-09 2004-03-02 Sharp Laboratories Of America, Inc. Method for amorphization re-crystallization of Si1-xGex films on silicon substrates

Also Published As

Publication number Publication date
TW200302512A (en) 2003-08-01
US6746902B2 (en) 2004-06-08
JP2003229360A (ja) 2003-08-15
KR100521708B1 (ko) 2005-10-14
CN1435862A (zh) 2003-08-13
US20030143783A1 (en) 2003-07-31
KR20030066387A (ko) 2003-08-09
TW580726B (en) 2004-03-21
US20040087119A1 (en) 2004-05-06
CN1263089C (zh) 2006-07-05
US6780796B2 (en) 2004-08-24

Similar Documents

Publication Publication Date Title
JP4386333B2 (ja) 半導体基板の製造方法
US6515335B1 (en) Method for fabrication of relaxed SiGe buffer layers on silicon-on-insulators and structures containing the same
US7679141B2 (en) High-quality SGOI by annealing near the alloy melting point
US6562703B1 (en) Molecular hydrogen implantation method for forming a relaxed silicon germanium layer with high germanium content
JP4238087B2 (ja) ＳｉＧｅオンインシュレータ基板材料の製造方法
US6703293B2 (en) Implantation at elevated temperatures for amorphization re-crystallization of Si1-xGex films on silicon substrates
JP5259954B2 (ja) 基板上に歪層を製造する方法と層構造
US20060057403A1 (en) Use of thin SOI to inhibit relaxation of SiGe layers
JP2004014856A (ja) 半導体基板の製造方法及び半導体装置の製造方法
JP2006524426A5 (ja)
JP2005236272A (ja) 水素注入緩和ＳｉＸＧｅ１−Ｘ層の欠陥を低減する低温アニール
JP2006080510A (ja) ホウ素またはヘリウムと、水素とともにシリコンを注入することによって、Ｇｅ含有量が高い緩和Ｓｉ１−ＸＧｅＸ（０＜ｘ＜１）層を形成する方法
JP2003234289A (ja) 歪み緩和膜の製造方法、および、歪み緩和膜を有する積層体
Lee et al. Mobility enhancement of SSOI devices fabricated with sacrificial thin relaxed SiGe

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090330

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090714

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090826

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090925

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090925

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121009

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131009

Year of fee payment: 4

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D04

LAPS Cancellation because of no payment of annual fees