JP4507604B2 - 貼り合せ歪みウェーハの歪み量測定方法 - Google Patents

貼り合せ歪みウェーハの歪み量測定方法 Download PDF

Info

Publication number
JP4507604B2
JP4507604B2 JP2004008744A JP2004008744A JP4507604B2 JP 4507604 B2 JP4507604 B2 JP 4507604B2 JP 2004008744 A JP2004008744 A JP 2004008744A JP 2004008744 A JP2004008744 A JP 2004008744A JP 4507604 B2 JP4507604 B2 JP 4507604B2
Authority
JP
Japan
Prior art keywords
layer
strained
peak position
diffraction
strain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004008744A
Other languages
English (en)
Other versions
JP2005203583A (ja
Inventor
功 横川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2004008744A priority Critical patent/JP4507604B2/ja
Priority to DE602005018439T priority patent/DE602005018439D1/de
Priority to EP05703404A priority patent/EP1705705B1/en
Priority to US10/584,771 priority patent/US7521265B2/en
Priority to PCT/JP2005/000165 priority patent/WO2005069374A1/ja
Publication of JP2005203583A publication Critical patent/JP2005203583A/ja
Application granted granted Critical
Publication of JP4507604B2 publication Critical patent/JP4507604B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/20Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by using diffraction of the radiation by the materials, e.g. for investigating crystal structure; by using scattering of the radiation by the materials, e.g. for investigating non-crystalline materials; by using reflection of the radiation by the materials
    • G01N23/207Diffractometry using detectors, e.g. using a probe in a central position and one or more displaceable detectors in circumferential positions
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N2223/00Investigating materials by wave or particle radiation
    • G01N2223/60Specific applications or type of materials
    • G01N2223/607Specific applications or type of materials strain
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N2223/00Investigating materials by wave or particle radiation
    • G01N2223/60Specific applications or type of materials
    • G01N2223/611Specific applications or type of materials patterned objects; electronic devices
    • G01N2223/6116Specific applications or type of materials patterned objects; electronic devices semiconductor wafer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques

Landscapes

  • Chemical & Material Sciences (AREA)
  • Biochemistry (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、貼り合わせ法により単結晶基板上に少なくとも一層の歪み層が形成された貼り合せ歪みウェーハの歪み量測定方法に関するものである。
薄膜シリコン(Si)単結晶層に引っ張り歪みを内在させた、いわゆる歪みSi層は、通常の歪みのないSi層に比べて高いキャリア移動度が得られるため、高速の半導体デバイスの需要に応えるための材料として近年注目されている。
歪みSi層は、例えば結晶面方位が(100)のSi基板上に、エピタキシャル成長によりSiGe層を形成し、さらにそのSiGe層上にSi層をエピタキシャル成長し、SiGe層の格子定数がSi層の格子定数よりわずかに大きいことを利用して、Si層に引っ張り歪みを与えることによって得ることができる。この際、十分な歪みを内在する歪みSi層を形成するためには、歪みSi層を形成するためのSiGe層の表面が十分に格子緩和された状態で形成されている必要がある。なお、SiGe層が十分に格子緩和された状態とは、SiGe層の格子定数が、Ge濃度に応じて定まる本来の格子定数に近い値となっている状態をいう。
このような歪みSi層を形成する方法として、上記のようなエピタキシャル法を主体とする方法のほか、例えば特許文献1および2に開示されているように、ボンドウェーハとなるSi基板上にSiGe層を形成し、形成したボンドウェーハのSiGe層の表面をベースウェーハとなるSi基板と酸化膜を介して貼り合わせて貼り合わせウェーハを作製し、その後ボンドウェーハのSi基板を薄膜化して歪みSi層とする方法などが知られている。この場合、特許文献2に開示されているように、SiGe層の表面を熱酸化してGe濃度を高める濃縮酸化法により、Ge濃度の高いSiGe層とすることもできる。なお、酸化膜等の絶縁膜の上にSiGe層が形成されているウェーハを、SGOI(SiGe On Insulator)ウェーハと呼ぶことがある。
このとき、ボンドウェーハのSi基板の薄膜化は、研削研磨法やPACE(Plasma Assisted Chemical Etching)法などの気相エッチング、また、イオン注入剥離法(スマートカット(登録商標)法とも呼ばれる)などにより行われる。
また、特許文献3では、Si基板上にSiGe層、シリコン層、絶縁層が形成されたボンドウェーハのSi基板中にイオン注入により分離層を形成し、このボンドウェーハの絶縁層の表面をベースウェーハと貼り合わせ、その後分離層で剥離してベースウェーハ側に移設された剥離層のSi層を歪みSi層とする方法が開示されている。
一方、SGOIウェーハを作製する際、エピタキシャル成長したSiGe層中に酸化膜層を形成する方法として、SiGe層の表面から酸素イオンを注入し、アニールするというSIMOX(Separation by IMplanted OXygen)法を用いた方法もある。
SiGe層の格子緩和の程度を表す量として格子緩和率が用いられることがある。これは、SiGe層の格子定数がSiの格子定数と同じである場合を0%、Ge濃度により定まる本来の格子定数である場合を100%として、相対的に格子緩和の程度を表す量である。一方、歪みSi層の歪みの程度を表す量としては、歪み率が用いられることがある。これは、歪みSi層の格子定数が、Siの格子定数に対して、どの程度伸張または縮小しているかを表す量である。本明細書においては、伸張している場合は正の値、縮小している場合は負の値とした。
そして、結晶面方位が(100)のSi基板上に形成されたSiGe層の格子緩和率、あるいは、その表面に形成された歪みSi層の歪み率を評価する方法として、XRD(X−Ray Diffraction)装置を用いたX線回折法が知られている。
この方法は、測定対象のウェーハに対してX線を照射し、特定面(例えば(224)、(113)、(004)など)から得られるSi基板の回折信号強度のピーク位置と、SiGe層のピーク位置(あるいは歪みSi層のピーク位置)とをθ-2θカーブ、あるいは、逆格子空間マップとして捉え、そのθ-2θカーブ、あるいは、逆格子空間マップ上において、Si基板のピーク位置からのずれを測定することにより、SiGe層の格子緩和率(あるいは歪みSi層の歪み率)を算出するという方法である。
しかしながらこの方法では、上記のSIMOX法を用いて作製されたウェーハのように、1枚のSi基板からSiGe層、歪みSi層を順次形成した場合には有効であるが、例えば、特許文献1〜3のように、貼り合わせ法により2枚のSi基板を用いて形成したSSOI構造の場合には、正確な格子緩和率(あるいは歪み率)を求めることはできなかった。その理由は以下の通りである。
ウェーハの結晶方位は、製造公差の範囲内で規格値からのずれを持つ。図8は、結晶面方位(100)のウェーハに発生する結晶方位ずれを示す説明図であり、(a)はウェーハを表面に垂直な方向から見た図であり、(b)はウェーハを表面に平行な方向から見た図である。[001]、[010]は結晶方位を示す。このように、ウェーハの結晶方位は、ウェーハ面内での方位ずれによりTwist角だけ規格値からずれが生じ、ウェーハ面の傾きずれによりTilt角だけ規格値からずれる。このようなウェーハを2枚貼り合わせて作製した貼り合わせSOI(Silicon On Insulator)ウェーハは、2枚のウェーハそれぞれのTwist角、Tilt角を合成した結晶方位ずれが生じたものとなる。図9は、結晶面方位(100)の2枚のSiウェーハを、一方をSOI層形成用として、もう一方を支持基板として貼り合わせて作製した貼り合わせウェーハに発生する結晶方位ずれを示す説明図であり、(a)はウェーハを表面に垂直な方向から見た図であり、(b)はウェーハを表面に平行な方向から見た図である。この貼り合わせSOIウェーハをX線回折法で測定すると、Tilt角およびTwist角の影響で、SOI層に歪みがないにもかかわらずSOI層とSi基板の回折強度ピークがそれぞれ異なる位置に現れる。一方、SIMOXウェーハの場合には、1枚のウェーハから作製されており、基板の結晶方位が規格値からずれていても、SOI層がエピタキシャル成長により形成されているため、SOI層と基板の結晶方位が同じなので、SOI層と基板の回折強度ピーク位置は一致する。
以上説明したように、歪みSi層を有する歪みSiウェーハの歪み量を測定する場合、歪みSi層は歪みを持つ分、Si基板からずれた位置に回折強度ピークが現れるので、この回折強度ピーク差から歪み量を求めることが出来る。しかしながら、歪みSi層とSi基板とが貼り合わせ法で作製されている場合、歪みSi層の回折強度ピーク位置は、歪み、Tilt角およびTwist角の3つの影響を受けた位置に現れるので、歪み量のみを分離して測定することが出来ない。
そこで、非特許文献1によれば、歪み量の解析とは別に、事前にTilt角およびTwist角の測定を行い、これらずれ角の影響を差し引いて歪み率(格子緩和率)を算出する方法が開示されている。しかしながらこの方法では、Tilt角およびTwist角の測定を別途行なう必要があることに加えて、1回当たり8時間程度が必要とされる逆格子空間マップの測定を90°間隔で4回行なう必要があるため、歪み率(格子緩和率)の評価に極めて長時間を費やさなければならないという問題がある。
また、X線回折法以外では、顕微ラマン法で、貼り合わせ歪みウェーハの歪み量を測定することができるが、この方法では、水平(面)方向の歪み量しか測定できず、垂直(深さ)方向の歪み量は測定できないという問題点がある。また、顕微ラマン法でSiGe層の格子緩和率を測定する場合、SiGe層中のGe濃度が予め分かっていないと測定できないという問題がある。SiGe層中のGe濃度を測定する方法として、SIMS(Secondary Ion Mass Spectrometer、二次イオン質量分析計)などが挙げられるが、これは基本的に破壊検査であるため、この方法では製造時にはウェーハの歩留まりを下げるという問題がある。
特開2001−217430号公報 特開2002−164520号公報 特開2002−305293号公報 Extended Abstracts of the 2003 International Conference on Solid State Devices and Materials, Tokyo, 2003, pp.290−291
本発明はこのような問題に鑑みてなされたものであり、貼り合せ歪みウェーハにおいて、X線回折法により、歪み層の水平方向、垂直方向の歪み量をより短時間で簡便に測定することを可能にする歪み量測定方法を提供することを目的とする。
上記目的達成のため、本発明は、貼り合わせ法により単結晶基板上に少なくとも一層の歪み層が形成された貼り合せ歪みウェーハの歪み量測定方法であって、少なくとも、前記貼り合わせ歪みウェーハをX線回折法により回折面指数(XYZ)、(−X−YZ)の2つの非対称回折面について測定し、前記測定データから逆格子空間マップを作成し、前記逆格子空間マップ上に現れる前記単結晶基板及び前記歪み層の前記各回折面からのピーク位置から、前記歪み層の歪み量を算出することを特徴とする歪み量測定方法を提供する(請求項1)。
このように、前記貼り合わせ歪みウェーハをX線回折法により回折面指数(XYZ)、(−X−YZ)の2つの非対称回折面(以下、(XYZ)回折面等と記載することがある)について測定し、前記測定データから逆格子空間マップを作成する。そして、前記各回折面による歪み層の回折強度ピークの、Tilt角及びTwist角等の結晶方位ずれの影響による位置ずれは、それぞれ同じ大きさで同じ方向に現れることを利用して、前記逆格子空間マップ上に現れる前記単結晶基板及び前記歪み層の前記各回折面からのピーク位置の関係から、前記歪み層の歪み量を算出することができる。従って、従来より少ない2回のX線回折法による測定作業で歪み層の水平方向、垂直方向の歪み量を測定することができる。
このとき、前記歪み層の歪み量を算出する際に、前記逆格子空間マップ上に現れる前記単結晶基板の前記各回折面による2つのピークが、前記逆格子空間マップの原点を通る垂直軸に対称の位置にある場合は、前記逆格子空間マップ上に現れる同一の歪み層の前記各回折面による2つのピーク位置が、前記垂直軸に対称の位置になるように、前記歪み層のピーク位置を前記原点を中心とする円周方向に回転移動させて修正することにより、前記歪み量により決まる前記歪み層のピーク位置を求めることが好ましい(請求項2)。
このように、前記歪み層の歪み量を算出する際に、前記逆格子空間マップ上に現れる前記単結晶基板の前記各回折面による2つのピークが、前記逆格子空間マップの原点を通る垂直軸に対称の位置にある場合は、各回折面の測定の際に軸立てが正確に行なわれているので、前記逆格子空間マップ上に現れる同一の歪み層の前記各回折面による2つのピーク位置が前記垂直軸に対称の位置になるように、前記歪み層のピーク位置を前記原点を中心とする円周方向に回転移動させて修正することにより、TiltやTwist等による結晶方位ずれの影響を排除して、前記歪み量により決まる前記歪み層のピーク位置を求めることができる。
また、前記単結晶基板の前記各回折面による2つのピークが前記対称の位置にない場合は、前記非対称回折面のいずれか一方による前記単結晶基板のピークが、前記非対称回折面の他方による前記単結晶基板のピークと対称の位置になるように、少なくとも前記他方の非対称回折面による前記歪み層のピーク位置を平行移動させた後、前記逆格子空間マップ上に現れる同一の歪み層の前記各回折面による2つのピーク位置が前記垂直軸に対称の位置になるように、前記歪み層のピーク位置を前記原点を中心とする円周方向に回転移動させて修正することにより、前記歪み量により決まる前記歪み層のピーク位置を求めることが好ましい(請求項3)。
このように、前記単結晶基板の前記各回折面による2つのピークが前記対称の位置にない場合は、その原因は各回折面の測定の際の軸立てがずれたことにあるので、前記非対称回折面のいずれか一方による前記単結晶基板のピークが前記非対称回折面の他方による前記単結晶基板のピークと対称の位置になるように、少なくとも前記他方の非対称回折面による前記歪み層のピーク位置を平行移動させた後で、前記の回転移動による修正を行なうことにより、前記歪み量により決まる前記歪み層のピーク位置を求めることができる。
そして、前記単結晶基板をシリコン単結晶とすることができる(請求項4)。
本発明は、単結晶基板の種類によらず適用できるが、単結晶基板として最も利用されているシリコン単結晶とすることができる。
また、前記測定する歪み量を、SiGe層の格子緩和率及び/又は歪みシリコン層の歪み率とすることができる(請求項5)。
このように、形成された歪み層がSiGe層であってもその格子緩和率が測定できるし、歪みシリコン層であってもその歪み率を測定することができる。また、歪み層としてSiGe層および歪みシリコン層が両方形成されていても、各々の歪み量、すなわち格子緩和率と歪み率を同時に測定できる。
また、前記回折面指数(XYZ)を、(113)、(224)のいずれかとすることが好ましい(請求項6)。
ここで用いられる回折面は、非対称回折で回折強度ピークが得られればいずれの回折面でもよいが、このように、回折面指数(XYZ)を、(113)、(224)のいずれかとしてX線回折を行なえば、非対称回折による回折強度ピークを十分な強度で得ることができる。
そして、前記格子緩和率を算出する際に、前記回転修正したSiGe層のピーク位置から、格子緩和率が0%および100%となるSiGe層のピーク位置を算出し、前記算出したピーク位置を用いて前記格子緩和率を算出することができる(請求項7)。
このように、前記回転修正したSiGe層のピーク位置から、格子緩和率が0%および100%となるSiGe層のピーク位置を容易に算出することができるので、これらのピーク位置の位置関係から、水平方向、垂直方向それぞれの格子緩和率を容易に算出することができる。
また、前記歪み率を算出する際に、前記回転修正した歪みシリコン層のピーク位置から、歪みシリコン層の格子定数を算出し、前記算出した格子定数を用いて前記歪み率を算出することができる(請求項8)。
このように、前記回転修正した歪みシリコン層のピーク位置から、歪みシリコン層の格子定数を容易に算出することができるので、このように算出した格子定数と通常のシリコンの格子定数から、水平方向、垂直方向それぞれの歪み率を容易に算出することができる。
本発明により、X線回折法により2つの非対称回折面から得られる逆格子空間マップより、水平方向、垂直方向の歪み量を容易に測定することができる。また、Tilt角およびTwist角を別途測定する必要もなく、逆格子空間マップ作成のためのX線回折法による測定は(XYZ)、(―X−YZ)回折の2回のみですむため、短時間で簡便な測定が可能となる。
以下では、本発明の実施の形態について説明するが、本発明はこれに限定されるものではない。
従来、貼り合わせSOIウェーハのSOI層上にSiGe層をエピタキシャル成長させ、その後、酸化濃縮法によりSGOIウェーハを作製した場合、および、SiGe層を有するウェーハを貼り合わせてSGOIウェーハを作製した場合、あるいは、酸化膜上に直接歪みSi層が形成された構造のSSOI(Strained Silicon On Insulator)ウェーハを貼り合わせ法により作製した場合などの場合においては、Si基板と歪みSi層またはSiGe層の間に、Twist方向及びTilt方向に対して、結晶方位ずれを生じる。この結晶方位ずれが、X線回折測定において、歪みSi層、およびSiGe層のピーク位置をずらしてしまうという問題があった。
X線回折法では、歪みSi層、およびSiGe層の歪み量は、Si基板とのピーク位置のずれから求められるが、上記のように貼り合わせウェーハには結晶方位ずれが存在するため、歪みによる位置ずれの影響と結晶方位ずれによる位置ずれの影響を区別することができない。このため、貼り合わせ法をベースとしたSGOIウェーハ、およびSSOIウェーハの歪み量をX線回折法で測定することは困難であった。
この問題点を解決する手法として、前述の非特許文献1の手法が開示されているが、この方法では、歪み量の評価に極めて長時間を費やさなければならないという問題があった。
一方、顕微ラマン法で歪み量を測定する場合には、水平方向の歪み量しか測定できない。しかも、SiGe層の格子緩和率を測定する場合にはGe濃度を知る必要があるが、Ge濃度を知るためには破壊検査をしなければならず、ウェーハの製造歩留まりを低下させるという問題があった。
そこで本発明者は、上記の問題を解決するために、X線回折法を用いて、貼り合わせ法をベースとしたSGOIウェーハ、およびSSOIウェーハの結晶方位のずれの影響を排除し、正確に歪み量を測定する方法について鋭意研究および検討を重ねた。その結果、貼り合わせ法により作製したSGOIウェーハ、およびSSOIウェーハをX線回折法により非対称回折面である(XYZ)回折面、(−X−YZ)回折面の2つについて測定し、前記測定データから逆格子空間マップを作成した場合、歪み層のピークに対する、結晶方位ずれによる位置ずれの影響は、逆格子空間マップ上において、同一円周上に同じ大きさで、同じ方向に現れ、一方、歪みによる位置ずれの影響は、同一円周上に同じ大きさで、逆方向に現れることを見出した。そして、結晶方位ずれによる位置ずれの大きさ自体を測定によって求めることはできないが、上記のずれの性質を用いて、歪みによる位置ずれの影響のみを分離できることを見出した。
そして、本発明者は、X線回折法を用いて、歪みを持たない貼り合わせSOIウェーハの逆格子空間マップを、非対称回折面である(XYZ)回折面と(−X−YZ)回折面について測定し、結晶方位ずれによる位置ずれの影響が、逆格子空間マップ上において、同一円周上に同じ大きさで、同じ方向に現れることを確認するため、以下のような実験・調査をおこなった。
(実験1)
直径200mm、P型、結晶方位<100>の2枚のシリコン単結晶ウェーハを用いて、SOI層厚が110nm、埋め込み酸化膜層(Buried Oxide、以下、BOX層という。)厚が200nmの、スマートカット(登録商標)法で作製したSi基板ベースの貼り合わせSOIウェーハを用意し、X線回折装置(Philips社製)にて、(113)回折面と(−1−13)回折面の逆格子空間マップの測定を行なった。
図1の(a)は測定したSOIウェーハの断面概略図、(b)は逆格子空間マップ、(c)は逆格子空間マップ上の回折強度ピーク位置を示す概略図である。なお、逆格子空間マップの水平方向の軸は1/[110]、垂直方向の軸は1/[001]である。逆格子空間マップより、SOI層のピーク位置(波数)とSi基板のピーク位置(波数)を調査したところ、逆格子空間マップ上で右側に示される(113)回折面のSOI層のピーク位置の座標は(2577×10cm−1、5536×10cm−1)、Si基板のピーク位置の座標は(2622×10cm−1、5516×10cm−1)であり、逆格子空間マップ上で左側に示される(−1−13)回折面のSOI層のピーク位置の座標は(−2629×10cm−1、5512×10cm−1)、Si基板のピーク位置の座標は(−2584×10cm−1、5533×10cm−1)となった。各々の回折面によるSi基板のピーク位置は1/[001]軸に対して対称の位置となっていなかったが、各回折面でのSi基板とSOI層のピーク位置の関係は、SOI層のピークがSi基板のピーク位置に対して、ともにほぼ同一円周上を反時計回りに変位しており、しかも、その変位量のX,Y座標成分の絶対値がほぼ一致しており、それぞれ45×10cm−1、20×10cm−1であることがわかった。
すなわち、結晶方位ずれによる位置ずれの影響が、逆格子空間マップ上において、同一円周上に同じ大きさで、同じ方向に現れることを確認することができた。このようにずれが同一円周上で起こる理由は、逆格子空間マップ上では、回折ピークの原点からの距離は結晶格子面の面間隔の逆数によって決まり、結晶方位ずれでは格子面間隔は変わらないので、結晶方位ずれでは回折ピークの原点からの距離は変わらないためと考えられる。
また、2つのSi基板のピーク位置が1/[001]軸に対して対称の位置となっていない理由は、各回折面を測定するごとに測定回折面に対する軸立てを行なうため、その軸立てがずれると各回折面での逆格子空間マップの原点がずれるため、本来対称の位置に現れるべきものが、対称の位置にならなかったものと考えられる。しかし、いずれの回折面についても、Si基板に対するSOI層ピーク位置のずれの方向および変位量が同じであることから、例えば、(113)回折面のSi基板ピーク位置を基準とした場合、(−1−13)回折面のSi基板ピークの位置が1/[001]軸に対して対称の位置になるように原点を平行移動して、軸立てのずれによる位置ずれを補正してよいことがわかった。このとき、どちらの回折面を基準としてもよいので(−1−13)回折面のSi基板ピーク位置を基準とすることもできる。
続いて、本発明者は、X線回折法を用いて、貼り合わせにより生じる結晶方位ずれを持たないSIMOX法を用いて作製されたSGOIウェーハの逆格子空間マップを、非対称回折面である(XYZ)回折面と(−X−YZ)回折面について測定し、歪みによる位置ずれの影響が、逆格子空間マップ上において、同一円周上に同じ大きさで、逆方向に現れることを確認するため、以下のような実験・調査を行なった。
(実験2)
直径200mm、P型、結晶方位<100>のシリコン単結晶ウェーハを用いて、SiGe層のGe濃度が20%、SiGe層厚さが40nm、BOX層厚が150nmのSGOIウェーハ(歪みSi/SiGe/BOX/Si基板)をSIMOX法及び酸化濃縮法により作製し、実験1と同様に、X線回折装置にて、(113)回折面と(−1−13)回折面の逆格子空間マップの測定を行なった。
図2の(a)はSGOIウェーハの断面概略図、(b)は逆格子空間マップ、(c)は逆格子空間マップ上のピーク位置を示す概略図である。なお、逆格子空間マップの水平方向の軸は1/[110]、垂直方向の軸は1/[001]である。逆格子空間マップより、SiGe層のピーク位置とSi基板のピーク位置を調査したところ、逆格子空間マップ上で右側に示される(113)回折面のSiGe層のピーク位置は(2587×10cm−1、5459×10cm−1)、Si基板のピーク位置の座標は(2602×10cm−1、5525×10cm−1)であり、逆格子空間マップ上で左側に示される(−1−13)回折面のSiGe層のピーク位置の座標は(−2586×10cm−1、5458×10cm−1)、Si基板のピーク位置の座標は(−2603×10cm−1、5524×10cm−1)となった。実験1と異なり各々の回折面の逆格子空間マップ上のSi基板のピーク位置は1/[001]軸に対して対称の位置となっているので、各回折面を測定する際の軸立てがずれず、各回折面での逆格子空間マップの原点が一致していると考えられる。そして、各々の回折面でのSi基板とSiGe層のピーク位置の関係は、それぞれのY座標は同一方向にほぼ同一の大きさ、すなわち約−66×10cm−1だけ変位しているが、それに対して、X座標は反対方向にほぼ同一の大きさ、すなわち(113)回折面では−15×10cm−1、(−1−13)回折面では+17×10cm−1だけ変位していることがわかった。
すなわち、歪みによる位置ずれの影響が、逆格子空間マップ上において、同一円周上に同じ大きさで、逆方向に現れることを確認できた。
本発明者は、以上の実験・調査結果を踏まえた上で、貼り合わせ法をベースとする歪みSi、及びSiGeウェーハについて、鋭意検討を重ね、本発明を完成させた。
すなわち、本発明の、貼り合わせ法により単結晶基板上に少なくとも一層の歪みSi層やSiGe層等の歪み層が形成された貼り合せ歪みウェーハの歪み量(歪み率や格子緩和率)の測定方法は、貼り合わせ歪みウェーハをX線回折法により回折面指数(XYZ)、(−X−YZ)の2つの非対称回折面について測定して逆格子空間マップを作成し、結晶方位ずれによるピーク位置の変位の影響が、逆格子空間マップ上において、同一円周上に同じ大きさで同じ方向に現れ、一方、歪みによるピーク位置の変位の影響が、同一円周上に同じ大きさで、逆方向に現れることを利用して、結晶方位ずれによる位置ずれの影響を歪みによる位置ずれの影響から分離して、水平方向および垂直方向の歪み量、すなわち歪みSi層の歪み率やあるいはSiGe層の格子緩和率を正確に測定できるという特徴を有するものである。
以下、本発明の歪み量測定方法について、貼り合わせ法を用いて作製した、シリコン単結晶基板を用いたSGOIウェーハの緩和SiGe層の格子緩和率、および歪みSi層の歪み率を、非対称回折面として(113)、(−1−13)回折面を用いて測定する場合を例にあげて図を参照しながら詳細に説明するが、本発明はこれらに限定されるものではない。
図3は、本発明に係る歪み量測定方法の一例を示す工程フロー図である。
まず、SiGe層の格子緩和率および歪みSi層の歪み率を測定するサンプルとして、例えば、以下のようなものを用いる。まず、スマートカット(登録商標)法で作製した貼り合わせSOIウェーハのSOI層上に、SiGe層をGe濃度20%、厚さ40nmで作製する。その後、酸化濃縮工程として、1000℃以上の温度でドライ酸化しながら、SOI層にGeを拡散させるとともに、SOI層(酸化濃縮工程後にはSiGe層となる。)の薄膜化を行い、その後、HF溶液を用いて表面の酸化膜を除去して、BOX層上にGe濃度20%、厚さ40nmのSiGe層を形成する。そして、その上に歪みSi層を15nmの厚さでエピタキシャル成長する。
上記のサンプルをX線回折法により回折面指数(113)、(−1−13)の2つの非対称回折面について測定し、前記測定データから逆格子空間マップを作成する(図3A、B)。図4に作成した逆格子空間マップの概略図を示す。水平軸(X軸)は1/[110]であり、垂直軸(Y軸)は1/[001]である。X軸の正の側には(113)回折面による回折信号のピークが現れ、負の側には(−1−13)回折面による回折信号のピークが現れる。
次に、逆格子空間マップ上に現れるSi基板の各回折面による2つのピークが、Y軸対称の位置にあるか確認する(図3C)。この場合、2つのピークがY軸対称の位置にあるので、次の工程に進む。
しかし、Y軸対称の位置にない場合は、X線回折の測定の際に軸立てがずれて原点ずれをおこしたということなので、一方の回折面、例えば(113)回折面によるSi基板のピークが、もう一方の回折面である(−1−13)回折面によるSi基板のピークと対称の位置になるように、(−1−13)回折面によるSi基板のピーク、歪みSi層及びSiGe層のピークを平行移動させる(図3D)。ただし、後の工程では(−1−13)回折面によるSi基板のピークは使用しないので、これに関しては実際に移動させなくてもよい。
このSiGe層および歪みSi層のピークは、TiltやTwist等による結晶方位ずれの影響と、歪みの影響により、Si基板のピーク位置からずれた位置にある。歪みの影響による位置ずれに関しては、水平方向すなわち[110]方向の歪みは、X軸方向の位置ずれとして現れ、垂直方向すなわち[001]方向の歪みは、Y軸方向の位置ずれとして現れる。そして、いずれの方向に対しても、結晶格子が伸びて格子定数が増加すると面間隔が大きくなるので、逆格子空間マップ上では負の方向に位置ずれし、結晶格子が縮んで格子定数が減少すると、正の方向に位置ずれする。
次に、逆格子空間マップ上に現れる各回折面による同一の歪み層による2つのピーク位置がY軸に対称の位置になるように、SiGe層および歪みSi層のピーク位置を原点Oを中心とする円周方向に回転移動させて修正する。以下では、この回転修正方法を、SiGe層のピークを用いて具体的に説明する。
図5はSiGe層のピークを回転修正する方法を説明する説明図である。
まず、逆格子空間マップ上において、(113)、(−1−13)回折面によるSiGe層の測定した(又は測定後平行移動した)ピーク位置をそれぞれA(x、y)、B(x、y)とし、OAとOBのなす角を2θとすると、前述した理由によりAとBは同一円周上に存在する。このようにAとBが同一円周上に存在するので、原点Oからの距離は同じであり、
OA=(x +y 1/2=(x +y 1/2=OB、
AB=[(x−x+(y−y1/2
であり、
AB=OA+OB−2OA・OBcos2θ
であるから、
cos2θ=(x+y)/(x +y
となる。
また、A、Bはそれぞれ回転移動後にA´(x´、y´)、B´(x´、y´)になるとする。回転移動後はA´とB´はY軸に対して対称の位置とするので、図5のようにOA´とY軸のなす角、及びOB´とY軸のなす角はいずれもθとなる。また、
OA´=OB´=OA
であり、
sinθ=[(1−cos2θ)/2]1/2
cosθ=[(1+cos2θ)/2]1/2
であるから、
´=−x´=(x +y 1/2sinθ=[(x(x−x)+y(y−y))/2]1/2
´=y´=(x +y 1/2cosθ=[(x(x+x)+y(y+y))/2]1/2
となる。
以上のように、回転移動させて修正したSiGe層のピーク位置が求められる(図3E)。このようにして修正したSiGe層のピーク位置は、ウェーハのTiltやTwist等により生じる結晶方位ずれによる位置ずれが取り除かれたものであり、SiGe層の格子緩和率により決まるピーク位置である。なお、歪みSi層のピークについても、同様の方法で回転修正する。
次に、このようにして修正したSiGe層のピーク位置から、格子緩和率を求める(図3G)。格子緩和率を算出する際には、修正したSiGe層のピーク位置から、格子緩和率が0%および100%となるSiGe層のピーク位置を算出し(図3F)、算出したピーク位置を用いて格子緩和率を算出することができる。その具体的方法の一例を以下に示す。なお、いずれの回折面によるSiGe層のピークからでも格子緩和率は求められるが、ここでは(113)回折面によるSiGe層のピーク位置から格子緩和率を求める場合について示す。
図6はSiGe層の格子緩和率を求める方法の一例を説明する説明図である。回転移動して修正したSiGe層のピークをA´(x´、y´)を示し、Si基板のピークをC(xSi、ySi)とする。まず、原点OとCを通る直線l
:y=(ySi/xSi)x
と表される。次に、A´を通り直線にlに垂直な直線l
:y=−(xSi/ySi)(x−x´)+y´
と表される。
格子緩和率が100%となるSiGe層のピーク位置は、結晶方位がSiと同じになっているので、直線lと直線lの交点として求めることができる。すなわち、その座標を(x100、y100)とすると、
100=(xSi ´+xSiSi´)/(xSi +ySi )、
100=(xSiSi´+ySi ´)/(xSi +ySi
となる。
一方、格子緩和率が0%となるSiGe層のピーク位置は、水平方向の格子定数がSiの格子定数と同じになっているので、直線lにおいてx=xSiとしたものとして求めることができる。すなわち、その座標を(x、y)とすると、
=xSi、
=−(xSi/ySi)(xSi−x´)+y´
となる。
そして、水平方向の格子緩和率Rhor、および垂直方向の格子緩和率Rverは、回転修正したSiGe層のピーク位置の、格子緩和率0%および100%となるSiGe層のピーク位置に対する相対的な位置として求められる。すなわち、
hor=(x−x´)/(x−x100)×100[%]、
ver=(y´−y)/(y100−y)×100[%]
である。
以上説明したように、本発明に従い、X線回折法により回折面指数(113)、(−1−13)の2つの非対称回折面について逆格子空間マップを作成し、逆格子空間マップ上のSi基板及びSiGe層の各回折面からのピーク位置から、SiGe層の格子緩和率を算出することができる。
次に、SiGe層と同様の方法により回転移動させて修正した歪みSi層のピーク位置から、歪み率を求める(図3I)。歪み率を算出する際には、修正した歪みSi層のピーク位置から、歪みシリコン層の格子定数を算出し(図3H)、算出した格子定数を用いて歪み率を算出することができる。その具体的方法の一例を以下に示す。なお、いずれの回折面による歪みSi層のピークからでも歪み率は求められるが、ここでは(113)回折面による歪みSi層のピーク位置から歪み率を求める場合について示す。
図7は歪みSi層の歪み率を求める方法の一例を説明する説明図である。回転移動して修正した歪みSi層のピーク位置をA´´(x´´、y´´)とする。
一般に、格子定数aの結晶におけるミラー指数(hkl)の結晶面の面間隔dhklは、
hkl=a/(h+k+l1/2
で表される。逆格子空間マップにおける座標と面間隔との関係から、
hk0=1/x´´、d00l=1/y´´
従って、歪みSi層の水平方向および垂直方向の格子定数ahor、averは、
hor=(h+k1/2/x´´、
ver=l/y´´
となる。
従って、歪みSi層の水平方向および垂直方向の歪み率εhor、εverは、シリコンの格子定数aSi(5.43Å)を基準として、
εhor=(aSi−ahor)/aSi×100[%]、
εver=(aSi−aver)/aSi×100[%]
となる。
以上説明したように、本発明に従い、X線回折法により回折面指数(113)、(−1−13)の2つの非対称回折面について逆格子空間マップを作成し、逆格子空間マップ上のSi基板及び歪みSi層の各回折面からのピーク位置から、歪みSi層の歪み率を算出することができる。
以下、本発明の実施例により本発明を具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例1)
SiGe層の格子緩和率を測定するサンプル1として、酸化濃縮法を用いたSGOIウェーハの作製を行なった。スマートカット(登録商標)法で作製した直径200mmの貼り合わせSOIウェーハ上に、SiGe層をGe濃度20%、厚さ40nmで作製し、その後、1000℃以上の温度でドライ酸化しながら、SOI層にGeを拡散させるとともに、SOI層(酸化濃縮工程後にはSiGe層となる。)の薄膜化を行い、その後、HF溶液を用いて表面の酸化膜を除去して、BOX層上にGe濃度20%、厚さ40nmのSiGe層を形成した。今回は、SiGe層の格子緩和率を測定することを目的としているため、SiGe層上に歪みSi層は形成しなかった。
そして、X線回折装置(Philips社製)にて、(113)回折面と(−1−13)回折面の逆格子空間マップの測定を行なった。そして前述の工程に従って、SiGe層の格子緩和率を求めた。測定によって得られた(113)、(−1−1−3)回折面によるSi基板の2つのピークはY軸に対して対称の位置となったので、SiGe層のピーク位置の平行移動はさせず回転移動させて修正し、結晶方位によるずれの影響が除かれたピーク位置とした。そして、格子緩和率100%および0%のSiGe層のピーク位置を求め、それらとの相対位置関係から、水平方向および垂直方向の格子緩和率を求めた。その結果、格子緩和率はいずれの方向も84.91%であった。これらの結果を表1にまとめる。
Figure 0004507604
(実施例2)
歪みSi層の歪み率を測定するサンプル2として、SGOIウェーハの作製を行なった。スマートカット(登録商標)法で作製した直径200mmの貼り合わせSOIウェーハ上に、SiGe層をGe濃度20%、厚さ40nmで作製し、その後、1000℃以上の温度でドライ酸化しながら、SOI層にGeを拡散させるとともに、SOI層(酸化濃縮工程後にはSiGe層となる。)の薄膜化を行い、その後、HF溶液を用いて表面の酸化膜を除去して、BOX層上にGe濃度20%、厚さ40nmのSiGe層を形成した。そして、その後SiGe層の上にSi層を50nmの厚さだけエピタキシャル成長させ、歪みSi層とした。
そして、実施例1と同様に、X線回折装置(Philips社製)にて、(113)回折面と(−1−13)回折面の逆格子空間マップの測定を行なった。そして前述の工程に従って、歪みSi層の歪み率を求めた。この場合も、測定によって得られた(113)、(−1−13)回折面によるSi基板の2つのピークはY軸に対して対称の位置となったので、歪みSi層のピーク位置の平行移動はさせず回転移動させて修正し、結晶方位によるずれの影響が除かれたピーク位置とした。そして、歪みSi層の格子定数を求め、通常のシリコンの格子定数から、水平方向および垂直方向の歪み率を求めた、その結果、水平方向の歪み率は−1.065%、垂直方向の歪み率は1.198%であった。これらの結果を表2にまとめる。
Figure 0004507604
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は単なる例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
例えば、上記実施例では、非対称回折面を(113)回折面としたが、非対称回折であり、基板および歪み層からの回折ピークが得られるものであればよく、(224)回折面であってもよい。
また、基板をシリコン基板、歪み層をSiGe層および歪みSi層である場合について述べたが、単結晶基板の上に貼り合わせ法により歪み層が形成されたものであれば、GaAsのような化合物半導体であってもよい。
(a)は測定したSOIウェーハの断面概略図、(b)は逆格子空間マップ、(c)は逆格子空間マップ上の回折強度ピーク位置を示す概略図である。 (a)はSGOIウェーハの断面概略図、(b)は逆格子空間マップ、(c)は逆格子空間マップ上のピーク位置を示す概略図である。 本発明に係る歪み量測定方法の一例を示す工程フロー図である。 サンプルをX線回折法により回折面指数(113)、(−1−13)の2つの非対称回折面について測定し、作成した逆格子空間マップの概略図である。 SiGe層のピークを回転修正する方法を説明する説明図である。 SiGe層の格子緩和率を求める方法の一例を説明する説明図である。 歪みSi層の歪み率を求める方法の一例を説明する説明図である。 結晶面方位(100)のウェーハに発生する結晶方位ずれを示す説明図であり、(a)はウェーハを表面に垂直な方向から見た図であり、(b)はウェーハを表面に平行な方向から見た図である。 結晶面方位(100)の2枚のSiウェーハを、一方をSOI層形成用として、もう一方を支持基板として貼り合わせて作製した貼り合わせウェーハに発生する結晶方位ずれを示す概略図であり、(a)はウェーハを表面に垂直な方向から見た図であり、(b)はウェーハを表面に平行な方向から見た図である。

Claims (8)

  1. 貼り合わせ法により単結晶基板上に少なくとも一層の歪み層が形成された貼り合せ歪みウェーハの歪み量測定方法であって、少なくとも、前記貼り合わせ歪みウェーハをX線回折法により回折面指数(XYZ)、(−X−YZ)の2つの非対称回折面について測定し、前記測定データから逆格子空間マップを作成し、前記逆格子空間マップ上に現れる前記単結晶基板及び前記歪み層の前記各回折面からのピーク位置から、前記歪み層の歪み量を算出することを特徴とする歪み量測定方法。
  2. 前記歪み層の歪み量を算出する際に、前記逆格子空間マップ上に現れる前記単結晶基板の前記各回折面による2つのピークが、前記逆格子空間マップの原点を通る垂直軸に対称の位置にある場合は、前記逆格子空間マップ上に現れる同一の歪み層の前記各回折面による2つのピーク位置が、前記垂直軸に対称の位置になるように、前記歪み層のピーク位置を前記原点を中心とする円周方向に回転移動させて修正することにより、前記歪み量により決まる前記歪み層のピーク位置を求めることを特徴とする請求項1に記載の歪み量測定方法。
  3. 前記単結晶基板の前記各回折面による2つのピークが前記対称の位置にない場合は、前記非対称回折面のいずれか一方による前記単結晶基板のピークが、前記非対称回折面の他方による前記単結晶基板のピークと対称の位置になるように、少なくとも前記他方の非対称回折面による前記歪み層のピーク位置を平行移動させた後、前記逆格子空間マップ上に現れる同一の歪み層の前記各回折面による2つのピーク位置が前記垂直軸に対称の位置になるように、前記歪み層のピーク位置を前記原点を中心とする円周方向に回転移動させて修正することにより、前記歪み量により決まる前記歪み層のピーク位置を求めることを特徴とする請求項1に記載の歪み量測定方法。
  4. 前記単結晶基板をシリコン単結晶とすることを特徴とする請求項1乃至請求項3のいずれか1項に記載の歪み量測定方法。
  5. 前記測定する歪み量を、SiGe層の格子緩和率及び/又は歪みシリコン層の歪み率とすることを特徴とする請求項1乃至請求項4のいずれか1項に記載の歪み量測定方法。
  6. 前記回折面指数(XYZ)を、(113)、(224)のいずれかとすることを特徴とする請求項1乃至請求項5のいずれか1項に記載の歪み量測定方法。
  7. 前記格子緩和率を算出する際に、前記回転修正したSiGe層のピーク位置から、格子緩和率が0%および100%となるSiGe層のピーク位置を算出し、前記算出したピーク位置を用いて前記格子緩和率を算出することを特徴とする請求項5または請求項6に記載の歪み量測定方法。
  8. 前記歪み率を算出する際に、前記回転修正した歪みシリコン層のピーク位置から、歪みシリコン層の格子定数を算出し、前記算出した格子定数を用いて前記歪み率を算出することを特徴とする請求項5または請求項6に記載の歪み量測定方法。
JP2004008744A 2004-01-16 2004-01-16 貼り合せ歪みウェーハの歪み量測定方法 Expired - Fee Related JP4507604B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004008744A JP4507604B2 (ja) 2004-01-16 2004-01-16 貼り合せ歪みウェーハの歪み量測定方法
DE602005018439T DE602005018439D1 (de) 2004-01-16 2005-01-11 Verfahren zur messung des verspannungsgrades eines gebondeten verspannten wafers
EP05703404A EP1705705B1 (en) 2004-01-16 2005-01-11 Method for measuring amount of strain of bonded strained wafer
US10/584,771 US7521265B2 (en) 2004-01-16 2005-01-11 Method for measuring an amount of strain of a bonded strained wafer
PCT/JP2005/000165 WO2005069374A1 (ja) 2004-01-16 2005-01-11 貼り合せ歪みウェーハの歪み量測定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004008744A JP4507604B2 (ja) 2004-01-16 2004-01-16 貼り合せ歪みウェーハの歪み量測定方法

Publications (2)

Publication Number Publication Date
JP2005203583A JP2005203583A (ja) 2005-07-28
JP4507604B2 true JP4507604B2 (ja) 2010-07-21

Family

ID=34792246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004008744A Expired - Fee Related JP4507604B2 (ja) 2004-01-16 2004-01-16 貼り合せ歪みウェーハの歪み量測定方法

Country Status (5)

Country Link
US (1) US7521265B2 (ja)
EP (1) EP1705705B1 (ja)
JP (1) JP4507604B2 (ja)
DE (1) DE602005018439D1 (ja)
WO (1) WO2005069374A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8396657B2 (en) * 2005-12-22 2013-03-12 Hewlett-Packard Development Company, L.P. Techniques to improve location accuracy for a map
DE102006041003B4 (de) * 2006-08-31 2017-08-24 Advanced Micro Devices, Inc. Verfahren zur Bestimmung einer Orientierung eines Kristallgitters eines ersten Substrats relativ zu einem Kristallgitter eines zweiten Substrats
US20090004764A1 (en) * 2007-06-29 2009-01-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and method for manufacturing semiconductor device
CN101768008B (zh) * 2009-01-06 2012-10-03 中国科学院金属研究所 结构复杂材料的三维倒易空间重构方法
EP2463892B1 (de) * 2010-12-13 2013-04-03 EV Group E. Thallner GmbH Einrichtung, Vorrichtung und Verfahren zur Ermittlung von Ausrichtungsfehlern
US8716037B2 (en) 2010-12-14 2014-05-06 International Business Machines Corporation Measurement of CMOS device channel strain by X-ray diffraction
US10139295B2 (en) 2012-11-15 2018-11-27 Arizona Board Of Regents On Behalf Of Arizona State University Methods for in-plane strain measurement of a substrate
WO2015073873A1 (en) * 2013-11-15 2015-05-21 Arizona Board Of Regents On Behalf Of Arizona State University Methods for in-plane strain measurement of a substrate
US9080944B2 (en) * 2013-01-07 2015-07-14 Bruker Axs, Inc. Method and apparatus for surface mapping using in-plane grazing incidence diffraction
US9835570B2 (en) * 2013-09-13 2017-12-05 The United States Of America As Represented By The Administrator Of Nasa X-ray diffraction (XRD) characterization methods for sigma=3 twin defects in cubic semiconductor (100) wafers
WO2015100414A1 (en) 2013-12-27 2015-07-02 Arizona Board Of Regents On Behalf Of Arizona State University Deformable origami batteries
WO2016049444A1 (en) 2014-09-26 2016-03-31 Arizona Board Of Regents On Behalf Of Arizona State University Stretchable batteries
WO2016109652A1 (en) 2015-01-02 2016-07-07 Arizona Board Of Regents On Behalf Of Arizona State University Archimedean spiral design for deformable electronics
US10502991B2 (en) 2015-02-05 2019-12-10 The Arizona Board Of Regents On Behalf Of Arizona State University Origami displays and methods for their manufacture
US10390698B2 (en) 2016-06-16 2019-08-27 Arizona Board Of Regents On Behalf Of Arizona State University Conductive and stretchable polymer composite
US10168143B2 (en) 2017-03-08 2019-01-01 International Business Machines Corporation Strain monitoring of MRAM arrays

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11304729A (ja) * 1998-04-24 1999-11-05 Sony Corp X線測定方法及びx線測定装置
JP2003229361A (ja) * 2002-01-31 2003-08-15 Sharp Corp 半導体基板の製造方法
JP2003229360A (ja) * 2002-01-31 2003-08-15 Sharp Corp 半導体基板の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01276052A (ja) * 1988-04-28 1989-11-06 Toshiba Corp セラミックス部材の残留応力測定方法
US5414747A (en) * 1993-02-22 1995-05-09 The Penn State Research Foundation Method and apparatus for in-process analysis of polycrystalline films and coatings by x-ray diffraction
US6350993B1 (en) * 1999-03-12 2002-02-26 International Business Machines Corporation High speed composite p-channel Si/SiGe heterostructure for field effect devices
JP3607194B2 (ja) 1999-11-26 2005-01-05 株式会社東芝 半導体装置、半導体装置の製造方法、及び半導体基板
JP2002164520A (ja) 2000-11-27 2002-06-07 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法
JP2002305293A (ja) 2001-04-06 2002-10-18 Canon Inc 半導体部材の製造方法及び半導体装置の製造方法
US7430920B2 (en) * 2005-12-16 2008-10-07 Hitachi, Ltd. Apparatus for measuring a mechanical quantity
US20070134821A1 (en) * 2004-11-22 2007-06-14 Randhir Thakur Cluster tool for advanced front-end processing

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11304729A (ja) * 1998-04-24 1999-11-05 Sony Corp X線測定方法及びx線測定装置
JP2003229361A (ja) * 2002-01-31 2003-08-15 Sharp Corp 半導体基板の製造方法
JP2003229360A (ja) * 2002-01-31 2003-08-15 Sharp Corp 半導体基板の製造方法

Also Published As

Publication number Publication date
US20070166845A1 (en) 2007-07-19
EP1705705B1 (en) 2009-12-23
US7521265B2 (en) 2009-04-21
WO2005069374A1 (ja) 2005-07-28
JP2005203583A (ja) 2005-07-28
EP1705705A1 (en) 2006-09-27
EP1705705A4 (en) 2007-01-10
DE602005018439D1 (de) 2010-02-04

Similar Documents

Publication Publication Date Title
US7521265B2 (en) Method for measuring an amount of strain of a bonded strained wafer
KR101846299B1 (ko) 반도체 기판의 제조 방법
CN108702141A (zh) 复合基板及复合基板的制造方法
Via et al. New approaches and understandings in the growth of cubic silicon carbide
WO2009052475A9 (en) Method of generating x-ray diffraction data for integral detection of twin defects in super-hetero-epitaxial materials
KR20130023207A (ko) 실리콘 에피텍셜 웨이퍼 및 그 제조방법, 그리고 접합 soi 웨이퍼 및 그 제조방법
CN103262231A (zh) 具有强化层的玻璃上半导体基材及其制备方法
EP2741313B1 (en) Method for calculating warping of bonded soi wafer and method for manufacturing bonded soi wafer
Myronov et al. High quality strained Ge epilayers on a Si0. 2Ge0. 8/Ge/Si (100) global strain-tuning platform
CN101201330B (zh) 绝缘体上应变硅异质结的无损检测方法
Zaumseil et al. X-ray characterization of Ge epitaxially grown on nanostructured Si (001) wafers
EP2172963A1 (en) Method for measuring rotation angle of bonded wafer
Schulze et al. Observation and understanding of anisotropic strain relaxation in selectively grown SiGe fin structures
JP3753382B2 (ja) 薄いSi/SiGe二重層において結晶欠陥を測定する方法
Schreck et al. 1.4 Heteroepitaxy of diamond on Ir/metal-oxide/Si substrates
Yamamoto et al. Selective lateral germanium growth for local GeOI fabrication
Dobbie et al. Thermal stability of thin compressively strained ge surface channels grown on relaxed si0. 2ge0. 8 reverse-graded buffers
Serre et al. β-SiC on SiO2 formed by ion implantation and bonding for micromechanics applications
Zaumseil et al. A complex x-ray structure characterization of Ge thin film heterostructures integrated on Si (001) by aspect ratio trapping and epitaxial lateral overgrowth selective chemical vapor deposition techniques
Yousif et al. Direct assessment of relaxation and defect propagation in different as-grown and in situ post-growth annealed thin Ge/Si and step-graded Si1− xGex/Si buffer layers
US20120305940A1 (en) Defect Free Si:C Epitaxial Growth
Girard et al. Scanning x-ray microscopy imaging of strain relaxation and fluctuations in thin patterned SiGe-on-insulator nanostructures
Pramanik et al. Production, Characterization and Application of Silicon-on-sapphire Wafers
Sawano et al. Anisotropic Strain Introduction into Si/Ge Hetero Structures
TW201436207A (zh) 鍺鰭式場效電晶體結構

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100413

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100426

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4507604

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140514

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees