JP3753382B2 - 薄いSi/SiGe二重層において結晶欠陥を測定する方法 - Google Patents

薄いSi/SiGe二重層において結晶欠陥を測定する方法 Download PDF

Info

Publication number
JP3753382B2
JP3753382B2 JP2004256067A JP2004256067A JP3753382B2 JP 3753382 B2 JP3753382 B2 JP 3753382B2 JP 2004256067 A JP2004256067 A JP 2004256067A JP 2004256067 A JP2004256067 A JP 2004256067A JP 3753382 B2 JP3753382 B2 JP 3753382B2
Authority
JP
Japan
Prior art keywords
defect
sige
etching
layer
etchant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004256067A
Other languages
English (en)
Other versions
JP2005079602A (ja
Inventor
スティーブン・ダブリュ・ベデル
キース・イー・フォーゲル
デヴェンドラ・ケイ・セダナ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2005079602A publication Critical patent/JP2005079602A/ja
Application granted granted Critical
Publication of JP3753382B2 publication Critical patent/JP3753382B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/95Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501Semiconductor wafers
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N2021/8461Investigating impurities in semiconductor, e.g. Silicon
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/95Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501Semiconductor wafers
    • G01N21/9505Wafer internal defects, e.g. microcracks

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Weting (AREA)
  • Sampling And Sample Adjustment (AREA)

Description

本発明は、半導体デバイス製造に関し、更に具体的には、SiGe合金層上に形成されたSi層において結晶欠陥(crystal defects)を明らかにする方法に関する。本明細書中に記載する方法は、バルクSi基板および絶縁体上シリコン(SOI:silicon-on-insulator)系の基板の上に形成されたSi/SiGe二重層(Si/SiGe bilayer)に適用可能である。本発明の方法は、緩和SiGe層(relaxed SiGe layer)上に成長させた歪みSi層(strained Si layer)および他のいずれかのSi/SiGe膜系における欠陥密度を測定するために使用可能である。
高品質Si/SiGe二重層の開発および評価のために重要なツールは、層内の欠陥の密度を求める信頼性の高い方法である。「Si/SiGe二重層」という用語は、本出願全体を通して、SiGe層の上に配置されたSi層を有する構造を説明するために用いる。特に、緩和SiGe層上の薄い歪みSi層内の結晶欠陥密度を正確に求めることは、歪みSi材料の開発および既存の歪みSi材料の評価の双方の点で重要である。結晶欠陥の密度を定量化するために用いられる現在の方法には、例えば、電子顕微鏡検査(electron microscopy)および化学エッチング(chemical etching)が含まれる。
電子顕微鏡検査を用いて、欠陥の密度(および特性)を信頼性高く測定することができる。表面透過型電子顕微鏡検査(PV−TEM:plan-view transmission electron microscopy)を用いて、平方センチメートル当たり約106から105の欠陥の欠陥密度を測定することができる。しかしながら、撮像領域が小さいため、この技法を用いてもっと小さい欠陥密度を信頼性高く測定することはできない。PV−TEM分析の他の抑制要素は、サンプルの準備に長時間がかかり面倒であること、高価な電子顕微鏡検査機器およびツールを動作させる有資格職員が必要なことである。
化学欠陥エッチングでは、欠陥の無い領域に比べて結晶欠陥においてまたはその近傍で高いエッチングレートを有するエッチング液によって、結晶の表面を連続的に除去する。この結果、表面の段差またはエッチ・ピット(etch pit)が生じ、これを顕微鏡のもとで調べて欠陥密度を求めることができる。この従来技術の方法は、(1)欠陥のある領域対欠陥の無い領域のエッチングレートの差、および(2)顕微鏡のもとで観察するために充分なコントラストの表面段差を生成するのに充分な材料を除去すること、に依存する。エッチングレートの差が大きければ、同じ表面コントラストを得るために除去する材料を少なくすることができるという点で、上述の項目(1)および(2)は関連がある。
絶縁体上シリコン(SOI)を評価するために用いられるある従来技術の化学欠陥エッチング方法は、希釈したセコ(Secco)(F.Secco d’Aragona,J.Electrochem. Soc. vol.119 no.7 1972年948ページ)欠陥エッチング液を用いるものである。セコエッチング液は、二クロム酸カリウム、フッ化水素(HF:hydrofluoric)酸、および蒸留水の混合物である。欠陥エッチング液を用いて、SOI層を数百オングストロームの厚さ(500Åまたはそれ以上)まで薄くし、埋め込み酸化物層に届く表面ピットを生成する。続いてフッ化水素酸に浸すと、SOI層は無傷のままであるが、エッチ・ピットを通って、その領域における埋め込み酸化物が積極的に浸食される。結果として得られる方法では、顕微鏡によって見えるのに充分なほど埋め込み酸化物をアンダーカット(undercut)することによって、エッチ・ピットを「デコレートする(decorate)」。
SiGe系材料の化学欠陥エッチングに伴う問題は、セコ、Shimmel(D.G.Shimmel, J.Electrochem. Soc. vol.126 no.3 1979年479ページ)等のほとんどの利用可能なエッチャントでは、欠陥エッチング選択性(欠陥エッチングレート対材料エッチングレート)が極めて低いことである。ほとんどの酸化に基づくエッチング液は、Siよりもはるかに速くSiGeをエッチングし、エッチングレートはGe含有量が増えるにつれて上昇する。SiGe内のこの欠陥選択性の低さのため、従来技術の欠陥エッチング技法は、特に極めて薄いSiGe層の場合(約100nm以下)、信頼性が低い。
電子顕微鏡検査を用いた従来技術の技法に関連する問題点、または、Si/SiGe二重層において欠陥密度を求めるための信頼性の高い化学エッチング技法が存在しないことに鑑み、Si/SiGe二重層における結晶欠陥を検出するための新規および改良された方法の提供が望まれている。
本発明は、SiGe合金層上に形成されたSi層における結晶欠陥を検出するための方法に関する。本発明の方法は、最初に、Siにおいて高い欠陥選択性を有する欠陥エッチング液を用いる。Siを、下に位置するSiGe層に接触する欠陥ピットの形成を可能とする厚さまでエッチングする。次いで、欠陥エッチング液と同じかまたは異なるものとすることができる第2のエッチング液を用いて、欠陥ピットの下のSiGe層を浸食する一方で、上に位置するSi層を無傷のままとする。いくつかの実施形態では、第1の欠陥エッチング液自体は、SiGeデコレーション(decoration)と同時に作用することができる。本発明の方法を用いて、任意の大きさの結晶欠陥密度を量的にかつ正確に測定することができる。
本発明の方法を用いて、緩和SiGe層の上に成長させた歪みSi層および他のいずれかのSi/SiGe膜系における結晶欠陥を測定することができる。Si/SiGe二重層は、Si基板(もしくはウエハ)または絶縁体上シリコン(SOI)系の基板の上に配置することができる。この方法を用いて、Si層が約100nm以下の厚さを有する歪み層であり、SiGe層が約10000nm以下の厚さを有する緩和層であるSi/SiGe二重層における結晶欠陥を測定することができる。本発明の方法は、上述の範囲以外の他の厚さ範囲でも機能する。
広義には、本発明は、SiGe層の上に配置したSi層において結晶欠陥を検出する、すなわち明らかにする方法を提供し、これは、
SiGe合金層上に配置したSi層を含む構造に、Siにおいて欠陥選択性のある欠陥エッチング液による第1のエッチングを行って、SiGe合金層に接触するSi層内の少なくとも1つのピット欠陥を形成するステップと、
少なくとも1つのピット欠陥を含む構造に、第1のエッチングと同じかまたは異なるエッチング液による第2のエッチングを行い、該第2のエッチングによって少なくとも1つのピット欠陥の下のSiGe層をアンダーカットするようにするステップと、
を備える。
本発明によれば、第1のエッチングステップでは、Siにおける転位および積層欠陥等の欠陥を極めて迅速にエッチングするが、欠陥の無いSiはそれよりゆっくりとエッチングする欠陥エッチング液を用いる。
第2のエッチングステップで、第1エッチングステップで用いたのと同じエッチング液を用いる実施形態では、SiGe層は迅速に浸食され、アンダーカットが発生する。本発明のこの実施形態を、「自己デコレーション(self-decorating)」と呼ぶことができる。なぜなら、Si層におけるピット欠陥の形成に用いたエッチング液を、SiGe層のアンダーカットにも用いるからである。
本発明の別の実施形態では、第2のエッチングステップは、Si層におけるピット欠陥の形成に用いた欠陥エッチング液とは異なるエッチング液を用いて行う。本発明のこの実施形態では、Siよりも速くSiGeをエッチングするエッチング液を用いる。すなわち、本発明のこの実施形態では、Siに対して極めて選択性の高いエッチング液を用いる。
第1および第2のエッチングステップを実行した後、エッチングした構造を光学顕微鏡(optical microscope)のもとで走査して、欠陥ピットがアンダーカットされた領域(複数の領域)を識別する。次いで、所与の領域内でアンダーカットしたエッチ・ピットの数を求め、これらのアンダーカット欠陥の数を分析領域の面積(単位は平方センチメートル)で除算したものとして、欠陥密度を記録する。
ここで、Si/SiGe二重層における結晶欠陥を検出するための方法を提供する本発明を、本出願に添付する図面を参照して更に詳細に説明する。図面において、同様のおよび対応する要素は同様の参照番号によって示す。
最初に、本出願の図1に示す初期構造を参照する。初期構造10は、SiGe層14の上に配置された少なくとも1つのSi層16を含む。また、初期構造10は、SiGe層14の下に配置された基板12も含む。基板12は、バルクSi基板または他のいずれかの半導体基板、ならびに、絶縁体上シリコン(SOI)基板の埋め込み絶縁領域および下半導体層を含み、SiGe層の形成にはSOI基板の最上SOI層を用いることができる。
図1に示す初期構造10は、当業者に周知の方法を用いて形成する。例えば、初期構造10は、最初に基板12上にSiGe層14を成長させ、次いでSiGe層14上にSi層16を成長させることによって形成可能である。かかる実施形態において、SiGe層14は、例えば、低圧化学蒸着(LCVD:low-pressure chemical vapor deposition)、超高真空化学蒸着(UHVCVD:ultra-high vacuum chemical vapor deposition)、大気圧化学蒸着(APCVD:atmospheric pressure chemicalvapor deposition)、分子ビームエピタキシ(MBE:molecular beam epitaxy)、またはプラズマエンハンス化学蒸着(PECVD:plasma-enhanced chemical vapor deposition)を含むエピタキシャル成長方法を用いて成長させることができる。
SiGe層14の厚さは、これを形成する際に用いるエピタキシャル成長法によって異なる場合がある。しかしながら、典型的に、SiGe層14は、約10から約10000nmの厚さを有し、約10から約5000nmの厚さが更に好適である。SiGe層14は、非緩和層とすることができ、または、SiGe層14が厚い場合(約1から約10マイクロメートル)、SiGe層は緩和層とすることができる。
SiGe合金層14は、99.99原子パーセントまでのGeから成るSiGe材料を含む。好ましくは、本発明のSiGe合金層は、約5から約99.9原子パーセントのGe含有量を有し、約10から約50原子パーセントのGe含有量が更に好適である。
Si層16は、従来のエピタキシャル成長法を用いてSiGe層14の上に形成し、シランまたはジクロロシラン等のSi含有ガスを、Siを成長させるためのソースとして用いる。エピタキシャルSi層すなわち層16の厚さは任意だが、典型的に、Si層16は約1から約100nmの厚さを有し、約1から約50nmの厚さがいっそう好適である。SiGe合金層が緩和層である例では、Si層16は引っ張り歪み(tensile strained)層である。
また、図1に示す構造は、例えば、2002年1月23日に出願された「Method of Creating High-Quality Relaxed SiGe-on-Insulator forStrained Si CMOS Applications」と題する同時係属中および譲渡された米国特許出願第10/055,138号、2002年7月16日に出願された「Use of Hydrogen Implantation to Improve Material Properties ofSilicon-Germanium - On- Insulator Material Made by Thermal Diffusion」と題する同時係属中および譲渡された米国特許出願第10/196,611号、2003年5月30日に出願された「High-Quality SGOI By Oxidation Near The Alloy Melting Temperature」と題する同時係属中および譲渡された米国特許出願第10/448,948号に開示された方法を用いて形成することができる。これらの出願において、SOI基板の埋め込み絶縁体層上に緩和SiGe層を形成する際に熱混合ステップを用いることに留意すべきである。
上述の具体的な方法に加えて、図1に示す初期構造は、Si/SiGe二重層構造を形成することができる他のいずれかの方法を用いて形成可能である。上述のように、Si層は歪み有りまたは歪み無しとすることができ、SiGe層は緩和または非緩和とすることができる。歪みSi/緩和SiGe二重層は、高チャネル電子移動度を達成することができるヘテロ構造(heterostructure)である。
次いで、Si/SiGe二重層を含む構造に、第1エッチングステップを行う。本発明において用いられる第1エッチングステップは、Siにおいて極めて高い欠陥選択性を有する欠陥エッチング液の使用を含む。本発明において用いる欠陥エッチング液は、典型的に、酸化剤およびHF酸等の酸化物エッチング液を含む。本発明において使用可能な欠陥エッチャントの実例には、任意選択的に水で希釈してエッチングレートを制御することができる、HFを2部および二クロム酸カリウム溶液(0.15M)を1部の混合液(セコ)、または、任意選択的に水で希釈される、HFを2部および三酸化クロム(1M)を1部の混合液(Shimmel)、または、欠陥の無いSiよりも高いレートで欠陥のある結晶Si領域をエッチングするその他のいかなる化学混合物を含むが、これらに限定されない。
上述の様々な欠陥エッチング液のうち、同量の水で希釈した2:1のHF:二クロム酸カリウム(0.15M)溶液が極めて好適である。典型的に、6部の脱イオン水を用いる。本発明のこのステップにおいて用いる欠陥エッチング液は、欠陥の無いSiよりもはるかに速いレートで転位および積層欠陥の欠陥をエッチングする。
本発明によれば、第1のエッチングステップは、室温または室温よりわずかに高い温度(30℃以下)で、約10から約100秒の間、行う。この時間は、Siの厚さおよび欠陥エッチング液のエッチングレートの関数であり、従って、先に与えた範囲からいくぶん変動する場合がある。
本発明の第1のエッチングステップを実行した後に結果として形成された構造を、例えば図2に示す。図2において、サンプルは、希釈した2:1のHF−二クロム酸カリウム溶液を用いて線形の「くさび形」プロファイルにエッチングしたことに留意すべきである。
図2に示すように、本発明の第1のエッチングステップは、Si層16に複数の欠陥ピット18を形成する。Si層16の厚さに応じて、欠陥ピット18の一部は、SiGe層14まで延在する。このため、ピット欠陥18の一部は、下にあるSiGe層14に接触する。
ここで、第2のエッチングステップを実行し、SiGe層14に接触する欠陥ピット18の下のSiGe層14にアンダーカットを設ける。第2のエッチングステップを実行した後に結果として得られる構造を、例えば図3に示す。この図において、参照番号22はアンダーカット領域を示す。
第2のエッチングステップは、第1のエッチングステップにおいて用いたのと同じエッチング液を用いる「自己デコレーション」ステップを含むことができる。ピット欠陥における欠陥エッチング液が下にあるSiGeに達すると、SiGeは迅速に浸食され、アンダーカットが発生する。本発明のこの実施形態は、Si層が厚い(150Åより大きい)場合に特に有用である。
もっと薄いSi層(約150Å以下)では、代替的な手法を用いて、SiGe層に接触するピット欠陥の下のSiGe層にアンダーカットを設ける。本発明のこの第2の実施形態では、先に用いた欠陥エッチング液とは異なる化学エッチング液を用いてアンダーカットを設ける。具体的には、本発明の第2の実施形態に用いられるエッチング液は、Siよりも速いレートでSiGeをエッチングするいずれかのエッチング液である。
本発明の第2の実施形態において使用可能なエッチング液の実例は、HF/H22/酢酸(HHA)混合物(比はそれぞれ1:2:3)、または100:1の硝酸:HF混合物を含むが、これらに限定されない。上述の様々なエッチング液のうち、HHA混合物を用いることが特に好ましい。なぜなら、このエッチング液におけるSiGeのエッチングレートはSiよりも数桁大きいが、シリコンの絶対エッチングレートは極めて低い(<1Å/分)からである。これによって、HHA混合物をデコレーションエッチングとして使用可能であり、Siは無傷のままであるが、露出したSiGeは積極的にアンダーカットされる。
本発明によれば、第2のエッチングステップは、室温または室温よりわずかに高い温度(30℃以下)で、約1から約1000秒の間、行う。この時間は、本発明のこのステップにおいて用いるエッチング液のエッチングレートの関数である。
いくつかの例では、第1および第2のエッチングステップの間に、水洗ステップおよび任意選択的な乾燥ステップを実行可能である。水洗ステップを用いる場合、水洗溶液は、通常、蒸留水または脱イオン水である。本発明において使用可能な他のタイプの水洗溶液は、ヘキサンまたはヘプタン等のアルカン、ケトンまたはアルコールを含むが、これらには限定されない。乾燥は、空気、不活性雰囲気、オーブン、または真空中で実行可能である。
上述の2つの実施形態のいずれにおいても、最適なSiの厚さで精密にエッチングプロセスを停止することは、実際には難しい。ここで使用可能な、最適にエッチングされたSiの厚さを有する領域を確実に得るエッチングの1つの方法は、「傾斜エッチング(graded etch)」を行うことである。具体的には、エッチング対象の構造を、最初に、欠陥エッチング液を含むエッチング液槽にゆっくりとある速度で浸水させ、結果として、サンプルの下部においてSiが完全に(SiGeまで)エッチングされ、一方、上部には完全なSi厚さが残るようにする。
図2および3に示す構造は、傾斜法を用いてエッチングされている。このため、最初に浸水させた構造の部分を構造の「下部」と呼ぶことができ、最後に浸水させた他の部分を構造の「上部」と呼ぶことができる。「上部」および「下部」という用語は、構造のどの端部が最初にエッチング液槽の中に浸水されたかに関連する。この傾斜エッチング法を用いることによって、上のSiの厚さは、構造の上部から下部までほぼ線形に小さくなる。サンプルをエッチング溶液に浸水させることは、手作業で(手で)、または、傾斜プロファイルの制御性を向上させるために自動化装置を用いて実行することができる。
次いで、図3に示すエッチングされた構造を、光学顕微鏡(または原子間力顕微鏡(atomic force microscope))の下で走査して、欠陥ピットがアンダーカットされている領域(または複数の領域)を識別する。次いで、所与の領域内でアンダーカットされたエッチングピットの数を求めて、これらのアンダーカット欠陥の数を分析領域の面積(単位は平方センチメートル)で除算したものとして、欠陥密度を記録する。
図4は、本発明の方法を用いて欠陥エッチングを行った後の、150ÅのSi/350ÅのSiGe/1400ÅのSiO2/Si基板構造の実際の光学顕微鏡写真(ノマルスキー(Nomarski)コントラスト)である。画像幅は86μmである。画像は、エッチングピットの輪郭および積層欠陥等の平面欠陥を明確に示す。画像は、傾斜エッチングプロファイルのSi/SiGe界面に近い領域において撮影した。
本発明を、その好適な実施形態に関連付けて具体的に示し説明してきたが、本発明の範囲および精神から逸脱することなく、形態および詳細において前述のおよび他の変更を行い得ることは、当業者には理解されよう。従って、本発明は、説明し例示した正確な形態および詳細に限定されるのではなく、特許請求の範囲内に包含されることが意図されるものである。
本発明において使用可能な初期構造を示す図表現である。 図1に示す初期構造において結晶欠陥密度を求めるための本発明の第1のステップを示す図表現である。 図2に示す構造から結晶欠陥密度を求めるための本発明の第2のステップを示す図表現である。 本発明の方法を用いた欠陥エッチングの後の、150ÅのSi/350ÅのSiGe/1400ÅのSiO2/Si基板構造の実際の光学顕微鏡写真(ノマルスキーコントラスト)である。画像幅は86μmである。

Claims (10)

  1. Si/SiGe二重層構造において結晶欠陥を検出する方法であって、
    SiGe合金層上に配置したSi層を含む構造に、Siにおいて欠陥選択性のある欠陥エッチング液による第1のエッチングを行って、前記Si層内に、前記SiGe合金層に達するピット欠陥を形成するステップと、
    前記ピット欠陥を含む前記構造に、前記第1のエッチングと同じかまたは異なるエッチング液による第2のエッチングを行って、前記ピット欠陥の下の前記SiGe層をアンダーカットするステップと、
    を備える方法。
  2. 前記SiGe合金層は99.99原子パーセントまでのGeを含む、請求項1に記載の方法。
  3. 前記欠陥エッチング液は、HFおよび二クロム酸カリウムの混合物、HF、二クロム酸カリウム、および蒸留水の混合物、HFおよび三酸化クロムの混合物、または、HF、三酸化クロム、および蒸留水の混合物を含む、請求項1に記載の方法。
  4. 前記欠陥エッチング液は、HFを2部、0.15M二クロム酸カリウムを1部および脱イオン水を6部含む、請求項1に記載の方法。
  5. 前記第2のエッチングは、前記第1のエッチングと同じエッチング液を用いる、請求項1ないし4のいずれかに記載の方法。
  6. 前記第2のエッチングは前記欠陥エッチング液とは異なるエッチング液を用いて行われ、前記異なるエッチング液はSiよりも速い速度でSiGeをエッチングする、請求項1ないし4のいずれかに記載の方法。
  7. 前記異なるエッチング液はHF、H22および酢酸の混合物、または、硝酸およびHFの混合物を含む、請求項6に記載の方法。
  8. 前記異なるエッチング液は、HFを1部、H22を2部および酢酸を3部含む、請求項6に記載の方法。
  9. 前記第1のエッチングは、傾斜エッチングプロセスを用いて行われる、請求項1に記載の方法。
  10. Si/SiGe二重層構造において結晶欠陥密度を測定する方法であって、
    SiGe合金層上に配置したSi層を含む構造に、Siにおいて欠陥選択性のある欠陥エッチング液による第1のエッチングを行って、前記SiGe合金層に接触する前記Si層内の少なくとも1つのピット欠陥を形成するステップと、
    前記少なくとも1つのピット欠陥を含む前記構造に、前記第1のエッチングと同じかまたは異なるエッチング液による第2のエッチングを行い、該第2のエッチングによって前記少なくとも1つのピット欠陥の下の前記SiGe層をアンダーカットするようにするステップと、
    前記エッチングを行った構造を顕微鏡のもとで走査して前記少なくとも1つのピット欠陥がアンダーカットされた領域を識別し、欠陥密度に換算するため欠陥数を算出するステップと、
    を備える方法。
JP2004256067A 2003-09-03 2004-09-02 薄いSi/SiGe二重層において結晶欠陥を測定する方法 Expired - Fee Related JP3753382B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/654,231 US6803240B1 (en) 2003-09-03 2003-09-03 Method of measuring crystal defects in thin Si/SiGe bilayers

Publications (2)

Publication Number Publication Date
JP2005079602A JP2005079602A (ja) 2005-03-24
JP3753382B2 true JP3753382B2 (ja) 2006-03-08

Family

ID=33098460

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004256067A Expired - Fee Related JP3753382B2 (ja) 2003-09-03 2004-09-02 薄いSi/SiGe二重層において結晶欠陥を測定する方法

Country Status (5)

Country Link
US (1) US6803240B1 (ja)
JP (1) JP3753382B2 (ja)
KR (1) KR100588033B1 (ja)
CN (1) CN1258214C (ja)
TW (1) TWI309862B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4784391B2 (ja) * 2006-05-16 2011-10-05 株式会社Sumco ウェーハの欠陥検出方法
EP1926130A1 (en) * 2006-11-27 2008-05-28 S.O.I.TEC. Silicon on Insulator Technologies S.A. Method of improving the surface of a semiconductor substrate
US8236593B2 (en) * 2007-05-14 2012-08-07 Soitec Methods for improving the quality of epitaxially-grown semiconductor materials
CN100541726C (zh) * 2008-01-30 2009-09-16 中国科学院上海技术物理研究所 用于ⅱ-ⅵ族半导体材料位错显示的腐蚀剂及腐蚀方法
EP2226374B1 (en) * 2009-03-06 2012-05-16 S.O.I. TEC Silicon Etching composition, in particular for silicon materials, method for characterizing defects of such materials and process of treating such surfaces with etching composition
JP4758492B2 (ja) * 2009-03-24 2011-08-31 トヨタ自動車株式会社 単結晶の欠陥密度測定方法
US9136186B2 (en) * 2013-01-15 2015-09-15 Epistar Corporation Method and apparatus for making a semiconductor device
US9123634B2 (en) * 2013-01-15 2015-09-01 Epistar Corporation Method for making semiconductor device and semiconductor device made thereby
CN104599993B (zh) * 2014-12-31 2018-08-24 杭州士兰集成电路有限公司 一种检测硅衬底质量的方法
CN105047579B (zh) * 2015-07-29 2018-05-11 上海华力集成电路制造有限公司 检测嵌入式锗硅外延缺失缺陷的方法
CN111599707A (zh) * 2020-05-27 2020-08-28 广州粤芯半导体技术有限公司 钝化层微裂纹的检测方法
KR102255421B1 (ko) * 2020-08-11 2021-05-24 충남대학교산학협력단 단결정 산화갈륨의 결함 평가방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19749962C2 (de) * 1997-11-04 2002-05-16 Inst Halbleiterphysik Gmbh Verfahren zur quantitativen Bestimmung der Misfitversetzungsdichte in Silizium-Germanium-Heterobipolartransistor- Schichtstapeln und Ätzlösung dafür
US7227176B2 (en) * 1998-04-10 2007-06-05 Massachusetts Institute Of Technology Etch stop layer system
US6391662B1 (en) * 1999-09-23 2002-05-21 Memc Electronic Materials, Inc. Process for detecting agglomerated intrinsic point defects by metal decoration
JP2004519090A (ja) * 2000-08-07 2004-06-24 アンバーウェーブ システムズ コーポレイション 歪み表面チャネル及び歪み埋め込みチャネルmosfet素子のゲート技術
US6541356B2 (en) * 2001-05-21 2003-04-01 International Business Machines Corporation Ultimate SIMOX
US20030227057A1 (en) * 2002-06-07 2003-12-11 Lochtefeld Anthony J. Strained-semiconductor-on-insulator device structures

Also Published As

Publication number Publication date
CN1601274A (zh) 2005-03-30
KR100588033B1 (ko) 2006-06-09
TWI309862B (en) 2009-05-11
US6803240B1 (en) 2004-10-12
CN1258214C (zh) 2006-05-31
TW200529310A (en) 2005-09-01
JP2005079602A (ja) 2005-03-24
KR20050025260A (ko) 2005-03-14

Similar Documents

Publication Publication Date Title
US7413964B2 (en) Method of revealing crystalline defects in a bulk substrate
JP5976013B2 (ja) Soi構造体のデバイス層中の金属含有量の減少方法、およびこのような方法により製造されるsoi構造体
JP3753382B2 (ja) 薄いSi/SiGe二重層において結晶欠陥を測定する方法
US10049916B2 (en) Method of manufacturing a germanium-on-insulator substrate
KR101972286B1 (ko) Soi 구조체 및 웨이퍼 내 미접합 영역의 폭을 줄이는 방법 및 그러한 방법에 의해 생성된 soi 구조체
JP2014508405A5 (ja)
JP2007123875A (ja) 多孔質層を用いてゲルマニウム・オン・インシュレータ半導体構造を形成するための方法及びこれらの方法によって形成される半導体構造
KR20020031412A (ko) 마이크로 전자 부품용 기판 처리 방법 및 이 방법에 의해얻어진 기판
JP2008525998A5 (ja)
KR20100033414A (ko) 접합 웨이퍼의 제조 방법
KR20190048278A (ko) 실리콘 웨이퍼의 산화물층의 두께 예측 방법
EP1548822A1 (en) Method for manufacturing soi wafer
US6387716B1 (en) Semiconductor processing methods and semiconductor defect detection methods
WO2001048810A1 (fr) Dispositif d'inspection des defauts de cristal d'une plaquette de silicium et procede de detection des defauts de cristal de cette plaquette
Vanamu et al. Heteroepitaxial growth on microscale patterned silicon structures
US20120299156A1 (en) Wafer processing method
US8003550B2 (en) Method for revealing emergent dislocations in a germanium-base crystalline element
US20240105523A1 (en) Method for testing the stress robustness of a semiconductor substrate
EP1968102B1 (en) Method of evaluation of bonded wafer
JP2002270801A (ja) 半導体基板の製造方法及び半導体基板
Mooney et al. Strained Si-on-Insulator Fabricated from Elastically-Relaxed Si/SiGe Structures
Feijóo et al. BE-SOI WITH ETCH STOP LAYERS GROWN BY RTCVD
Abbadie et al. SOI and Other Semiconductor-On-Insulator Substrates Characterization
Bedell et al. Characterization of ultra thin soi and ssoi substrates: Defect and strain analysis
Lamedica et al. X-ray diffractometry of Si epilayers grown on porous silicon

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051209

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081222

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091222

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091222

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101222

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101222

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111222

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111222

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121222

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121222

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131222

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees