JP2006270000A - 歪Ｓｉ−ＳＯＩ基板の製造方法および該方法により製造された歪Ｓｉ−ＳＯＩ基板 - Google Patents

歪Ｓｉ−ＳＯＩ基板の製造方法および該方法により製造された歪Ｓｉ−ＳＯＩ基板 Download PDF

Info

Publication number
JP2006270000A
JP2006270000A JP2005090084A JP2005090084A JP2006270000A JP 2006270000 A JP2006270000 A JP 2006270000A JP 2005090084 A JP2005090084 A JP 2005090084A JP 2005090084 A JP2005090084 A JP 2005090084A JP 2006270000 A JP2006270000 A JP 2006270000A
Authority
JP
Japan
Prior art keywords
layer
strained
heat treatment
soi substrate
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005090084A
Other languages
English (en)
Inventor
Masaharu Ninomiya
正晴 二宮
Koji Matsumoto
光二 松本
Masahiko Nakamae
正彦 中前
Masanobu Miyao
正信 宮尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Kyushu University NUC
Original Assignee
Sumco Corp
Kyushu University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp, Kyushu University NUC filed Critical Sumco Corp
Priority to JP2005090084A priority Critical patent/JP2006270000A/ja
Priority to EP06005989A priority patent/EP1705698A3/en
Priority to US11/388,538 priority patent/US20060214257A1/en
Priority to KR1020060026560A priority patent/KR100783984B1/ko
Publication of JP2006270000A publication Critical patent/JP2006270000A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium

Abstract

【課題】 表面が平坦で欠陥が少ない歪Ｓｉ−ＳＯＩ基板およびその製造方法を提供する。
【解決手段】 Ｓｉ層１３と埋め込み酸化膜１２とを有するＳＯＩ基板１０に、ＳｉＧｅ混晶層１４を成長する工程と、ＳｉＧｅ混晶層１４の表面に保護膜１５，１６を形成する工程と、Ｓｉ層１３と埋め込み酸化膜１２界面近傍に軽元素をイオン注入する工程と、４００〜１０００℃での熱処理を行う第１熱処理工程と、１０５０℃以上で酸化雰囲気の熱処理を行う第２熱処理工程と、１０５０℃以上で不活性雰囲気の熱処理をおこなう第３熱処理工程と、表面のＳｉ酸化膜１８を除去する工程と、歪Ｓｉ層１９を形成する工程と、を有する。
【選択図】 図２

Description

本発明は、性能半導体装置用の歪Ｓｉ−ＳＯＩ（Ｓｉｌｉｃｏｎ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ）基板の製造方法及びこの方法により製造された歪Ｓｉ−ＳＯＩ基板であり、酸化膜上に緩和ＳｉＧｅ層と歪Ｓｉ層を有するＳＯＩウエーハの高品質化即ち、粗さが小さく欠陥が少ない歪Ｓｉ−ＳＯＩ基板に用いて好適な技術に関する。
シリコンＭＯＳデバイスは、スケーリング則に従った微細化や動作電圧の低減を行う事により、高速化と低消費電力化を両立してきた。
しかし、ゲート長が１００ｎｍ以下の領域となると、上記の両立が困難となりつつある。
この為に、ＳＯＩ基板及び歪シリコンの導入が検討され、特にＳＯＩ基板上に歪シリコンを導入した基板が究極の基板と考えられ、研究が進められている。
第１の方法としてＳＯＩ基板とＳｉＧｅエピ技術との組み合わせが提供されている。
例えば、特許文献１には、ＳＯＩ基板上にＳｉＧｅエピタキシャル層を形成してＳｉＧｅ層の歪緩和を起こし、その上にＳｉエピタキシャル層を形成して歪Ｓｉとする方法である。
第２の方法として酸素イオン注入分離法（ＳＩＭＯＸ）により埋め込み酸化膜上に歪緩和ＳｉＧｅ層を形成する方法が特許文献２に提供されている。
第３の方法としてＳＯＩ基板上にＳｉＧｅ膜を形成し、その後に酸化雰囲気の熱処理によりＧｅを下方拡散させつつ薄膜濃縮化させて歪緩和を行う方法が、特許文献３にて提供されている。
第４の方法としてＳＯＩ基板上にＳｉＧｅ膜を形成し、熱処理にてＳｉＧｅ層を溶融し、その後にＧｅを拡散させつつＳｉＧｅ層を固化させる事により歪緩和を行う方法が、特許文献４にて提供されている。
第５の方法として、Ｓｉ−ＳＯＩ基板の形成方法が特許文献５にて提供されている。
第６の方法として、 非特許文献１に貼りあわせ法による埋め込み酸化膜上に歪Ｓｉのみ存在する歪Ｓｉ−ＳＯＩ基板形成法が発表されている。
特開平７−１６９９２６号公報 特開平９−３２１３０７号公報 特開２０００−２４３９４６号公報 特開２０００−２４３９４６号公報 特願平１０−１１６４７３号公報 特開２００４−３６３１９８号公報 ２００２年国際固体素子・材料コンファレンス（ＩＳＳＤＭ２００２）（名古屋）予稿集 ９−１０頁
しかしながら、上記第１〜５の方法は、Ｓｉ基板上に形成された絶縁層上に緩和したＳｉＧｅ層を形成してその上に更に歪Ｓｉを形成する方法である。Ｇｅ組成比を一定の緩い傾斜で増加させたバッファ層を用いる場合等では、発生した転位のため、転位線の分布を反映したクロスハッチと呼ばれる格子状の段差を有する凹凸が発生してしまい、この凹凸はデバイス製造工程のフォトリソグラフィ工程で問題となるため、従来は、通常のＳｉ同様の研磨工程を用いて研磨が行われていたが、成膜されたＳｉＧｅ層は、貫通転位密度や表面ラフネスがデバイス及び製造プロセスとして要望されるレベルには及ばない状態であった。特に、上記クロスハッチは全面に均等な凹凸を生じるのではなく、およそ数μｍ周期で数十ｎｍの大きな凹凸を呈するものであり、このような凹凸は、通常のＳｉ同様の研磨では除去することができなかった。
一方、第６の方法は、Ｓｉ基板上に形成された絶縁層上に歪Ｓｉのみが形成されるけれども、貼り合わせ法により歪Ｓｉ−ＳＯＩ基板を作製するため、厚膜の歪Ｓｉ／ＳｉＧｅ層をエピタキシャル成長する必要があると同時に、貼り合わせ工程、剥離工程、薄膜化工程等が必要になり、製造コストを押上げる欠点を有する。
この問題を解決する方策として、本出願人は、Ｓｉ基板上にＳｉＧｅ層をエピタキシャル成長させた半導体基板の製造方法であって、前記Ｓｉ基板上にＳｉＧｅ層をエピタキシャル成長する成膜工程と、該成膜工程後に前記ＳｉＧｅ層上面を酸化させて酸化膜を形成する酸化膜形成工程と、該酸化膜形成工程後に前記酸化膜をエッチングにより除去する酸化膜除去工程とを有することを特徴とする半導体基板の製造方法を開示している（例えば、特許文献６ 参照。）。特許文献６に示される方法では、ＳＯＩ基板上に設定した濃度のＧｅを含むアモロファスＳｉＧｅ層とアモロファスシリコン薄膜とを順次形成した後に、ＳＯＩ基板のＢｏｘ酸化膜とＳｉ層との界面に水素をイオン注入し、酸化雰囲気下で所定の温度と時間で熱処理を１回以上行ない、その後アモルファスＳｉＧｅ層とアモルファスシリコン層を溶融させる熱処理をし、酸化膜を除去した後に歪シリコンを成膜するものである。
しかし、上記の技術においては、アモルファスＳｉＧｅ層とアモルファスシリコン層を溶融させ、さらに、酸化膜を除去しているため、作業時間がかかり、これを短縮したいという要求があった。そして、さらなる基板表面の粗さを改善することが求められており、また表面欠陥をより一層少なくすることが求められていた。
本発明は、上記の事情に鑑みてなされたもので、表面が平坦で欠陥が少ない歪Ｓｉ−ＳＯＩ基板を短い作業時間で提供することを目的とするものである。本発明の別の目的は、この方法により製造された歪Ｓｉ−ＳＯＩ基板を提供することにある。
本願発明者は、先に発表されているＳＯＩ基板上に形成したＳｉＧｅ層の歪緩和過程を種々調べた結果、次に示す手法によりＳＯＩ基板のシリコン酸化膜上に低欠陥で平坦な表面を有する歪緩和したＳｉＧｅ層と歪Ｓｉ層を得られる手法を見出した。
本発明の歪Ｓｉ−ＳＯＩ基板の製造方法は、５ｎｍ以上の厚さを有するＳｉ層と埋め込み酸化膜とを有するＳＯＩ基板に、ＳｉＧｅ混晶層を成長する工程と、
前記ＳｉＧｅ混晶層の表面に保護膜を形成する工程と、
前記Ｓｉ層と前記埋め込み酸化膜界面近傍に軽元素をイオン注入する工程と、
４００〜１０００℃で不活性雰囲気の熱処理を行う第１熱処理工程と、
１０５０℃以上で塩素を含む酸化雰囲気の熱処理を行う第２熱処理工程と、
表面のＳｉ酸化膜を除去する工程と、
歪Ｓｉ層を形成する工程と、
を有することにより上記課題を解決した。
本発明において、前記ＳｉＧｅ混晶層がエピタキシャル層であることがより好ましい。
本発明の前記保護膜が、Ｓｉ層である手段か、気相成長ＳｉＯ２ 膜である手段か、または、Ｓｉ層と気相成長ＳｉＯ２ 膜の多層膜である手段を採用することもできる。
また、本発明において、前記軽元素が水素、ヘリウム、フッ素、ネオンから選択されることが可能である。
本発明においては、前記第１熱処理工程が、４００〜６５０℃の温度領域でおこなう低温熱処理工程と、６５０〜１０００℃でおこなう高温熱処理工程とを有することが望ましい。
さらに、前記歪Ｓｉ層はエピタキシャル成長により形成されることが可能である。
また、前記第２熱処理工程においては、Ｇｅの拡散速度が常にＳｉ酸化膜成長速度を上回る条件を満たすことができる。
本発明の歪Ｓｉ−ＳＯＩ基板は、上記の製造方法により製造されたことにより上記課題を解決した。
本発明の歪Ｓｉ−ＳＯＩ基板の製造方法は、５ｎｍ以上の厚さを有するＳｉ層と埋め込み酸化膜とを有するＳＯＩ基板に、ＳｉＧｅ混晶層を成長する工程と、
前記ＳｉＧｅ混晶層の表面に保護膜を形成する工程と、
前記Ｓｉ層と前記埋め込み酸化膜界面近傍に軽元素をイオン注入する工程と、
４００〜１０００℃で不活性雰囲気の熱処理を行う第１熱処理工程と、
１０５０℃以上で塩素を含む酸化雰囲気の熱処理を行う第２熱処理工程と、
表面のＳｉ酸化膜を除去する工程と、
歪Ｓｉ層を形成する工程と、
を有することにより、ＳｉＧｅ混晶層を形成して、第１熱処理中にイオン注入した軽元素が、単結晶Ｓｉ層と埋め込み絶縁層との結合力を弱め、第２熱処理によりこのＳｉＧｅ混晶層からＳｉ層にＧｅが拡散してＳｉＧｅ層となるとともに、塩素を含む酸化雰囲気でＳｉＧｅ層のＳｉを酸化させて表面にＳｉ酸化層を形成しつつ、ＳｉＧｅ層中のＧｅ濃度を高めるとともにＳｉＧｅ層の膜厚を減少させ、かつ、イオン注入した軽元素が、ＳｉＧｅ層と埋め込み絶縁層との結合力を弱め、そして、表面のＳｉ酸化膜を除去した後、表面に歪Ｓｉ層を形成する。これにより、熱処理中に単結晶Ｓｉ層と埋め込み絶縁層との結合力を弱め、ＳｉＧｅ混晶層が歪緩和するのを容易にするので、低欠陥で平坦な表面を有する歪緩和したＳｉＧｅ層と歪Ｓｉ層を得ることができる。
また、塩素を含む酸化雰囲気で第２熱処理をおこなうことにより、歪Ｓｉ−ＳＯＩ基板表面における欠陥低減と、ＳｉＧｅ層における緩和率向上に有効である。さらに、前記第１熱処理工程が不活性雰囲気としておこなわれることで、単結晶Ｓｉ層と埋め込み酸化膜との界面に軽元素が集まり、単結晶Ｓｉ層と埋め込み酸化膜との結合力を弱めることができる。
本発明において、前記ＳｉＧｅ混晶層がエピタキシャル層であることにより、ＳｉＧｅ混晶層と歪Ｓｉ層１３との界面を平坦にし、欠陥を減らすことができる。
本発明の前記保護膜が、Ｓｉ層である手段か、気相成長ＳｉＯ２ 膜である手段か、または、Ｓｉ層と気相成長ＳｉＯ２ 膜の多層膜である手段を採用すること、つまり、保護膜をＳｉ層またはＳｉ層とＳｉＯ２ 膜の複合膜とすることにより、熱処理時にＳｉＧｅ混晶層表面からＧｅが飛散して失われるのを防止するとともにＳｉＧｅ混晶層の面荒れを防ぐ効果を奏することができる。
また、本発明において、前記軽元素が水素、ヘリウム、フッ素、ネオンから選択されることにより、これらのイオン注入した軽元素が後工程の熱処理中に単結晶Ｓｉ層と埋め込み絶縁層との結合力を弱め、ＳｉＧｅ混晶層が歪緩和するのを容易にするので、低欠陥で平坦な表面を有する歪緩和したＳｉＧｅ層と歪Ｓｉ層を得ることができる。
フッ素、ネオン、ヘリウム原子を打ち込む場合に、これらのイオンの注入量は、水素の原子量と打ち込む原子の比の逆数とすることができる。例えばヘリウムでは注入量は水素の４分の一でよい。
本発明においては、前記第１熱処理工程が、４００〜６５０℃の温度領域でおこなう低温熱処理工程と、６５０〜１０００℃でおこなう高温熱処理工程とを有することにより、ＳＯＩ基板の単結晶Ｓｉ層と埋め込み酸化膜界面付近に注入した水素、ヘリウム、フッ素、ネオンが、第１熱処理中に単結晶Ｓｉ層と埋め込み酸化膜との界面に集まりこれらの結合力を弱めることができ、このような２段階の熱処理をおこなうことにより、単結晶Ｓｉ層と埋め込み酸化膜との結合力を弱めて、後工程の第３熱処理でＳｉＧｅ層が歪緩和をし、ＳｉＧｅ層と歪Ｓｉ層の表面が低欠陥で平坦となることを容易にすることができる。
さらに、前記歪Ｓｉ層はエピタキシャル成長により形成されることより、ＳｉＧｅ層と歪Ｓｉ層との界面を平坦にし、欠陥を減らすことができる。
また、前記第２熱処理工程においては、Ｇｅの拡散速度が常にＳｉ酸化膜成長速度を上回る条件を満たすことにより、ＳＯＩ基板にあったＳｉ層へＳｉＧｅ層からＧｅが充分拡散することを妨げないとともに、同時に、Ｓｉを酸化してＳｉ酸化膜を効率よく成長させて、ＳｉＧｅ層におけるＧｅ濃縮と膜厚削減を短時間でおこない、作業効率を向上することができる。
本発明の歪Ｓｉ−ＳＯＩ基板は、上記の製造方法により製造されたことにより、歪Ｓｉ−ＳＯＩ基板は歪Ｓｉ層表面が平坦で欠陥が少なくできる。
本発明の歪Ｓｉ−ＳＯＩ基板の製造方法における代表的な形態は、ＳＯＩ基板の単結晶Ｓｉ層上に、ＳｉＧｅ（ＳｉＧｅ混晶層）層と、Ｓｉ層またはＳｉＯ２ 膜の少なくとも１つの層（保護層）を形成した後に、単結晶Ｓｉ層と埋め込み酸化膜との界面近傍に水素、ヘリウム、フッ素、ネオンなどのイオン注入する工程と、４００〜１０００℃の熱処理を行い、注入した水素イオンを単結晶Ｓｉ層と埋め込み酸化膜との界面近傍に集める工程（第１熱処理工程）と、１０５０℃以上の温度で酸化雰囲気で熱処理を行い当該単結晶Ｓｉ層にＧｅを拡散して当該ＳｉＧｅ層を形成しつつ表面から酸化膜を形成して当該ＳｉＧｅ層を薄膜化すると同時に当該ＳｉＧｅ層を緩和させＳｉＧｅ層と埋め込み酸化膜との界面で界面すべりを促進する工程（第２熱処理工程）と、その後に、酸化膜を除去した表面にＳｉ／ＳｉＧｅ層またはＳｉ層をエピタキシャル成長させて歪Ｓｉ層とすることを特長とするものである。
なお、熱処理温度は、いずれも、当該の固化したＳｉＧｅ層のＧｅ濃度に応じた固層線より低い温度に設定する。
本発明の要点は下記の通りである。
１． ＳＯＩ基板の単結晶Ｓｉ層と埋め込み酸化膜界面付近に注入した水素、ヘリウム、フッ素、ネオンは、４００〜１０００℃の第１熱処理中に単結晶Ｓｉ層と埋め込み酸化膜との界面に集まりこれらの結合力を弱め、次の１０５０℃以上の温度で酸化雰囲気下の第２熱処理でＳｉＧｅ層が歪緩和をするのを容易にする。
２． 次の１０５０℃以上の温度で塩素を含む酸化雰囲気の第２熱処理でＳｉＧｅ層が緩和するのを容易にする。熱処理温度は、ＳｉＧｅ層の固化温度より低い温度とする
３． １０５０℃以上の酸化雰囲気下でおこなう第２熱処理は、Ｇｅ原子の拡散速度が酸化膜成長速度を上回る条件でおこなうことが欠陥低減に有効である。
４． １０５０℃以上の温度で酸化雰囲気下で行う熱処理に於いて、塩素を含む酸化雰囲気でおこなうことが、欠陥低減と緩和率向上に有効である。
５． 表面に形成された酸化膜を除去し、Ｓｉ層をエピタキシャル成長させて歪Ｓｉ層とする方法である。
本発明によれば、歪Ｓｉ−ＳＯＩ基板の製造方法は、５ｎｍ以上１００ｎｍ未満の厚さを有するＳｉ層と埋め込み酸化膜とを有するＳＯＩ基板に、ＳｉＧｅ混晶層を成長する工程と、前記ＳｉＧｅ混晶層の表面に保護膜を形成する工程と、前記Ｓｉ層と前記埋め込み酸化膜界面近傍に軽元素をイオン注入する工程と、４００〜１０００℃で不活性雰囲気の熱処理を行う第１熱処理工程と、１０５０℃以上で塩素を含む酸化雰囲気の熱処理を行う第２熱処理工程と、表面に歪Ｓｉ層を形成する工程と、を有することにより、塩素を含む酸化雰囲気の熱処理によりＳｉＧｅ混晶層からＳｉ層にＧｅが拡散してＳｉＧｅ混晶層となる。同時にイオン注入した軽元素が後工程の熱処理中に単結晶Ｓｉ層と埋め込み絶縁層との結合力を弱め、ＳｉＧｅ混晶層が歪緩和するのを容易にするので、低欠陥で平坦な表面を有する歪緩和したＳｉＧｅ層と歪Ｓｉ層を得ることができるという効果を奏する。
以下、本発明に係る歪Ｓｉ−ＳＯＩ基板の製造方法の一実施形態を、図面に基づいて説明する。
図１は、本実施形態における歪Ｓｉ−ＳＯＩ基板の製造方法における工程を示す断面図であり、図２は、本実施形態における歪Ｓｉ−ＳＯＩ基板の製造方法を示す工程図であり、図において、符号１０はＳＯＩ基板である。
次に本発明の実施の形態を図面に基づいて説明する。
本発明の歪Ｓｉ−ＳＯＩ基板は次の方法により製造される。
まず、図１ （ ａ ） に示すように、Ｓｉ基板１１上に絶縁層（埋め込み酸化膜）１２およびこの絶縁層１２上に単結晶Ｓｉ層（Ｓｉ層）１３を有するＳＯＩ基板１０を用意する。このＳＯＩ基板１０としては、薄膜化される活性ウェーハと支持ウェーハを貼合わせて作製される貼り合わせＳＯＩ基板や、ウェーハ表面より酸素イオンを注入してウェーハ表面から所定の深さの領域に埋込み酸化膜層（Ｂｕｒｉｅｄ ＯＸｉｄｅ、ＢＯＸ層）を形成するＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ ｂｙ ＩＭｐｌａｎｔｅｄ ＯＸｙｇｅｎ）法によるＳＯＩ基板がある。ここで、貼り合わせＳＯＩ基板には、活性ウェーハ側を機械加工及び化学エッチング、気相エッチング等によりウェーハの薄膜化処理したものや、活性ウェーハの所定の深さの領域に水素イオンを注入し、この注入層を起点としてウェーハを面平行に分割するスマートカット法によるものや、或いは貼り合わせ後の分割面にあらかじめ多孔質のポリＳｉ層を形成しておくＥＬＴＲＡＮ法によるものがある。
ＳＯＩ基板１０のＳｉ層１３の厚さは５ｎｍ以上である。ＳＩＭＯＸ法によるＳＯＩ基板のＳｉ層の厚さは５〜１００ｎｍの範囲に設定され、貼り合わせ法によるＳＯＩ基板のＳｉ層の厚さは５〜５００ｎｍ又はそれ以上である。絶縁層１２としてはＳｉＯ２ 膜が例示される。
次いで、図２のステップＳ１として、図１（ｂ）に示すように、ＳＯＩ基板１０のＳｉ層１２上にＳｉＧｅ混晶層（ＳｉＧｅ層）１４を形成する。このＳｉＧｅ混晶層１４は、ＳＯＩ基板１０を分子線エピタキシ（以下、ＭＢＥという。）装置内に設置した後、シリコンとゲルマニウムを供給することにより、Ｓｉ層１２上にエピタキシャル層として形成される。ＳｉＧｅ混晶層は、ＭＢＥ法以外に、ＣＶＤ法により形成してもよい。
次に、図２のステップＳ２として、図１（ｃ）（ｄ）に示すように、ＳｉＧｅ混晶層１４上に保護膜を形成する。これは後の熱処理にて表面からＧ ｅ成分が蒸発することを避けるためである。
この保護膜は、図１（ｃ）に示すように、Ｓｉ層１５であるか、図１（ｄ）に示すように、ＳｉＯ２ 膜１６であるか、あるいは、図３に示すように、Ｓｉ層１５とこのＳｉ層１５上に形成されたＳｉＯ２ 膜１６とからなる複合膜であることができる。
保護膜が、図１（ｃ）に示すように、Ｓｉ層１５である場合、後述する熱処理を酸化性雰囲気で行うときに、酸化膜（ＳｉＯ２ 膜）１６を形成して、Ｇｅの飛散防止を図るとともにＳｉＧｅ混晶層表面の面荒れを防ぐ。また熱処理後のＳｉＧｅ混晶層のＧｅ濃度を設定するために使用する。
保護膜が、図１（ｄ）に示すように、ＳｉＯ２ 膜１６であるか、または、図３に示すように、Ｓｉ層１５とＳｉＯ２ 膜１６との複合膜である場合、後述する熱処理を不活性ガス雰囲気で行うときに、Ｇｅの飛散防止を図る。保護膜としてのＳｉ層１５またはＳｉＯ２ 膜１６あるいはこれらの複合膜は、気相成長法によりＳｉＧｅ層１４上に形成される。この気相成長法としては、ＭＢＥ法、ＵＨＶ−ＣＶＤ法（超高真空化学気相堆積法）、ＣＶＤ法等が例示される。ＭＢＥ法で保護膜を形成する場合には、ＳｉＧｅ混晶層１４を形成した後にゲルマンガスの供給を停止して、Ｓｉ層１５が形成される。このゲルマンガスの供給を停止してＳｉ層１５を形成した後、基板をＭＢＥ装置から取り出し、電気炉に入れて酸化性雰囲気中、９００℃以下の温度でこのＳｉ層１５の全部または一部を酸化してＳｉＯ２ 膜１６または複合膜を形成することもできる。
次に、図２のステップＳ３として、絶縁層１２とＳｉ層１３の界面Ａ又は界面Ａ近傍にイオン濃度のピークが位置するように水素、ヘリウムなどの軽元素のイオンを注入する。
ここで、基板厚み方向においてピーク位置を界面Ａにする理由は、イオン注入は絶縁層１２上と後述のＳｉＧｅ混晶層１７の緩和を促進するためにおこなわれるため、緩和が絶縁層１２とＳｉＧｅ層１７との界面Ａで生じる必要があるからである。またピーク位置はこの界面Ａ近傍の絶縁層１２中又はＳｉ層１３中でもよい。これは、後工程の第１熱処理により界面Ａにイオンを集めることができるからである。
さらに、界面Ａ又は界面Ａ近傍とは、界面Ａから基板厚み方向０〜３０ｎｍの範囲が例示される。
水素イオン（Ｈ＋ ）の場合には、好ましくは１×１０１４〜５×１０１６ａｔｏｍｓ／ｃｍ２ 、より好ましくは１×１０１５ａｔｏｍｓ／ｃｍ２ 〜１×１０１６ａｔｏｍｓ／ｃｍ２ のドーズ量でイオン注入する。上記以下の注入量であるとラマンピークシフトは小さくＳｉＧｅ層は十分緩和していないので、上記の注入量が必要であるが、一方注入量が多すぎると数μｍ程度のサイズの泡が１×１０４ ／ｃｍ２ 程度の密度で発生してしまい、ＳＯＩ基板の１０の結晶性を乱すために注入量は上記の範囲上限未満が望ましい。
水素イオンの注入に代えて、或いは水素イオンの注入とともに、ヘリウムイオン（Ｈｅ＋ ）を注入してもよい。この場合、ヘリウムイオンのドーズ量は好ましくは２．５×１０１３〜１．２５×１０１６ａｔｏｍｓ／ｃｍ２ 以上、より好ましくは２．５×１０１４ａｔｏｍｓ／ｃｍ２ 〜５×１０１５ａｔｏｍｓ／ｃｍ２ である。さらに、フッ素、ネオンを注入することも可能である。
ここで、イオン濃度のピーク位置を含むイオン注入領域は、絶縁層１２とＳｉ層１３の界面Ａに平行に形成される。
イオン注入後、図２のステップＳ４，Ｓ５である第１熱処理工程として、不活性ガス雰囲気下、４００〜６５０℃の温度領域でおこなう低温熱処理工程と、不活性ガス雰囲気下、６５０〜１０００℃でおこなう高温熱処理工程とをおこなう。
これにより、ＳｉＧｅ層１４が酸化することなく、ＳＯＩ基板１０の単結晶Ｓｉ層１３と埋め込み酸化膜１２との界面Ａ付近に注入した水素、ヘリウム、フッ素、ネオンが、第１熱処理中に単結晶Ｓｉ層１３と埋め込み酸化膜１２との界面Ａに集まりこれらの結合力を弱めることができ、このような２段階の熱処理をおこなうことにより、単結晶Ｓｉ層と埋め込み酸化膜との結合力を効果的に弱めることができる。
本発明で熱処理時の不活性ガス雰囲気とは窒素ガス、Ａｒガス、Ｈｅガス等の雰囲気である。
次に、図２のステップＳ６である第２熱処理として、図１（ｅ）に示すように、イオン注入した基板を塩素を含む酸化性雰囲気下、１０５０℃以上で固相線未満（例えば１２１０℃）の温度で熱処理する。
本発明で熱処理時の酸化性雰囲気とは、塩素含有ガス雰囲気、塩酸含有ガス雰囲気である。塩素を５〜３０％含む酸化雰囲気でこの第２熱処理をおこなうことにより、ＳｉＧｅ層１７表面における欠陥低減と、ＳｉＧｅ層における緩和率を向上することができる。
熱処理温度は、図４に示すように、ＳｉＧｅ系の状態図より、ＳｉＧｅ混晶層のＧｅ濃度に応じて固相線より低い温度とする必要がある。図中の下横軸はＳｉＧｅのＳｉ含有率ＸＳｉ（％）、縦軸は温度（℃）を表す。図中に２本ある曲線のうち、上の曲線を液相線といい、これよりも高温側では完全に溶融し、液体状態である。下の曲線を固相線といい、これよりも低温側では固体状態である。二本の曲線に囲まれた領域では部分溶融状態になっている。したがって、本実施形態では、溶融しない条件とされる。
さらに熱処理時間はＳＯＩ基板１０の単結晶Ｓｉ層１３にＳｉＧｅ層１４からＧｅが拡散しＳｉ層１３〜ＳｉＧｅ層１４全体がＳｉＧｅ層１７となり、さらに、後述するように、Ｓｉ酸化膜１８が所定の膜厚まで成長するような時間設定とする。即ち、好ましい熱処理条件は、例えばＳｉＧｅ混晶層の厚さが１００ｎｍでＧｅ濃度が３０％であって、更に絶縁層上のＳｉ層の厚さが１００ｎｍである場合には、温度は１２１０℃に設定し、熱処理時間は２時間とする。
この熱処理によりＳｉＧｅ混晶層１４からＳｉ層１３にＧｅが拡散してＳｉＧｅ混晶層１７となるとともに、同時に、酸化雰囲気であることにより、このＳｉＧｅ層のＳｉが酸化されて、いうなれば、ＳｉＯ２ 膜１６の膜厚が増した状態のＳｉ酸化膜１８となってゆく。このＳｉ酸化膜１８の厚みが増すにつれ、ＳｉＧｅ層では、Ｇｅ濃度が高くなるとともに、膜厚が減じていき、ＳｉＧｅ層１４よりもＧｅ濃度の高いＳｉＧｅ層１７となる。つまり、ＳｉＧｅ層を酸化することにより、Ｇｅ濃度を高くするという、Ｇｅ濃縮をおこなうことができる。
ここで、Ｇｅの拡散速度が常にＳｉ酸化膜１８成長速度を上回る条件を満たすものとする。これにより、Ｓｉ層１３へＳｉＧｅ層１４からＧｅが充分拡散することを妨げないとともに、効率よくＳｉ酸化膜１８を成長させて、ＳｉＧｅ層１７におけるＧｅ濃縮と膜厚削減を短時間でおこない、作業効率を向上することができる。
ここでイオン注入工程において、注入量と、その後に熱処理をして、絶縁膜を除去した後のラマンピークシフト量との関係とを説明する。水素注入を行っていないものにおいては、ラマンシフト量は十分でなくＳｉＧｅ層１７が十分緩和していないが、おおよそ水素注入量１×１０１４以上でその後熱処理を１１０分以上行ったものに関してはＧｅ濃度に対して十分なラマンシフト量が得られ、ＳｉＧｅ層も十分緩和する。
次いで、図２のステップＳ７として、Ｓｉ酸化膜１８を除去した後に、その後、図２のステップＳ８として、図１（ｆ）に示すように、歪Ｓｉ層１９を成膜する。これにより、Ｓｉ基板１１上に、絶縁層１２、ＳｉＧｅ層１７、歪Ｓｉ層１９を有する歪Ｓｉ−ＳＯＩ基板２０を形成することができる。
本実施形態により作製されたの歪Ｓｉ−ＳＯＩ基板２０は、上述したように、第１熱処理工程としての低温および高温の２段階の熱処理という、不活性ガス中の熱処理と、塩素を含む酸化雰囲気での第２熱処理とをそれぞれ有するため、その表面粗さはＲＭＳでおよそ０．４５ｎｍ以下とすることができ、非常に平坦なものとすることができる。さらに貫通転位密度も５×１０４ ／ｃｍ２ と少なくすることができ、図６（ｂ）に示す本実施形態の基板表面のＲＭＳ：０．４２ｎｍのものでは、図６（ａ）に示す従来の製造方法におけるＲＭＳ：０．６０ｎｍの基板に比べてクロスハッチを大幅に減らした状態とでき、基板表面の表面状態を改善し、酸化膜上に緩和ＳｉＧｅ層と歪Ｓｉ層を有するＳＯＩウエーハの高品質化即ち、粗さが小さく欠陥が少ない歪Ｓｉ−ＳＯＩ基板を得ることが可能となる。
以下、本発明に係る歪Ｓｉ−ＳＯＩ基板の製造方法の他の実施形態を、図面に基づいて説明する。図５は、本実施形態における歪Ｓｉ−ＳＯＩ基板の製造方法を示す工程図である。第１実施形態の構成要素と対応する構成要素には同一の符号を付けてその説明は、これを省略する。
埋め込み酸化膜１２上のＳｉ層１３が５ｎｍ以上のＳＯＩウエーハ１０を用意する。
ＳＯＩ基板１０の製法は、ＳＩＭＯＸ法、貼り合わせ法（Ｓｍａｒｔ−ｃｕｔ法やＥｌｔｒａｎ法）等の既に発表されている技術を用いることができる。
次に、図５のステップＳ１１として、ＳｉＧｅ層１４を形成するＳＯＩ基板１０を洗浄する。適用する洗浄方法は、ＳＣ−１＋ＳＣ−２洗浄、ＨＦ／０３混合洗浄、ＨＦ水とオゾン水の交互洗浄など既に報告されている洗浄方法を適宜適用しても良い。
洗浄後に、図５のステップＳ１２として、ＳｉＧｅ層をエピタキシャル成長する前に、ウエーハ１０表面の自然酸化膜などを除去し酸素や炭素の不純物が残留しないように清浄化するために、水素ベーク処理Ｓ１２を行う。
温度は９００℃〜１２００℃の範囲で実施する。なお圧力は常圧又は減圧のどちらでも良いが、エピタキシャル成長装置に応じて適宜選択しても良い。
次に、図５のステップＳ１３として、ＳＯＩウエーハ１０表面にＳｉＧｅ層１４をエピタキシャル成長する。エピタキシャル成長装置はランプ加熱方式のＣＶＤ装置、ＵＨＶ−ＣＶＤ装置またはＭＢＥ装置などを用いてもよい。例えば、ランプ加熱方式のＣＶＤ装置でＳｉＧｅ層１４のエピタキシャル成長をおこなう場合には、温度は１０００℃以下が好ましく、５００〜８００℃がより好ましい。エピタキシャル成長時の圧力は１３３３０Ｐａ（１００ｔｏｒｒ）以下の減圧下で行うのが普通である。重要な点は、ＳｉＧｅ層の膜厚は、臨界膜厚以下である事が重要である。この臨界膜厚は、エピタキシャル成長温度、Ｇｅ濃度に依存している。
なお、ＳｉＧｅ層１４のエピタキシャル成長前に、ＳＯＩウエーハ１０表面にＳｉシード層を形成しても良い。Ｓｉシード層を設けることにより、ＳｉＧｅ層１４を成膜する面の状態を整えてＳｉＧｅ層１４の成膜状態を良好にすることができる。具体的には、ＳｉＧｅ層１４を成膜する際、その直前にエピタキシャル成長装置に供給する原料ガスとして、ゲルマンガスを供給しないでシラン等のシリコン原料ガスのみとすることでＳｉシード層を形成することができる。ここで、Ｓｉシード層の厚さは、適宜選択してよいが、１００ｎｍ以下の薄膜ＳｉＧｅ層を得るためには、５〜３０ｎｍ程度と薄いほうがプロセス時間が短くて都合が良い。
ＳｉＧｅ層のエピタキシャル成長後に、図５のステップＳ１４として、さらに、Ｓｉ層１５をエピタキシャル成長で形成する。
さらに保護層として、Ｓｉ層１５の上にＣＶＤ法でＳｉＯ２ 層１６を形成する。厚さは下地であるＳｉ層１５の表面が荒れない厚さであればよく、例えば２０〜３０ｎｍ程度でよいまた、保護膜として、上記のＳｉ層１５を酸化させて１０〜２０ｎｍのＳｉＯ２ 層１６を形成しても良い。
図５のステップＳ１５として、単結晶Ｓｉ層１３と埋め込み酸化膜１２との界面Ａ付近に水素をイオン注入する。注入量は５×１０１４〜１×１０１７ａｔｏｍｓ／ｃｍ２ の範囲で注入する。好ましくは３×１０１５〜２×１０１６ａｔｏｍｓ／ｃｍ２ である。
注入深さは、埋め込み酸化膜上の保護層厚さ／Ｓｉ層厚さ／ＳｉＧｅ層厚さ／Ｓｉ層厚さを考えて適宜選択する事が好ましい。
イオン注入した後で、図５のステップＳ１６，Ｓ１７として、４００〜１０００℃の温度でアニールする。アニールは不活性雰囲気下で実施することが好ましい。アニールは４００〜６５０℃でおこなう第１の熱処理工程（ステップＳ１６）と６５０〜１０００℃でおこなう第２の熱処理（ステップＳ１７）とに分けて行うのが望ましい。
第１の熱処理工程（ステップＳ１６）では注入した元素イオンを単結晶Ｓｉ層１３と埋め込み酸化膜１２との界面近傍に集め、第２の熱処理（ステップＳ１７）で単結晶Ｓｉ１３と埋め込み酸化膜１２との結合力を弱めて、後の１０５０℃以上の熱処理でＳｉＧｅ層１７と埋め込み酸化膜１２との界面すべりを促進して、ＳｉＧｅ層１７の緩和を容易とするものである。
次に、図５のステップＳ１８として、１０５０℃以上の温度で、且つ酸化雰囲気下で熱処理を行う。この工程はＳｉＧｅ層１４からＳｉ層１３へＧｅ原子を拡散させつつＳｉ酸化膜１８の形成によりＳｉＧｅ層１７を希望の厚さ及びＧｅ濃度にすることと、同時に、ＳｉＧｅ層１７と埋め込み酸化膜１２との界面で界面すべりを生じさせる目的で実施される。この温度より高い温度領域では、Ｇｅ原子がＳｉ層１３中に拡散する速度が、ＳｉＧｅ層１７表面側での、酸化雰囲気下におけるＳｉの酸化速度より大きくなるため好ましくない。したがって、Ｇｅ原子が局部的に高くなるような偏在をおこすことなく、ＳｉＧｅ層１７において均一なＧｅ分布を生じるさせるとともに、ＳｉＧｅ層１７と埋め込み酸化膜１２との界面で界面すべりが生じる結果、緩和が促進されたＳｉＧｅ層１７の深さ方向のＧｅ濃度は一様となる。
従って、この場合の温度としては、固相線よりも下側で１１００℃以上の出来るだけ高い温度が好ましい。
さらに、上記の１０５０℃以上の温度で、且つ酸化雰囲気下で行う熱処理に於いて、塩素分を１０％以下の濃度で含む酸化雰囲気で実施してもよい。塩素を含む酸化雰囲気ではＳｉ酸化膜１８成長速度が増大するので、Ｇｅ原子がＳｉ中に拡散する速度が酸化雰囲気下に於けるＳｉ酸化膜１８成長速度より大きくなるように酸素分圧を設定することが必要である。
このように、酸化雰囲気下での酸素分圧は、そのＧｅ原子がＳｉ中に拡散する速度が、酸化雰囲気下におけるＳｉの酸化速度より大きくなるように設定してもよい。
この温度は最終的に形成されるＳｉＧｅ層１７が溶融しないような固相線よりも下側の温度に設定することが重要である。
さらに、図５のステップＳ１９として、埋め込み酸化膜１２上にＳｉ酸化膜１８と緩和ＳｉＧｅ層１７が形成されたＳＯＩ基板を、稀ＨＦ水で酸化膜を除去する。この処理としては、バッファードＨＦ溶液や弗化アンモン溶液を用いることもでき、既存の方法が採用できる。
図５のステップＳ２０として、このＳＯＩウエーハをエピタキシャル成長装置に入れて、水素ベーク処理等で表面の自然酸化膜を除去し、その後、歪Ｓｉ層１９をエピタキシャル成長させる。歪Ｓｉ層１９の厚さはＳｉＧｅ層１７のＧｅ濃度と成長温度に依存する臨界膜厚より薄く設定する。なお、歪Ｓｉ層１９を成長する前に、ＳｉＧｅ層を成長させることもできる。
水素ベーク温度は例えば７５０〜９００℃で実施する。水素ベーク時間は３０秒から５分の間が望ましい。９００℃以上の高温では、ＳｉＧｅ層１７からＧｅが蒸発してＳｉ層ができてしまい、その状態でＳｉ層をエピタキシャル成長すると歪Ｓｉ層１９の膜厚が臨界膜厚を超えてしまいこの歪Ｓｉ層１９とＳｉＧｅ層１７との界面に欠陥が生じてしまう可能性があるため、好ましくない。また７５０℃では５分以上行っても効果は変わらない。圧力は減圧雰囲気が望ましい。Ｓｉのエピタキシャル成長としては、ジシラン、モノシラン、ジクロルシラン等のＳｉガスを用いて成長させる。
以上のように、歪Ｓｉ−ＳＯＩ基板２０を形成する。
１）実施例―１
ＳＩＭＯＸ法で作成された２００ｍｍのｐ型ＳＯＩ基板１０を用意した。埋め込み酸化膜１２上の単結晶Ｓｉ層１３の厚さは５０ｎｍで、埋め込み酸化膜１２の厚さは１４０ｎｍである。
次に、ＳＯＩウエーハ（ＳＯＩ基板）１０をＳＣ−１＋ＳＣ−２洗浄を行なった後、速やかにランプ加熱方式の枚葉型エピタキシャル成長装置にロードした。
ＳＯＩウエーハ１０は、ＳｉＧｅ層１４のエピタキシャル成長前に、１１２５℃、圧力２６６６Ｐａ（２０ｔｏｒｒ）、水素流量２０ＳＬＭ（標準状態で毎分のリットル流量）で４５秒の水素ベーク処理をおこなった。
水素ベーク処理で表面正常化された基板１０表面にＳｉＧｅ層１４をエピタキシャル成長した。膜厚は１００ｎｍ、Ｇｅ濃度は１０％である。
温度７３０℃、圧力２６６６Ｐａ（２０ｔｏｒｒ）、水素流量２０ＳＬＭでシランガスとゲルマンガスとを供給してエピタキシャル成長を行った。次にゲルマンガスのみ供給を停止して、温度を７００℃とし、その他は同じ条件で保護膜としてのＳｉ層１５を５ｎｍエピタキシャル成長した。
次にウエーハを取り出し、プラズマＣＶＤ装置にて２０ｎｍのＳｉ酸化膜１６（ＳｉＯ２ ）を形成した。
続いて、上記の膜を形成したＳＯＩウエーハ１０をイオン注入装置にて、Ｓｉ層１３と埋め込み酸化膜１２との界面にイオン注入量のピークが来る様な条件で、水素イオンを３×１０１４、５Ｅ１４、１×１０１５、５×１０１５、１×１０１６、３×１０１６、５×１０１６ａｔｏｍｓ／ｃｍ２ の注入量でそれぞれ打ち込んだ。
また水素イオンを注入しない上記のＳｉＧｅ層１４および保護膜を形成したＳＯＩウエーハも用意した。
次にこれらのＳＯＩウエーハをイオン注入装置から取り出し、表裏面を洗浄して熱処理を行った。
熱処理は５００℃で３０分行い、さらに温度を８５０℃に上げて２時間実施した。雰囲気は窒素ガス雰囲気下で実施した。
さらに温度を７００℃に下げて、雰囲気を酸素濃度３％の窒素雰囲気に変更し、温度を１２００℃に上げて酸素ガス雰囲気として１．５時間保持し、さらに、ＨＣｌガスを３％混合した酸素ガス雰囲気で３０分保持した。その後、雰囲気を酸素濃度３％の窒素雰囲気に変更して、７００℃まで温度を下げた後、ＳＯＩウエーハ１０を取り出した。
次にＳＯＩウェーハ１０表面に形成された酸化膜を希ＨＦ水で除去した。ＨＦ濃度は１０％で、温度は常温で２０分浸漬し、その後純水に１５分浸漬して、スピン乾燥した。その後、即座にランプ加熱方式の枚葉型エピタキシャル成長装置にロードし、ＳｉＧｅ層１７上にＳｉ層を５ｎｍエピタキシャル成長した。成長条件は７００℃、２６６６Ｐａ（２０ｔｏｒｒ）、水素流量２０ＳＬＭで、モノシランガスを供給してＳｉ層を成長した。
各水素注入量に対応した上記処理したＳＯＩウエーハ各１枚に関して、Ｒａｍａｎ分光装置にてＳｉＧｅ層の緩和率を測定し、さらにＡＦＭにて表面ｒｏｕｇｈｎｅｓｓを測定した。
Ｒａｍａｎ分光に使用したレーザー波長は４４３ｎｍを用いた。またＡＦＭ測定では測定領域を２０μｍＸ２０μｍとした。
次にウエーハを１／４分割し、１分割片をＳｅｃｃｏエッチングして貫通転位密度を測定した。
エッチング量は表面から３０ｎｍとし、微分干渉顕微鏡にてエッチピットを計数した。
また残りの１／４分割片で、ＳＩＭＳにてＳｉＧｅ層の膜厚、Ｇｅ濃度を測定した。
その結果を表１にまとめた。
Figure 2006270000
この結果から、水素注入量が５×１０１６ａｔｏｍｓ／ｃｍ２ を超えると、サイズが数μｍの泡が１×１０４／ｃｍ２程度の密度で発生してしまい、表面品質が落ちてしまうこと、また水素注入量が３×１０１４ａｔｏｍｓ／ｃｍ２ 未満では、イオン注入による歪緩和効果がなくなってしまうことがわかった。
２）比較例―１
実施例―１に於いて、酸化熱処理（第２熱処理）においてＨＣｌを添加しないこと以外、他の処理はまったく同じ処理を行った。
各水素注入量に対応した上記処理したウエーハ各１枚に関して、Ｒａｍａｎ分光装置にてＳｉＧｅ層の緩和率を測定し、さらにＡＦＭにて表面ｒｏｕｇｈｎｅｓｓを測定した。
Ｒａｍａｎ分光に使用したレーザー波長は４４３ｎｍを用いた。また ＡＦＭ測定では測定領域を２０μｍＸ２０μｍとした。
次にウエーハを１／４分割し、１分割片をＳｅｃｃｏエッチングして貫通転位密度を測定した。
エッチング量は表面から３０ｎｍとし、微分干渉顕微鏡にてエッチピットを計数した。
また残りの１／４分割片で、ＳＩＭＳにてＳｉＧｅ層の膜厚、Ｇｅ濃度を測定した。
その結果を表２にまとめた。
Figure 2006270000
３）実施例―２
ＳＩＭＯＸ法で作成された２００ｍｍｐ型ＳＯＩ基板１０を用意した。埋め込み酸化膜１２上の単結晶Ｓｉ層１３の厚さは５０ｎｍで、埋め込み酸化膜１２の厚さは１４０ｎｍである。
次に、ＳＯＩウエーハ１０をＳＣ−１＋ＳＣ−２洗浄を行なった後、速やかにランプ加熱方式の枚葉型エピタキシャル成長装置にロードした。
ＳＯＩウエーハ１０は、ＳｉＧｅ層１４のエピタキシャル成長前に、１１２５℃、圧力２６６６Ｐａ（２０ｔｏｒｒ）、水素流量２０ＳＬＭで４５秒の水素ベーク処理を行った。水素ベーク処理で正常化された表面にＳｉＧｅ層１４をエピタキシャル成長した。膜厚は１４０ｎｍ、Ｇｅ濃度は１０％である。
温度７３０℃、圧力２６６６Ｐａ（２０ｔｏｒｒ）、水素流量２０ＳＬＭでシランガスとゲルマンガスとを供給してエピタキシャル成長を行った。次にゲルマンガスのみ供給を停止して、温度を７００℃とし、その他は同じ条件でＳｉ層１５を５ｎｍエピタキシャル成長した。
次にウエーハを取り出し、プラズマＣＶＤ装置にて２０ｎｍのＳｉ酸化膜１６（ＳｉＯ２ ）を形成した。
続いて、上記の膜を形成したＳＯＩウエーハ１０をイオン注入装置にて、Ｓｉ層１３と埋め込み酸化膜１２との界面Ａにイオン注入量のピークが来る様な条件で、水素イオンを３×１０１４、５×１０１４、１×１０１５、５×１０１５、１×１０１６、３×１０１６、５×１０１６ａｔｏｍｓ／ｃｍ２ の注入量で打ち込んだ。
また水素イオンを注入しない上記の膜を形成したＳＯＩウエーハも用意した。
次にこれらのウエーハをイオン注入装置から取り出し、表裏面を洗浄して熱処理を行った。
熱処理は５００℃で３０分おこない、更に温度を８５０℃に上げて２時間実施した。雰囲気は窒素ガス雰囲気下で実施した。
さらに温度を７００℃に下げて、雰囲気を酸素濃度３％の窒素雰囲気に変更し、温度を１２００℃に上げて酸素ガス雰囲気として２時間保持し、雰囲気を酸素濃度３％の窒素雰囲気に変更して、７００℃まで温度を下げた後、ＳＯＩウエーハ１０を取り出した。
次に表面に形成された酸化膜を希ＨＦ水で除去した。ＨＦ濃度は１０％で、温度は常温で２０分浸漬し、その後純水に１５分浸漬して、スピン乾燥した。その後即座にランプ加熱方式の枚葉型エピタキシャル成長装置にロードし、ＳｉＧｅ層１７上にＳｉ層１９を５ｎｍエピタキシャル成長した。成長条件は７００℃、２６６６Ｐａ（２０ｔｏｒｒ）、水素流量２０ＳＬＭで、モノシランガスを供給してＳｉ層を成長した。
各水素注入量に対応した上記処理したウエーハ各１枚に関して、Ｒａｍａｎ分光装置にてＳｉＧｅ層の緩和率を測定し、更にＡＦＭにて表面ｒｏｕｇｈｎｅｓｓを測定した。
Ｒａｍａｎ分光に使用したレーザー波長は４４３ｎｍを用いた。またＡＦＭ測定では測定領域を２０μｍＸ２０μｍとした。
次にウエーハを１／４分割し、１分割片をＳｅｃｃｏエッチングして貫通転位密度を測定した。
エッチング量は表面から３０ｎｍとし、微分干渉顕微鏡にてエッチピットを計数した。
また残りの１／４分割片で、ＳＩＭＳにてＳｉＧｅ層の膜厚、Ｇｅ濃度を測定した。
その結果を表３にまとめた。
Figure 2006270000
この結果から、水素注入量が５×１０１６ａｔｏｍｓ／ｃｍ２ を超えると、サイズが数μｍの泡が１×１０４／ｃｍ２ 程度の密度で発生してしまい、表面品質が落ちてしまう、また水素注入量が３×１０１４ａｔｏｍｓ／ｃｍ２ 未満では、効果がなくなってしまうことがわかる。
４）比較例―２
実施例―２に於いて、ＨＣｌなし１０００℃以下の低温熱処理を省略した以外は、他の処理はまったく同じ処理を行った。
各水素注入量に対応した上記処理したウエーハ各１枚に関して、Ｒａｍａｎ分光装置にてＳｉＧｅ層の緩和率を測定し、更にＡＦＭにて表面ｒｏｕｇｈｎｅｓｓを測定した。
Ｒａｍａｎ分光に使用したレーザー波長は４４３ｎｍを用いた。また ＡＦＭ測定では測定領域を２０μｍＸ２０μｍとした。
次にウエーハを１／４分割し、１分割片をＳｅｃｃｏエッチングして貫通転位密度を測定した。
エッチング量は表面から３０ｎｍとし、微分干渉顕微鏡にてエッチピットを計数した。
また残りの１／４分割片で、ＳＩＭＳにてＳｉＧｅ層の膜厚、Ｇｅ濃度を測定した。
その結果を表４にまとめた。
Figure 2006270000
以上のように、実施例と比較例との対比から、１０００℃以上でおこなわれる第１熱処理工程を導入することにより、ＳｉＧｅ層１８の緩和率を向上することができると同時に、表面粗さの改善及び欠陥低減に効果があることがわかる。
この第１熱処理は、緩和ＳｉＧｅ層の膜厚が薄くなるほど緩和率の向上効果が大きいこともわかった。また、塩素を含む酸化雰囲気で酸化することにより、Ｓｉを酸化してＳｉ酸化膜を効率よく成長させて、ＳｉＧｅ層におけるＧｅ濃縮と膜厚削減を短時間でおこない、作業効率を向上することができる。ここで、塩素（ＨＣｌとＣｌ２ ）によるＳＩ酸化膜成長を縦軸、作用時間を横軸としたグラフに、塩素濃度等を変えた結果を示す。これにより、塩素によるＳｉ酸化膜厚の増加分が確認できる。
上記に記載してきた実施例・比較例では、第１熱処理、第２熱処理を１台の熱処理炉で雰囲気を変えながら連続して実施するように記載したが、これらの第１熱処理、第２熱処理の各熱処理を、それぞれ別々の熱処理炉を割り当てておこなっても効果は変わらない。
本実施例・比較例では水素イオンを注入した場合を記載したが、フッ素、ネオン、ヘリウム原子を打ち込んでも同じような効果が得られる。これらのイオン注入量は、水素の原子量と打ち込む原子の比の逆数とする。例えば、ヘリウムでは注入量は水素の４分の一でよい。
ウエーハの裏面や面取り面には、Ｇｅ残留する可能性があるが、熱処理前に裏面や面取り面を研磨加工又は酸エッチング処理して残留Ｇｅを除去してもよい。
また、実施例では、保護膜としてＳｉ膜又はＳｉＯ２ 膜としたが、Ｓｉ層＋気層成長Ｓｉ０２ 層の多層膜としても、本発明の趣旨を逸脱せずに適用が可能である事は明白である。
本発明に係る歪Ｓｉ−ＳＯＩ基板の製造方法の一実施形態における工程を示す断面図である。 本発明に係る歪Ｓｉ−ＳＯＩ基板の製造方法の一実施形態を示す工程図である。 本発明に係る歪Ｓｉ−ＳＯＩ基板の製造方法の一実施形態における工程を示す断面図である。 ＳｉＧｅ系の固相線を示すグラフである。 本発明に係る歪Ｓｉ−ＳＯＩ基板の製造方法の他の実施形態を示す工程図である。 本発明に係る歪Ｓｉ−ＳＯＩ基板の表面（ｂ）および従来法による基板の表面（ａ）を示す写真である。 塩素によるＳｉ酸化膜厚と作用時間を示すグラフである。
符号の説明
１０：ＳＯＩ基板
１１：Ｓｉバルク層
１２：絶縁層（埋め込み酸化膜）
１３：Ｓｉ層（単結晶Ｓｉ層）
１４：ＳｉＧｅ層（ＳｉＧｅ混晶層）
１５：Ｓｉ層
１６：ＳｉＯ２ 層
１７：ＳｉＧｅ層（ＳｉＧｅ混晶層）
１８：Ｓｉ酸化膜
１９：歪Ｓｉ層

Claims (10)

  1. ５ｎｍ以上の厚さを有するＳｉ層と埋め込み酸化膜とを有するＳＯＩ基板に、ＳｉＧｅ混晶層を成長する工程と、
    前記ＳｉＧｅ混晶層の表面に保護膜を形成する工程と、
    前記Ｓｉ層と前記埋め込み酸化膜界面近傍に軽元素をイオン注入する工程と、
    ４００〜１０００℃で不活性雰囲気の熱処理を行う第１熱処理工程と、
    １０５０℃以上で塩素を含む酸化雰囲気の熱処理を行う第２熱処理工程と、
    表面のＳｉ酸化膜を除去する工程と、
    歪Ｓｉ層を形成する工程と、
    を有することを特徴とする歪Ｓｉ−ＳＯＩ基板の製造方法。
  2. 前記ＳｉＧｅ混晶層がエピタキシャル層であることを特徴とする請求項１記載の歪Ｓｉ−ＳＯＩ基板の製造方法。
  3. 前記保護膜がＳｉ層であることを特徴とする請求項１記載の歪Ｓｉ−ＳＯＩ基板の製造方法。
  4. 前記保護膜が気相成長ＳｉＯ２ 膜であることを特徴とする請求項１記載の歪Ｓｉ−ＳＯＩ基板の製造方法。
  5. 前記保護膜がＳｉ層と気相成長ＳｉＯ２ 膜の多層膜であることを特徴とする請求項１記載の歪Ｓｉ−ＳＯＩ基板の製造方法。
  6. 前記軽元素が水素、ヘリウム、フッ素、ネオンから選択されることを特徴とする請求項１記載の歪Ｓｉ−ＳＯＩ基板の製造方法。
  7. 前記第１熱処理工程が、４００〜６５０℃の温度領域でおこなう低温熱処理工程と、６５０〜１０００℃でおこなう高温熱処理工程とを有することを特徴とする請求項１記載の歪Ｓｉ−ＳＯＩ基板の製造方法。
  8. 前記歪Ｓｉ層はエピタキシャル成長により形成されることを特徴とする請求項１記載の歪Ｓｉ−ＳＯＩ基板の製造方法。
  9. 前記第２熱処理工程においては、Ｇｅの拡散速度が常にＳｉ酸化膜成長速度を上回る条件を満たすことを特徴とする請求項１記載の歪Ｓｉ−ＳＯＩ基板の製造方法。
  10. 請求項１から８のいずれか記載の製造方法によって製造されたことを特徴とする歪Ｓｉ−ＳＯＩ基板。
JP2005090084A 2005-03-25 2005-03-25 歪Ｓｉ−ＳＯＩ基板の製造方法および該方法により製造された歪Ｓｉ−ＳＯＩ基板 Pending JP2006270000A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005090084A JP2006270000A (ja) 2005-03-25 2005-03-25 歪Ｓｉ−ＳＯＩ基板の製造方法および該方法により製造された歪Ｓｉ−ＳＯＩ基板
EP06005989A EP1705698A3 (en) 2005-03-25 2006-03-23 Method of fabricating strained silicon on an SOI substrate
US11/388,538 US20060214257A1 (en) 2005-03-25 2006-03-23 Production method of strained silicon-SOI substrate and strained silicon-SOI substrate produced by same
KR1020060026560A KR100783984B1 (ko) 2005-03-25 2006-03-23 변형 Ｓｉ-ＳＯＩ 기판의 제조 방법 및 이 방법에 의해제조된 변형 Ｓｉ-ＳＯＩ 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005090084A JP2006270000A (ja) 2005-03-25 2005-03-25 歪Ｓｉ−ＳＯＩ基板の製造方法および該方法により製造された歪Ｓｉ−ＳＯＩ基板

Publications (1)

Publication Number Publication Date
JP2006270000A true JP2006270000A (ja) 2006-10-05

Family

ID=36463449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005090084A Pending JP2006270000A (ja) 2005-03-25 2005-03-25 歪Ｓｉ−ＳＯＩ基板の製造方法および該方法により製造された歪Ｓｉ−ＳＯＩ基板

Country Status (4)

Country Link
US (1) US20060214257A1 (ja)
EP (1) EP1705698A3 (ja)
JP (1) JP2006270000A (ja)
KR (1) KR100783984B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7759228B2 (en) 2005-06-13 2010-07-20 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2902233B1 (fr) * 2006-06-09 2008-10-17 Soitec Silicon On Insulator Procede de limitation de diffusion en mode lacunaire dans une heterostructure
JP4894390B2 (ja) * 2006-07-25 2012-03-14 信越半導体株式会社 半導体基板の製造方法
US7652813B2 (en) * 2006-08-30 2010-01-26 Silicon Quest Kabushiki-Kaisha Mirror device
US7977221B2 (en) * 2007-10-05 2011-07-12 Sumco Corporation Method for producing strained Si-SOI substrate and strained Si-SOI substrate produced by the same
EP2214272B1 (en) * 2007-11-21 2021-06-02 The Furukawa Electric Co., Ltd. Method for fabricating semiconductor device, semiconductor device, communication apparatus, and semiconductor laser
US8883650B2 (en) * 2008-01-24 2014-11-11 United Microelectronics Corp. Method of removing oxides
FR2933534B1 (fr) * 2008-07-03 2011-04-01 Soitec Silicon On Insulator Procede de fabrication d'une structure comprenant une couche de germanium sur un substrat
WO2010014065A1 (en) * 2008-08-01 2010-02-04 Olympus Corporation Mirror device
JP4333820B1 (ja) * 2009-01-19 2009-09-16 住友電気工業株式会社 化合物半導体基板
DE102009010883B4 (de) * 2009-02-27 2011-05-26 Amd Fab 36 Limited Liability Company & Co. Kg Einstellen eines nicht-Siliziumanteils in einer Halbleiterlegierung während der FET-Transistorherstellung mittels eines Zwischenoxidationsprozesses
US8274059B2 (en) 2009-06-22 2012-09-25 Wisconsin Alumni Research Foundation Molecule mass detection via field emission of electrons from membranes
FR2953640B1 (fr) * 2009-12-04 2012-02-10 S O I Tec Silicon On Insulator Tech Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante
US8742333B2 (en) 2010-09-17 2014-06-03 Wisconsin Alumni Research Foundation Method to perform beam-type collision-activated dissociation in the pre-existing ion injection pathway of a mass spectrometer
WO2012166849A1 (en) 2011-06-02 2012-12-06 Wisconsin Alumni Research Foundation Membrane detector for time-of-flight mass spectrometry
TWI523107B (zh) * 2011-09-27 2016-02-21 環球晶圓日本股份有限公司 矽晶圓之熱處理方法
FR3003686B1 (fr) * 2013-03-20 2016-11-04 St Microelectronics Crolles 2 Sas Procede de formation d'une couche de silicium contraint
US9236380B2 (en) 2013-10-10 2016-01-12 Stmicroelectronics, Inc. Semiconductor-on-insulator (SOI) device and related methods for making same using non-oxidizing thermal treatment
KR101521555B1 (ko) * 2014-01-28 2015-05-19 한양대학교 산학협력단 게르마늄 응축 공정을 이용한 기판 제조 방법 및 이를 이용한 반도체 소자의 제조 방법
FR3033079B1 (fr) * 2015-02-19 2018-04-27 Ion Beam Services Procede de passivation d'un substrat et machine pour la mise en oeuvre de ce procede
US9659960B1 (en) 2015-12-09 2017-05-23 International Business Machines Corporation Extremely thin silicon-on-insulator silicon germanium device without edge strain relaxation
FR3046877B1 (fr) * 2016-01-14 2018-01-19 Soitec Procede de lissage de la surface d'une structure
CN111128676B (zh) * 2019-12-12 2023-02-03 中国科学院微电子研究所 一种纳米线及其制作方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07169926A (ja) * 1993-10-29 1995-07-04 Internatl Business Mach Corp <Ibm> 疑似基板構造体及びその製造方法
JPH09321307A (ja) * 1996-05-29 1997-12-12 Toshiba Corp 半導体装置
JP2000243946A (ja) * 1998-12-24 2000-09-08 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP2003128494A (ja) * 2001-10-22 2003-05-08 Sharp Corp 半導体装置の製造方法及び半導体装置
JP2004040122A (ja) * 2002-07-16 2004-02-05 Internatl Business Mach Corp <Ibm> ＳｉＧｅオンインシュレータ基板材料及びその製造方法
US20040067644A1 (en) * 2002-10-04 2004-04-08 Malik Igor J. Non-contact etch annealing of strained layers
JP2004214572A (ja) * 2003-01-09 2004-07-29 Asahi Kasei Microsystems Kk 半導体装置の製造方法
JP2004363197A (ja) * 2003-06-02 2004-12-24 Sumitomo Mitsubishi Silicon Corp 歪シリコンｓｏｉ基板の製造方法
JP2004363592A (ja) * 2003-05-30 2004-12-24 Internatl Business Mach Corp <Ibm> 十分に格子緩和された高品質ＳｉＧｅオン・インシュレータ基板材料を製造する方法、基板材料、およびヘテロ構造
JP2004363198A (ja) * 2003-06-02 2004-12-24 Sumitomo Mitsubishi Silicon Corp 歪シリコンｓｏｉ基板の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5043224A (en) * 1988-05-12 1991-08-27 Lehigh University Chemically enhanced thermal oxidation and nitridation of silicon and products thereof
US5906951A (en) * 1997-04-30 1999-05-25 International Business Machines Corporation Strained Si/SiGe layers on insulator
JP2003031495A (ja) * 2001-07-12 2003-01-31 Hitachi Ltd 半導体装置用基板の製造方法および半導体装置の製造方法
US6746902B2 (en) 2002-01-31 2004-06-08 Sharp Laboratories Of America, Inc. Method to form relaxed sige layer with high ge content
JP2004014856A (ja) * 2002-06-07 2004-01-15 Sharp Corp 半導体基板の製造方法及び半導体装置の製造方法
DE10232299A1 (de) * 2002-07-16 2004-02-05 Basf Ag Pfropfcopolymere, deren Herstellung und Verwendung
FR2845518B1 (fr) * 2002-10-07 2005-10-14 Commissariat Energie Atomique Realisation d'un substrat semiconducteur demontable et obtention d'un element semiconducteur
US7049660B2 (en) * 2003-05-30 2006-05-23 International Business Machines Corporation High-quality SGOI by oxidation near the alloy melting temperature
JP2005050984A (ja) * 2003-06-02 2005-02-24 Sumitomo Mitsubishi Silicon Corp 歪Ｓｉ−ＳＯＩ基板の製造方法及び該方法により製造された歪Ｓｉ−ＳＯＩ基板
JP2004363199A (ja) * 2003-06-02 2004-12-24 Sumitomo Mitsubishi Silicon Corp 半導体基板の製造方法
WO2005010946A2 (en) * 2003-07-23 2005-02-03 Asm America, Inc. DEPOSITION OF SiGe ON SILICON-ON-INSULATOR STRUCTURES AND BULK SUBSTRATES
US6989058B2 (en) * 2003-09-03 2006-01-24 International Business Machines Corporation Use of thin SOI to inhibit relaxation of SiGe layers
US7141115B2 (en) * 2004-09-02 2006-11-28 International Business Machines Corporation Method of producing silicon-germanium-on-insulator material using unstrained Ge-containing source layers

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07169926A (ja) * 1993-10-29 1995-07-04 Internatl Business Mach Corp <Ibm> 疑似基板構造体及びその製造方法
JPH09321307A (ja) * 1996-05-29 1997-12-12 Toshiba Corp 半導体装置
JP2000243946A (ja) * 1998-12-24 2000-09-08 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP2003128494A (ja) * 2001-10-22 2003-05-08 Sharp Corp 半導体装置の製造方法及び半導体装置
JP2004040122A (ja) * 2002-07-16 2004-02-05 Internatl Business Mach Corp <Ibm> ＳｉＧｅオンインシュレータ基板材料及びその製造方法
US20040067644A1 (en) * 2002-10-04 2004-04-08 Malik Igor J. Non-contact etch annealing of strained layers
JP2004214572A (ja) * 2003-01-09 2004-07-29 Asahi Kasei Microsystems Kk 半導体装置の製造方法
JP2004363592A (ja) * 2003-05-30 2004-12-24 Internatl Business Mach Corp <Ibm> 十分に格子緩和された高品質ＳｉＧｅオン・インシュレータ基板材料を製造する方法、基板材料、およびヘテロ構造
JP2004363197A (ja) * 2003-06-02 2004-12-24 Sumitomo Mitsubishi Silicon Corp 歪シリコンｓｏｉ基板の製造方法
JP2004363198A (ja) * 2003-06-02 2004-12-24 Sumitomo Mitsubishi Silicon Corp 歪シリコンｓｏｉ基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7759228B2 (en) 2005-06-13 2010-07-20 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
US20060214257A1 (en) 2006-09-28
EP1705698A2 (en) 2006-09-27
KR100783984B1 (ko) 2007-12-11
KR20060103190A (ko) 2006-09-28
EP1705698A3 (en) 2010-07-14

Similar Documents

Publication Publication Date Title
JP2006270000A (ja) 歪Ｓｉ−ＳＯＩ基板の製造方法および該方法により製造された歪Ｓｉ−ＳＯＩ基板
JP4238087B2 (ja) ＳｉＧｅオンインシュレータ基板材料の製造方法
JP4826475B2 (ja) 半導体ウェーハの製造方法
EP1482549A1 (en) Microstructure and its method of fabrication
JP2006216826A (ja) Ｓｏｉウェーハの製造方法
JP2004363592A (ja) 十分に格子緩和された高品質ＳｉＧｅオン・インシュレータ基板材料を製造する方法、基板材料、およびヘテロ構造
JP2006524426A (ja) 基板上に歪層を製造する方法と層構造
US7977221B2 (en) Method for producing strained Si-SOI substrate and strained Si-SOI substrate produced by the same
JP2009176860A (ja) 貼り合わせウェーハの製造方法
JP4419147B2 (ja) 貼り合わせウェーハの製造方法
US8003494B2 (en) Method for producing a bonded wafer
JP5745753B2 (ja) 低減されたｓｅｃｃｏ欠陥密度を有するセミコンダクタ・オン・インシュレータ基板を製造する方法。
JP2009272471A (ja) 貼り合わせウェーハの製造方法
JP2001148473A (ja) 半導体装置及びその製造方法
JP2004179462A (ja) 半導体基板の製造方法及び電界効果型トランジスタの製造方法並びに半導体基板及び電界効果型トランジスタ
JP4700324B2 (ja) 半導体基板の製造方法
JP2006237235A (ja) 半導体ウェーハの製造方法
JP4757519B2 (ja) 歪Ｓｉ−ＳＯＩ基板の製造方法および該方法により製造された歪Ｓｉ−ＳＯＩ基板
JP2010040931A (ja) 半導体基板の製造方法及び半導体基板
US8076219B2 (en) Reduction of watermarks in HF treatments of semiconducting substrates
JP2010062291A (ja) 半導体基板及びその製造方法
US7902043B2 (en) Method of producing bonded wafer
US20120299156A1 (en) Wafer processing method
JP2005050984A (ja) 歪Ｓｉ−ＳＯＩ基板の製造方法及び該方法により製造された歪Ｓｉ−ＳＯＩ基板
JP2010129839A (ja) 貼り合わせウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071030

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101026

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101227

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110315