DE19802977A1 - Verfahren zur Herstellung einer einkristallinen Schicht auf einem nicht gitterangepaßten Substrat, sowie eine oder mehrere solcher Schichten enthaltendes Bauelement - Google Patents

Verfahren zur Herstellung einer einkristallinen Schicht auf einem nicht gitterangepaßten Substrat, sowie eine oder mehrere solcher Schichten enthaltendes Bauelement

Info

Publication number
DE19802977A1
DE19802977A1 DE19802977A DE19802977A DE19802977A1 DE 19802977 A1 DE19802977 A1 DE 19802977A1 DE 19802977 A DE19802977 A DE 19802977A DE 19802977 A DE19802977 A DE 19802977A DE 19802977 A1 DE19802977 A1 DE 19802977A1
Authority
DE
Germany
Prior art keywords
layer
substrate
implantation
single crystal
buried
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19802977A
Other languages
English (en)
Inventor
Berhard Dr Hollaender
Ralf Liedtke
Siegfried Dr Mantl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Forschungszentrum Juelich GmbH
Original Assignee
Forschungszentrum Juelich GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Forschungszentrum Juelich GmbH filed Critical Forschungszentrum Juelich GmbH
Priority to DE19802977A priority Critical patent/DE19802977A1/de
Priority to PCT/DE1999/000203 priority patent/WO1999038201A1/de
Priority to US09/600,802 priority patent/US6464780B1/en
Priority to EP99907288A priority patent/EP1051740A1/de
Publication of DE19802977A1 publication Critical patent/DE19802977A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/52—Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer ein­ kristallinen Schicht auf einem nicht gitterangepaßten Substrat gemäß dem Oberbegriff des Anspruchs 1. Desweiteren betrifft die Erfindung ein eine oder mehrere solcher Schichten enthaltendes Bauelement gemäß dem Oberbegriff des Anspruchs 10.
Häufig wird die Herstellung einkristalliner Filme durch das zur Verfügung stehende Substratmaterial stark begrenzt, bzw. die Qualität der Filme vermindert. Unterschiedliche Kristallstruktu­ ren, sowie unterschiedliche Gitterparameter zwischen Substrat und Schichtmaterial (Gitterfehlanpassung) verhindern in der Re­ gel ein einkristallines Wachstum von Schichten hoher Qualität. Ein für mikroelektronische Anwendungen besonders wichtiges Bei­ spiel sind Silizium-Germanium-(SiGe)-Legierungen auf Silizium (Si). Werden bei nicht angepaßten Gitterparametern einkristalli­ ne Schichten abgeschieden, so hat dies zur Folge, daß diese an­ fangs mechanisch verspannt aufgewachsen werden, d. h. deren Git­ terstruktur unterscheidet sich in diesem Zustand von der eige­ nen. Überschreitet die abgeschiedene Schicht einen bestimmten Verspannungsgrad, so wird die mechanische Spannung durch Verset­ zungsbildung abgebaut und die Gitterstruktur kommt der eigenen näher. Diesen Prozeß nennt man Spannungsrelaxation, im folgenden "Relaxation" genannt.
Bei Schichtdicken, die für Bauelemente häufig erforderlich sind, werden durch diese Relaxation Versetzungen an der Grenzfläche zwischen der gebildeten Schicht und dem Substrat eingebaut, wo­ bei aber auch nachteilig viele Versetzungen, von der Grenzfläche bis zur Schichtoberfläche verlaufen (sog. Threading- Versetzungen). Da sich die meisten dieser Versetzungen weiter durch neu aufgewachsene Schichten hindurch fortsetzen, ver­ schlechtern sie die elektrischen und optischen Eigenschaften des Schichtmaterials erheblich.
Für die moderne Telekommunikation werden schnelle, kostengünsti­ ge Transistoren benötigt. Bisherige Transistoren, basierend auf Silizium, zeigen nicht die gewünschten Geschwindigkeiten, wobei solche, die aus Verbindungshalbleitern (GaAs) aufgebaut sind, diese erreichen. Jedoch ist der Einsatz von Verbindungshalblei­ tern nicht mit der bestehenden, weitverbreiteten Si-Technologie kompatibel. Durch die Verwendung von hochwertigen, relaxierten SiGe-Schichten können, wie bekannt, schnelle Transistoren ent­ wickelt werden, die sich durch die weitgehende Kompatibilität mit der Si-Technologie auszeichnen.
Stand der Technik zur Herstellung von beispielsweise verspan­ nungsfreien, qualitativ hochwertigen SiGe-Legierungs-Schichten auf Si-Substrat ist der Einsatz sog. "graded layer". Hierbei handelt es sich um SiGe-Schichten, deren Ge-Konzentration zur Oberfläche hin bis zur Erreichung des gewünschten Ge-Gehalts kontinuierlich oder stufenweise zunimmt. Da zur Einhaltung der Schichtqualität nur ein Anstieg des Ge-Gehalts von ca. 10 Atom­ prozent pro µm eingesetzt werden kann, sind solche Schichten, je nach erreichter Ge-Konzentration zwei bis drei Mikrometer dick. Für das Schichtwachstum ist dies aus wirtschaftlicher und tech­ nologischer Sicht nicht befriedigend. Das Schichtwachstum dieser "graded layer" wird in E. A. Fitzgerald et al., Thin Solid Films, 294 (1997) 3, beschrieben. Zudem führt dieses Verfahren häufig zu hohen Schichtrauhigkeiten und unvollständiger Relaxation.
Aufgabe der Erfindung ist es, ein Verfahren der eingangs be­ zeichneten Art sowie ein Bauelement zu schaffen, bei dem die oben angegebenen Nachteile vermieden werden, insbesondere die Bildung von Threading-Versetzungen vermieden wird.
Die Aufgabe wird gelöst durch ein Verfahren gemäß der Gesamtheit der Merkmale nach Anspruch 1. Die Aufgabe wird ferner gelöst durch ein Bauelement gemäß der Gesamtheit der Merkmale nach An­ spruch 10. Weitere zweckmäßige oder vorteilhafte Ausführungsfor­ men oder Varianten finden sich in den auf jeweils einen dieser Ansprüche rückbezogenen Unteransprüchen.
Die Aufgabe wird gemäß Patentanspruch 1 dadurch gelöst, daß im einkristallinen Substrat eine vergrabene, defektreiche Schicht gebildet wird. Es wurde erkannt, daß die auf der Substratober­ fläche gebildete Schicht sodann relaxiert und dabei die Bildung von Threading-Versetzungen verhindert wird. Es wurde zudem er­ kannt, daß auf diese Weise der Gitterparameter der so gebildeten Schicht der eigenen Gitterstruktur näher kommt als die ursprüng­ liche verspannte Schicht, derart, daß die Qualität des abge­ schiedenen Films sich erfindungsgemäß nicht durch den Einbau von Kristalldefekten verschlechtert. In vorteilhafter Weise wird beim erfindungsgemäßen Verfahren zudem erreicht, daß die Ober­ flächenrauhigkeit der gebildeten Schicht im Vergleich zu konven­ tionell hergestellten Schichten deutlich geringer ist. Schließ­ lich ist in vorteilhafter Weise der Spannungsrelaxationsgrad in der erfindungsgemäßen Schicht deutlich erhöht. Es kann vorteil­ haft sein, gemäß Patentanspruch 2 die vergrabene Schicht ohne Störung der Oberflächenstruktur des Substrats möglichst nahe an dieser Oberfläche zu bilden.
Die Bildung der unterhalb der Substratoberfläche vergrabenen, defektreichen Schicht kann gemäß Patentanspruch 3 mittels Io­ nenimplantation erfolgen. Gemäß Patentanspruch 4 kann Wasser­ stoff als Ionensorte zum Einsatz kommen.
Das gemäß Patentanspruch 4 beanspruchte Verfahren sieht eine vorteilhafte, versetzungsfreie Bildung der auf der Substratober­ fläche gebildeten Schicht vor bei einer Implantationsdosis im Bereich von 1 . 1014 cm-2 bis 1 . 1017 cm-2. Die Ionenimplantation kann gemäß Patentanspruch 5 wahlweise entweder vor der Abscheidung des kristallinen Films oder aber auch nach der Abscheidung des kristallinen Films zur Bildung der Schicht erfolgen.
Bei einer vorteilhaften Variante des erfindungsgemäßen Verfah­ rens ist vorgesehen, ein auf die Wahl des Substrat- und Filmma­ terials abgestimmte Ionensorte zur Implantation zu wählen. Be­ sonders geeignet können dazu gemäß Patentanspruch 6 leichte Io­ nen oder Edelgasionen sein.
Gemäß Patentanspruch 7 wird das erfindungsgemäße Verfahren sehr vorteilhaft ausgebildet, indem durch weitere Implantationen die Defektstruktur, beispielsweise in der Tiefe, optimiert werden kann. Zudem begünstigt eine solche zweite Implantation mittels einer zweiten Ionensorte die Erhöhung der Defektdichte oder die Erhöhung der Gasbläschendichte.
Gemäß Patentanspruch 8 wird sehr vorteilhaft das erfindungsge­ mäße Verfahren zwecks thermisch induzierter Relaxation und De­ fektreduzierung durch eine Glühbehandlung ergänzt.
Das erfindungsgemäße Verfahren ist nicht beschränkt auf den Ein­ satz von Silizium-Substraten zur Bildung einer vergrabenen, de­ fektreichen Schicht. Vielmehr kann es vorteilhaft sein, eines der gemäß Patentanspruch 9 aufgeführten Substratmaterialien ein­ zusetzen.
Das erfindungsgemäße Bauelement gemäß Patentanspruch 10, 11 oder 12 weist den Vorteil auf, daß die von einem Bauelement geforder­ ten, mikroelektronischen oder optoelektronischen Eigenschaften in den gebildeten Schichten ohne von Threading-Versetzungen nachteilig beeinträchtigt oder gestört zu werden, optimal aus­ bildbar sind.
Einerseits kann es sich bei der erfindungsgemäß hergestellten Schicht bereits um das gewünschte Endprodukt handeln. Jedoch ist es auch vorstellbar, daß diese erfindungsgemäß gebildete Schicht eine geeignete Basis, zum Beispiel als Pufferschicht für das Aufwachsen einer weiteren Schicht bildet. Auf diese Weise bildet sie eine Keimschicht für das weitere Wachstum eines einkristal­ linen Films.
Das erfindungsgemäße Verfahren zur Herstellung einer relaxier­ ten, einkristallinen Schicht mit geringer Versetzungsdichte be­ inhaltet zudem in vorteilhafter Weise die Herstellung einer ver­ grabenen, defektreichen Schicht im Substrat durch Wasserstoff- Implantation. Diese leichte Ionensorte läßt eine präzische, de­ finierte Defektbildung innerhalb des Substrats in erwünschter Tiefe zu.
Die Erfindung ist im weiteren an Hand von Figuren und Ausfüh­ rungsbeispielen näher erläutert. Es zeigt:
Fig. 1 schematische Darstellung einer nach dem bisherigen Ver­ fahren mittels Heteroepitaxie auf nicht gitterfehlange­ paßtem Substrat hergestellten Schicht mit einer Vielzahl durch die Oberflächenschicht verlaufenden Threading- Versetzungen;
Fig. 2 nach dem erfindungsgemäßen Verfahren hergestellte Schicht mit einer nahezu versetzungsfreien Oberfläche;
Fig. 3 Oberflächenstruktur einer konventionell relaxierten Si­ Ge-Schicht;
Fig. 4: Oberflächenstruktur einer erfindungsgemäß hergestellten SiGe-Schicht.
Ausführungsbeispiele
In der Zeichnung wird zur Verdeutlichung der erfindungsgemäßen Verfahrensweise in schematischen Darstellungen eine nach bishe­ riger Verfahrensweise mit einer nach dem erfindungsgemäßen Ver­ fahren hergestellten Schicht verglichen.
In der Fig. 1 ist eine Schicht, die nach dem bisherigen Verfah­ ren mit Heteroepitaxie auf nicht gitterfehlangepaßtem Substrat hergestellt wurde, wobei viele Threading-Versetzungen durch die Oberflächenschicht verlaufen, gezeigt.
In der Fig. 2 ist die nach dem erfindungsgemäßen Verfahren her­ gestellte Schicht in Seitenansicht gezeigt. Die hier eingezeich­ neten, in das Substrat hineinlaufenden Threading-Versetzungen, müssen nicht notwendigerweise entstehen.
Wie aus Fig. 1 zu ersehen ist, gelingt es nach dem als Stand der Technik bekannten Verfahren nicht, auf dem Substrat eine einkri­ stalline, spannungsfreie Oberflächenschicht ohne Threading- Versetzungen abzuscheiden.
Bei dem in Fig. 2 dargestellten Bauteil ist das einkristalline Substrat, das eine vergrabene defektreiche Schicht besitzt, der­ art beschaffen, daß die Threading-Versetzungen in die defektrei­ che Schicht des Substrates verlaufen und nicht durch die einkri­ stalline Oberflächenschicht (den Film) verlaufen.
Ausführungsbeispiel 1 Einkristalliner Si-Ge Mischkristall auf wasserstoff-implantier­ tem Si-Substrat
Als Substrat wurde ein Si-Wafer verwendet. In dieses Substrat wird mit einer handesüblichen Implantationsanlage Wassertoff mit einer Dosis von 1 . 1016 cm-2 und der Energie von ca. 1 keV implan­ tiert, so daß eine oberflächennahe, vergrabene Defektschicht entstand, ohne in den obersten Atomlagen des Si-Substrats Defek­ te zu erzeugen. Die so hergestellte Defektschicht ist bis ca. 700°C stabil, d. h. die Defekte werden bis zu dieser Temperatur kaum ausgeheilt. Dies ermöglicht die nachfolgende Abscheidung von Silizium (Si) und Germanium (Ge) im Verhältnis 80 : 20 mit­ tels Molekularstahlepitaxie (MBE) bei ca. 500°C. Die so erhalte­ ne Oberflächenschicht steht teilweise noch unter mechanischer Spannung.
Durch nachfolgendes Tempern (1100°C, 30 s) wurde die mechanische Spannung der Oberflächenschicht abgebaut, wobei die Versetzungen zur vergrabenen, defektreichen Schicht im Si-Substrat verlaufen (Fig. 2). Die so hergestellten Si-Ge-Schichten können entweder direkt verwendet werden, oder als Zwischenschicht für weiteres epitaktisches Wachstum von Heterostrukturen und Übergittern die­ nen.
Ausführungsbeispiel 2 Einkristalliner Si-Ge Mischkristall auf Si und nachgeschalteter Wasserstoffimplantation
Als Substrat wurde ein Si-Wafer verwendet. Dieses käufliche Sub­ strat wurde - wie in der Si-Epitaxie üblich - gereinigt, um eine perfekte und saubere Oberfläche zu erhalten. Anschließend wurde bei 500°C Si und Ge im Verhältnis 80 : 20 mittels Molekular­ stahlepitaxie (MBE) abgeschieden. Die so erhaltene, einkristal­ line, nur 200 nm dicke Oberflächenschicht steht unter mechani­ scher Spannung. Nach der Epitaxie der Oberflächenschicht wird mit einer Implantationsanlage Wassertoff mit einer Dosis von 1.1016 cm-2 implantiert. Dabei wird die Implantationsenergie der H+-Ionen so gewählt, z. B. 20 kev H+, daß die vergrabene, defek­ treiche Schicht dicht unterhalb der Grenzfläche von der Oberflä­ chenschicht zum Si-Substrat entsteht. Durch nachfolgendes Tem­ pern (1100°C, 30 s) wird die mechanische Spannung der Oberflä­ chenschicht abgebaut, wobei die Versetzungen zur vergrabenen, defektreichen Schicht im Si-Substrat verlaufen (Fig. 2).
Die so hergestellten Si-Ge-Schichten können entweder direkt ver­ wendet werden oder als Zwischenschicht für weiteres epitakti­ sches Wachstum von Heterostrukturen und Übergittern dienen. Ein besonderes Merkmal der erfindungsgemäß hergestellten Schich­ ten liegt darin, daß sie eine deutlich geringere Oberflächenrau­ higkeit aufweisen als die konventionell hergestellten Schichten.
Fig. 3 zeigt den Verlauf einer konventionell hergestellten Schicht, die Oberflächenstufen im Bereich von 1 bis 5 nm (nano­ meter) aufweist. In Gegensatz dazu zeigt der in Fig. 4 darge­ stellte Verlauf einer erfindungsgemäß hergestellten Schicht eine deutlich glattere Oberfläche ohne wesentliche Oberflächenstufen.

Claims (12)

1. Verfahren zur Herstellung einer einkristallinen Schicht auf einem nicht gitterangepaßten, einkristallinen Substrat, bei dem auf der Oberfläche des Substrats die einkristalline Schicht, insbesondere durch Abscheidung, gebildet wird, da­ durch gekennzeichnet, daß in dem einkristallinen Substrat eine vergrabene, defektreiche Schicht gebildet wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die vergrabene, defektreiche Schicht ohne Störung der Struktur der Substratoberfläche möglichst nahe dieser Substra­ toberfläche gebildet wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekenn­ zeichnet, daß die vergrabene, defektreiche Schicht im Substrat mittels Ionenimplantation, insbesondere Wasserstoff- Implantation, gebildet wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Implantation, insbesondere die Wasserstoffimplanta­ tion, mit einer Dosis im Bereich von 1.1014 cm-2 bis 1.1017 cm-2 durchgeführt wird.
5. Verfahren nach Anspruch 1, 2, 3 oder 4, dadurch gekenn­ zeichnet, daß die vergrabene, defektreiche Schicht im Substrat vor oder nach Abscheidung der Oberflächenschicht ge­ bildet wird.
6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Implantation mit leichten Io­ nen oder Edelgasionen durchgeführt wird.
7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß nach der ersten Implantation zur Erzeugung von Defekten eine weitere Implantation unter Einsatz einer von der ersten Ionensorte verschiedenen zweiten Ionen­ sorte durchgeführt wird.
8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Abscheidung der epitaktischen, einkristallinen Oberflächenschicht und der Ionenimplantation eine Glühbehandlung nachgeschaltet wird oder diese Glühbehand­ lung während der Schichtabscheidung erfolgt.
9. Verfahren nach einem der vorhergehenden Ansprüche, gekenn­ zeichnet durch Verwendung von Silizium, Germanium, GaAs, SiC, Saphir, oder InP als Substratmaterial.
10. Bauelement mit einer oder mehreren nach einem der Verfahren gemäß einem der Ansprüche 1 bis 9 hergestellten Schichten.
11. Blaue Diode auf der Basis einer einkristallinen GaN-Schicht auf einem Saphir-Substrat als Bauelement nach Anspruch 10.
12. Transistor, insbesondere Modulated Doped Feldeffekttransi­ stor (ModFET) als Bauelement nach Anspruch 10.
DE19802977A 1998-01-27 1998-01-27 Verfahren zur Herstellung einer einkristallinen Schicht auf einem nicht gitterangepaßten Substrat, sowie eine oder mehrere solcher Schichten enthaltendes Bauelement Withdrawn DE19802977A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE19802977A DE19802977A1 (de) 1998-01-27 1998-01-27 Verfahren zur Herstellung einer einkristallinen Schicht auf einem nicht gitterangepaßten Substrat, sowie eine oder mehrere solcher Schichten enthaltendes Bauelement
PCT/DE1999/000203 WO1999038201A1 (de) 1998-01-27 1999-01-27 Verfahren zur herstellung einer einkristallinen schicht auf einem nicht gitterangepassten substrat, sowie eine oder mehrere solcher schichten enthaltendes bauelement
US09/600,802 US6464780B1 (en) 1998-01-27 1999-01-27 Method for the production of a monocrystalline layer on a substrate with a non-adapted lattice and component containing one or several such layers
EP99907288A EP1051740A1 (de) 1998-01-27 1999-01-27 Verfahren zur herstellung einer einkristallinen schicht auf einem nicht gitterangepasstem substrat, sowie eine oder mehrere solcher schichten enthaltendes bauelement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19802977A DE19802977A1 (de) 1998-01-27 1998-01-27 Verfahren zur Herstellung einer einkristallinen Schicht auf einem nicht gitterangepaßten Substrat, sowie eine oder mehrere solcher Schichten enthaltendes Bauelement

Publications (1)

Publication Number Publication Date
DE19802977A1 true DE19802977A1 (de) 1999-07-29

Family

ID=7855757

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19802977A Withdrawn DE19802977A1 (de) 1998-01-27 1998-01-27 Verfahren zur Herstellung einer einkristallinen Schicht auf einem nicht gitterangepaßten Substrat, sowie eine oder mehrere solcher Schichten enthaltendes Bauelement

Country Status (4)

Country Link
US (1) US6464780B1 (de)
EP (1) EP1051740A1 (de)
DE (1) DE19802977A1 (de)
WO (1) WO1999038201A1 (de)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1014431A2 (de) * 1998-12-22 2000-06-28 DaimlerChrysler AG Verfahren zur Herstellung epitaktischer Silizium-Germaniumschichten
WO2003092058A2 (de) * 2002-04-24 2003-11-06 Forschungszentrum Jülich GmbH Verfahren zur herstellung einer oder mehrerer einkri­stalliner schichten mit jeweils unterschiedlicher gitterstruktur in einer ebene einer schichtenfolge
DE10318283A1 (de) * 2003-04-22 2004-11-25 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur
DE10318284A1 (de) * 2003-04-22 2004-11-25 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur
EP1570511A2 (de) * 2002-11-19 2005-09-07 International Business Machines Corporation Relaxierte sige schichten auf si- oder silizium-auf-isolatorsubstratendurch ionenimplantation und wärmebehandlung
DE10017233B4 (de) * 1999-04-20 2010-08-12 Trikon Holdings Ltd., Newport Verfahren zum Deponieren einer Schicht und zur Herstellung eines akustischen Wellengerätes
WO2014106177A1 (en) * 2012-12-31 2014-07-03 Sunedison, Inc. Processes and apparatus for preparing heterostructures with reduced strain by radial compression

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6488767B1 (en) * 2001-06-08 2002-12-03 Advanced Technology Materials, Inc. High surface quality GaN wafer and method of fabricating same
US6593625B2 (en) 2001-06-12 2003-07-15 International Business Machines Corporation Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing
US6515335B1 (en) 2002-01-04 2003-02-04 International Business Machines Corporation Method for fabrication of relaxed SiGe buffer layers on silicon-on-insulators and structures containing the same
US6746902B2 (en) * 2002-01-31 2004-06-08 Sharp Laboratories Of America, Inc. Method to form relaxed sige layer with high ge content
US7226504B2 (en) * 2002-01-31 2007-06-05 Sharp Laboratories Of America, Inc. Method to form thick relaxed SiGe layer with trench structure
US6583000B1 (en) 2002-02-07 2003-06-24 Sharp Laboratories Of America, Inc. Process integration of Si1-xGex CMOS with Si1-xGex relaxation after STI formation
US6793731B2 (en) * 2002-03-13 2004-09-21 Sharp Laboratories Of America, Inc. Method for recrystallizing an amorphized silicon germanium film overlying silicon
US6703293B2 (en) 2002-07-11 2004-03-09 Sharp Laboratories Of America, Inc. Implantation at elevated temperatures for amorphization re-crystallization of Si1-xGex films on silicon substrates
GB0220438D0 (en) 2002-09-03 2002-10-09 Univ Warwick Formation of lattice-turning semiconductor substrates
US6699764B1 (en) 2002-09-09 2004-03-02 Sharp Laboratories Of America, Inc. Method for amorphization re-crystallization of Si1-xGex films on silicon substrates
US6903384B2 (en) * 2003-01-15 2005-06-07 Sharp Laboratories Of America, Inc. System and method for isolating silicon germanium dislocation regions in strained-silicon CMOS applications
US6825086B2 (en) * 2003-01-17 2004-11-30 Sharp Laboratories Of America, Inc. Strained-silicon channel CMOS with sacrificial shallow trench isolation oxide liner
US8889530B2 (en) * 2003-06-03 2014-11-18 The Research Foundation Of State University Of New York Formation of highly dislocation free compound semiconductor on a lattice mismatched substrate
WO2004109775A2 (en) * 2003-06-03 2004-12-16 The Research Foundation Of State University Of New York Formation of highly dislocation free compound semiconductor on a lattice mismatched substrate
US7071022B2 (en) * 2003-07-18 2006-07-04 Corning Incorporated Silicon crystallization using self-assembled monolayers
US7282738B2 (en) * 2003-07-18 2007-10-16 Corning Incorporated Fabrication of crystalline materials over substrates
KR20060056331A (ko) * 2003-07-23 2006-05-24 에이에스엠 아메리카, 인코포레이티드 절연체-상-실리콘 구조 및 벌크 기판 상의 ＳｉＧｅ 증착
EP1519409B1 (de) * 2003-09-26 2008-08-20 S.O.I. Tec Silicon on Insulator Technologies S.A. Verfahren zur Herstellung vonn Substraten für epitakitisches Wachstum
US7030002B2 (en) * 2004-02-17 2006-04-18 Sharp Laboratories Of America, Inc. Low temperature anneal to reduce defects in hydrogen-implanted, relaxed SiGe layer
EP1571241A1 (de) * 2004-03-01 2005-09-07 S.O.I.T.E.C. Silicon on Insulator Technologies Herstellungsverfahren eines Substrates
CA2571483A1 (en) * 2004-06-21 2005-12-29 Wageningen University Tailor-made functionalized silicon and/or germanium surfaces
DE102004048096A1 (de) * 2004-09-30 2006-04-27 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur
JP4654710B2 (ja) * 2005-02-24 2011-03-23 信越半導体株式会社 半導体ウェーハの製造方法
US7364989B2 (en) * 2005-07-01 2008-04-29 Sharp Laboratories Of America, Inc. Strain control of epitaxial oxide films using virtual substrates
US7901968B2 (en) * 2006-03-23 2011-03-08 Asm America, Inc. Heteroepitaxial deposition over an oxidized surface
EP2012367B1 (de) * 2007-07-02 2012-02-29 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Mehrfachsolarzelle
TWI398017B (zh) * 2007-07-06 2013-06-01 Huga Optotech Inc 光電元件及其製作方法
US9127345B2 (en) 2012-03-06 2015-09-08 Asm America, Inc. Methods for depositing an epitaxial silicon germanium layer having a germanium to silicon ratio greater than 1:1 using silylgermane and a diluent
US9171715B2 (en) 2012-09-05 2015-10-27 Asm Ip Holding B.V. Atomic layer deposition of GeO2
US9218963B2 (en) 2013-12-19 2015-12-22 Asm Ip Holding B.V. Cyclical deposition of germanium
CN117480615A (zh) 2021-06-14 2024-01-30 亚琛工业大学 量子比特元件
CN117480592A (zh) 2021-06-14 2024-01-30 亚琛工业大学 量子比特元件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DD248224A1 (de) * 1984-06-20 1987-07-29 Univ Berlin Humboldt Verfahren zur herstellung von halbleiterbauelementen

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE248224C (de)
JPH0770711B2 (ja) 1986-06-05 1995-07-31 株式会社日本自動車部品総合研究所 半導体装置
DE3743734C2 (de) * 1987-12-23 1996-09-26 Licentia Gmbh Verfahren zur Herstellung von vergrabenen, isolierenden Schichten und damit hergestellter Halbleiterkörper
US5084411A (en) * 1988-11-29 1992-01-28 Hewlett-Packard Company Semiconductor processing with silicon cap over Si1-x Gex Film
DE4029060C2 (de) * 1990-09-13 1994-01-13 Forschungszentrum Juelich Gmbh Verfahren zur Herstellung von Bauteilen für elektronische, elektrooptische und optische Bauelemente
US5198371A (en) * 1990-09-24 1993-03-30 Biota Corp. Method of making silicon material with enhanced surface mobility by hydrogen ion implantation
US5726440A (en) * 1995-11-06 1998-03-10 Spire Corporation Wavelength selective photodetector
US5920764A (en) * 1997-09-30 1999-07-06 International Business Machines Corporation Process for restoring rejected wafers in line for reuse as new
US6211095B1 (en) * 1998-12-23 2001-04-03 Agilent Technologies, Inc. Method for relieving lattice mismatch stress in semiconductor devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DD248224A1 (de) * 1984-06-20 1987-07-29 Univ Berlin Humboldt Verfahren zur herstellung von halbleiterbauelementen

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Datenbank: chemical Abstracts (MCAPLUS) auf STN. American chemical Society, AN 1987, 545772, be- nutzt am 7.8.98, AB, JP 62-130511 A2 *
E.A.Fitzgerald et al. In: Thin Solid Films, 294, 1997, S.3ff *

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1014431A3 (de) * 1998-12-22 2002-01-23 DaimlerChrysler AG Verfahren zur Herstellung epitaktischer Silizium-Germaniumschichten
EP1014431A2 (de) * 1998-12-22 2000-06-28 DaimlerChrysler AG Verfahren zur Herstellung epitaktischer Silizium-Germaniumschichten
DE10017233B4 (de) * 1999-04-20 2010-08-12 Trikon Holdings Ltd., Newport Verfahren zum Deponieren einer Schicht und zur Herstellung eines akustischen Wellengerätes
WO2003092058A2 (de) * 2002-04-24 2003-11-06 Forschungszentrum Jülich GmbH Verfahren zur herstellung einer oder mehrerer einkri­stalliner schichten mit jeweils unterschiedlicher gitterstruktur in einer ebene einer schichtenfolge
WO2003092058A3 (de) * 2002-04-24 2004-01-29 Forschungszentrum Juelich Gmbh Verfahren zur herstellung einer oder mehrerer einkri­stalliner schichten mit jeweils unterschiedlicher gitterstruktur in einer ebene einer schichtenfolge
EP1570511A4 (de) * 2002-11-19 2009-06-10 Ibm Relaxierte sige schichten auf si- oder silizium-auf-isolatorsubstratendurch ionenimplantation und wärmebehandlung
EP1570511A2 (de) * 2002-11-19 2005-09-07 International Business Machines Corporation Relaxierte sige schichten auf si- oder silizium-auf-isolatorsubstratendurch ionenimplantation und wärmebehandlung
DE10318283A1 (de) * 2003-04-22 2004-11-25 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur
DE10318284A1 (de) * 2003-04-22 2004-11-25 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur
WO2014106177A1 (en) * 2012-12-31 2014-07-03 Sunedison, Inc. Processes and apparatus for preparing heterostructures with reduced strain by radial compression
WO2014106155A2 (en) * 2012-12-31 2014-07-03 Sunedison, Inc. Processes and apparatus for preparing heterostructures with reduced strain by radial distension
WO2014106155A3 (en) * 2012-12-31 2014-10-30 Sunedison, Inc. Processes and apparatus for preparing heterostructures with reduced strain by radial distension
US11276582B2 (en) 2012-12-31 2022-03-15 Globalwafers Co., Ltd. Apparatus for stressing semiconductor substrates
US11276583B2 (en) 2012-12-31 2022-03-15 Globalwafers Co., Ltd. Apparatus for stressing semiconductor substrates
US11282715B2 (en) 2012-12-31 2022-03-22 Globalwafers Co., Ltd. Apparatus for stressing semiconductor substrates
EP4002429A1 (de) * 2012-12-31 2022-05-25 GlobalWafers Co., Ltd. Vorrichtung zur herstellung von heterostrukturen mit reduzierter dehnung durch radiale kompression
US11764071B2 (en) 2012-12-31 2023-09-19 Globalwafers Co., Ltd. Apparatus for stressing semiconductor substrates

Also Published As

Publication number Publication date
US6464780B1 (en) 2002-10-15
EP1051740A1 (de) 2000-11-15
WO1999038201A1 (de) 1999-07-29

Similar Documents

Publication Publication Date Title
DE19802977A1 (de) Verfahren zur Herstellung einer einkristallinen Schicht auf einem nicht gitterangepaßten Substrat, sowie eine oder mehrere solcher Schichten enthaltendes Bauelement
DE602004003910T2 (de) Pufferstruktur für Heteroepitaxie auf einem Siliciumsubstrat
DE69827824T3 (de) Kontrolle der verspannungsdichte durch verwendung von gradientenschichten und durch planarisierung
EP1604390B9 (de) Verfahren zur herstellung einer spannungsrelaxierten schichtstruktur auf einem nicht gitterangepassten substrat sowie verwendung eines solchen schichtsystems in elektronischen und/oder optoelektronischen bauelementen
DE10137369B4 (de) Halbleitersubstrat, Feldeffekt-Transistor, Verfahren zur Bildung einer SiGe-Schicht und Verfahren zur Bildung einer gespannten Si-Schicht unter Verwendung derselben, und Verfahren zur Herstellung eines Feldeffekt-Transistors
DE102010039147B4 (de) Halbleiterstruktur und ein Verfahren zum Bilden derselben
EP0475378B1 (de) Verfahren zur Herstellung von Substraten für elektronische, elektrooptische und optische Bauelemente
EP1014431A2 (de) Verfahren zur Herstellung epitaktischer Silizium-Germaniumschichten
WO2004095552A2 (de) Verfahren zur herstellung einer verspannten schicht auf einem substrat und schichtstruktur
WO2011051499A1 (de) Verfahren zur herstellung von silizium-halbleiterscheiben mit einer schicht zur integration von iii-v halbleiterbauelementen
DE3335189A1 (de) Verfahren zum herstellen einer heterostruktur
DE102018213434A1 (de) Verfahren zur Herstellung von Galliumnitridsubstrat unter Verwendung der Multiionimplantation
DE102018213437A1 (de) Verfahren zur Herstellung von Galliumnitridsubstrat unter Verwendung von Hydriddampfphasenepitaxie
EP1497855B1 (de) Verfahren zur herstellung einer oder mehrerer einkristalliner schichten mit jeweils unterschiedlicher gitterstruktur in einer ebene einer schichtenfolge
DE10009876A1 (de) Verfahren zum Bilden eines einkristallinen Films
DE112019003987T5 (de) VERFAHREN ZUR HERSTELLUNG EINES GaN-LAMINATSUBSTRATS
DE3617927C2 (de)
DE4139159C2 (de) Verfahren zum Diffundieren von n-Störstellen in AIII-BV-Verbindungshalbleiter
DE10043587B4 (de) Verfahren zur Herstellung eines Substrats, nach diesem Verfahren hergestelltes Substrat
DE112017005704T5 (de) Verfahren zum Herstellen eines Silizium-Einkristalls und Silizium-Einkristallwafer
EP1794779A2 (de) Verfahren zur herstellung einer verspannten schicht auf einem substrat und schichtstruktur
DE4438380C1 (de) Verfahren zur Abscheidung von einkristallinen Mischkristallschichten aus Ge¶x¶Si¶1¶¶-¶¶x¶ für Halbleiterbauelemente
EP0417348A1 (de) Verfahren zur Herstellung eines dotierten Bereiches in einer Halbleiterschicht
DE3334236A1 (de) Halbleiteranordnung aus einem verbindungshalbleitermaterial
WO2007063085A1 (de) Verfahren zum herstellen eines halbleiterbauelementes

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R120 Application withdrawn or ip right abandoned
R120 Application withdrawn or ip right abandoned

Effective date: 20150113