TWI398017B - 光電元件及其製作方法 - Google Patents

光電元件及其製作方法 Download PDF

Info

Publication number
TWI398017B
TWI398017B TW096124609A TW96124609A TWI398017B TW I398017 B TWI398017 B TW I398017B TW 096124609 A TW096124609 A TW 096124609A TW 96124609 A TW96124609 A TW 96124609A TW I398017 B TWI398017 B TW I398017B
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor structure
substrate
semiconductor
manufacturing
Prior art date
Application number
TW096124609A
Other languages
English (en)
Other versions
TW200903840A (en
Inventor
Tzong Liang Tsai
Ming Huang Hong
Original Assignee
Huga Optotech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huga Optotech Inc filed Critical Huga Optotech Inc
Priority to TW096124609A priority Critical patent/TWI398017B/zh
Priority to US11/998,405 priority patent/US20090008625A1/en
Publication of TW200903840A publication Critical patent/TW200903840A/zh
Application granted granted Critical
Publication of TWI398017B publication Critical patent/TWI398017B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photovoltaic Devices (AREA)
  • Led Devices (AREA)

Description

光電元件及其製作方法
本發明主要是揭露一種光電元件，更特別地是提供具有霧化層之基底，以改變基底之晶格結構並且可以增加整個光電元件的光電效率。
為了改善氮化鎵化合物層的結晶品質，必需解決在藍寶石(sapphire)與做為發光層之氮化鎵化合物層之間的晶格匹配的問題。因此，於習知技術中，例如美國專利公告號5,122,845(如第1圖所示)係在基底100與氮化鎵層102之間形成以氮化鋁(AlN))為主之緩衝層(buffer layer)101，且此緩衝層101的結晶結構係以微結晶(microcrystal)或是多結晶(polycrystal)且在非結晶矽的狀態下混合，藉此緩衝層101之結晶結構可以改善在氮化鎵化合物層103之間的晶格不匹配(crystal mismatching)的問題。又如美國專利公告號5,290,393(如第2圖所示)所示，其光電元件係以氮化鎵為主之化合物半導體層202，例如Gax Al1-x N(0<x≦1)。然而，在基底200上以磊晶的方式形成化合物半導體層202時，在基底200上的晶格表面圖案不佳且會影響到後續製作藍光光電元件的品質，因此藉由一緩衝層201例如Gax Alx-1 N來改善基底200與化合物半導體202之間的晶格匹配問題。此外，請參閱美國專利公告號5,929,466或是美國專利公告號5,909,040(如第3圖所示)所揭示，為了減少晶格不匹配的問題係以氮化鋁301做為第一緩衝層形成在基底300上、氮化銦(InN)層302做為第二緩衝層形成在第一緩衝層301上，以改善與基底300之間的晶格不匹配的問題。
鑒於以上的問題，本發明的主要目的在於利用雷射可以聚集能量在基 底的一定深度，利用高能量使得基底之材料產生以多晶矽或非晶矽的晶格排列方式、且在基底內成一霧化層(atomization layer)，藉此，可以將基底上層光電元件所發出的光散射出光電元件外部，以減少全反射效應且達到增加光電效率。
本發明之另一目的係提供具有多層半導體結構之光電元件，藉此多層半導體結構可以減少發光層與第一半導體結構層之晶格不匹配的問題。
根據上述之目的，本發明揭露一種光電半導體結構，包含：一基底，具有第一表面及第二表面，且在第一表面與第二表面之間具有一霧化層(atomization layer)；一多層半導體結構在基底之第一表面上，其至少包含：一第一半導體結構層形成在基底上、第二半導體結構層、及主動層介於第一半導體結構層與第二半導體結構層之間。
本發明還揭露一種光電元件，包含：一第一電極；基底，形成在第一電極之上且具有第一表面及第二表面，在第一表面與第二表面之間具有一霧化層；一多層半導體結構層形成在基底的第一表面上，且多層半導體結構層至少包含：第一半導體結構層、第二半導體結構層及主動層形成在第一半導體結構層及第二半導體結構層之間；透明導電層形成在第二半導體結構層上及第二電極形成在透明導電層上。
有關本發明的特徵與實作，茲配合圖示作最佳實施例詳細說明如下。(為使對本發明的目的、構造、特徵、及其功能有進一步的瞭解，茲配合實施例詳細說明如下。)
首先請參閱第4A圖，係表示根據本發明所揭露之光電半導體結構之剖視圖。光電半導體結構包含：一基底10，具有第一表面10A及第二表面10B、且具有一霧化層12位於第一表面10A與第二表面10B之間，及一多層半導 體結構層30，其中多層半導體結構層30至少包含：第一半導體結構層32、第二半導體結構層36及一主動層34位於第一半導體結構層32及第二半導體結構層36之間。在此，第一半導體結構層32可以是n-type之半導體層，及第二半導體結構層36可以是P-type之半導體層。主動層34可以是多層量子井(MQW；Multiple Quantum Well)或是量子井(QW；Quantum Well)。
在本實施例中，係利用雷射(laser)內雕技術，利用雷射可以聚集能量在基底10的一定深度，使得在基底10的內部形成一霧化層(atomization layer)12，在此，基底10內的霧化層12可以做為光散射層，可以將基底10上的發光元件所發出的光散射出光電元件外部，藉此可以減少全反射效應及增加光取出效果。
另外，在執行雷射內雕的過程中，不會破壞基底10的表面，也不會影響後續磊晶成長的磊晶品質。再者，藉由雷射所產生的能量，促使在基底10內部(即第一表面10A與第二表面10B之間)的晶格結構重新排列，其晶格排列的方式可以多晶矽(polycrystal)或是非多晶矽(amorporous)結構形成重排，可以增加光電元件的發光效率。在此，霧化層12的深度可以藉由雷射焦距來控制，可以配合發光波長來設計最佳深度。例如，以波長355nm雷射光源，頻率在70kHz至250kHz之間，調整適當的光學聚焦模組將雷射光源聚焦在藍寶石基底10表面下約10um至30um之間的深度進行約3um厚度霧化層處理。此基底10上以磊晶方式依序形成第一半導體結構層(n型氮化鎵半導體層)32、主動層34及第二半導體結構層(p型氮化鎵半導體導電層)36之光電半導體結構30，此光電半導體結構30在具有霧化層12之基底10之發光效率為一般基底之發光效率高約15%。
另外，根據本實施例所揭露之光電半導體結構中，更可以包含一緩衝層20形成在基底10與多層半導體結構層30之間，如第4B圖所示。此緩衝層20可以是含氮化鎵(GaN)之化合物層，或是以第一含氮化合物層22/五族/二族化合物層24/第二含氮化合物層26所構成化合物層來做為緩衝層 20，其中第一含氮化合物層22可以是氮化銦鎵鋁(AlInGaN)層、氮化銦鎵(InGaN)層、氮化鋁鎵(AlGaN)層及氮化鋁銦(AlInN)層。第二含氮化合物層26之材料係選自於下列之族群：氮化鋁鎵(AlGaN)及氮化鎵(GaN)。五族/二族化合物層24中之二族之材料係選自於下列之族群：鈹(Be)、鎂(Mg)、鈣(Ca)、鍶(Sr)、鋇(Ba)、鐳(Ra)、鋅(Zn)、鎘(Cd)及汞(Hg)；以及五族之材料係選自於下列之族群：氮(N)、磷(P)、砷(As)、銻(Sb)及鉍(Bi)。
因此，藉由第一含氮化合物層22、五族/二族化合物層24及第二含氮化合物層26所構成之緩衝層20係為一多層應力緩衝層結構(multi-strain releasing layer structure)，藉由此多層應力緩衝層結構可以做為後續利用磊晶成長之磊晶堆疊結構之起始層。另外，此多層應力緩衝層結構(即緩衝層)20與多層半導體結構層30中的第一半導體結構層32之間有良好的晶格匹配，並且得到品質良好的含氮化鎵之半導體層。
接著，請參閱第5A圖及第5B圖，係表示本發明所揭露之光電半導體結構之另一具體實施例之剖視圖。在第5A圖及第5B圖中，基底10及多層半導體結構層30之形成方法、結構及特性均與第4A圖及第4B圖相同，因此不再重複陳述。第5A圖及第5B圖與第4A圖及第4B圖的差異性在於，在具有霧化層12之基底10的上方，依序以磊晶方式形成第一半導體結構層32、主動層34及第二半導體結構層36之後，使用蝕刻製程以移除部份的第二半導體結構層36、主動層34及第一半導體結構層32以裸露出部份的第一半導體導電層32以完成光電元件之結構。
請繼續參閱第6A圖，係表示根據本發明所揭露之光電元件之剖視圖。同樣地，第6A圖中所揭示之元件之結構、形成方法及特性均與第4A圖相同，因此不再重複敘述。如第6A圖所述，光電元件包括：一第一電極50；具有霧化層12之基底10形成在第一電極50上方；多層半導體結構層30在基底10上方，其中，多層半導體結構層30至少包含：第一半導體結構層32、第二半導體結構層36及主動層34介於第一半導體結構層32及第二半 導體結構層36之間；接著，一透明導電層40形成在多層半導體結構層30之上；最後，第二電極60形成在透明導電層40之上。在此實施例中，形成透明導電層50之方式係在多層半導體結構層30形成在基底10上方之後，將反應容器溫度降低至室溫，然後由反應容器中取出磊晶晶片，並且在多層半導體結構層30之第二半導體結構層36的表面上形成某一特定形狀之光罩圖樣，然後再於反應性離子蝕刻(RIE)裝置中進行蝕刻。於蝕刻之後，再在整個第二半導體結構層36上形成一透明導電層50，其厚度約為2500埃，且材料可以選自於下列之族群：Ni/Au、NiO/Au、Ta/Au、TiWN、TiN、氧化銦錫、氧化鉻錫、氧化銻錫、氧化鋅鋁及氧化鋅錫。
接著，在透明導電層40上形成一層厚度約為2000um之第二電極60。在本實施例中，第二半導體結構層36為一p型氮化物半導體層，因此第二電極60之材料可以由Au/Ge/Ni、Ti/Al、Tl/Al/Ti/Au或Cr/Au合金所構成。最後於基底10上形成第一電極50，此第一電極50之材料可以是Au/Ge/Ni、Ti/Al、Tl/Al/Ti/Au或Cr/Au合金或是W/Al合金。因此，根據以上所述，即可以得到一個具體的光電元件，在此要說明的是由於第一電極50及第二電極60在光電元件的製程中為一習知技藝，故在本發明中不再進一步的敘述。
在此要說明的是，在第6A圖所表示的光電元件中，更可以包含一緩衝層20形成在具有霧化層12之基底10的上方，如第6B圖所示，其緩衝層20可以是含氮化鎵層、或是由第一含氮化合物層22/五族/二族化合物層24/第二含氮化合物層26所構成之多層應力緩衝層結構20，藉由此緩衝層20可以做為後續利用磊晶成長之磊晶堆疊結構之起始層。另外，此多層應力緩衝層結構(即緩衝層)20與多層半導體結構層30之第一半導體結構層32之間有良好的晶格匹配，並且得到品質良好的含氮化鎵之半導體層。
請參閱第7A圖，係表示根據本發明所揭露之光電元件之另一具體實施例之剖視圖。在此，第7A圖中所揭示之部份元件之結構、形成方法及特性 均與第6A圖相同，因此不再重複敘述。如第7A圖所示，光電元件包含：具有霧化層12之基底10；多層半導體結構層30在基底10上方，其中，多層半導體結構層30至少包含：第一半導體結構層32、主動層34形成在第一半導體結構層32上、第二半導體結構層36形成在主動層34上；接下來，使用一蝕刻製程以移除部份第二半導體結構層36、部份主動層34及部份第一半導體結構層32，以裸露出部份第一半導體結構層32，在此第一半導體結構層32所裸露出的部份為第二部份，而由主動層34及第二半導體結構層36覆蓋之部份為第一部份，且第一部份遠離第二部份；接著，一透明導電層40形成在多層半導體結構層30之上；接著，第一電極50形成在第一半導體結構層32之第二部份之上，及第二電極60形成在透明導電層40之上。
同樣地，在第7A圖所表示的光電元件中，更可以包含一緩衝層20形成在具有霧化層12之基底10的上方，如第7B圖所示，其緩衝層20可以是含氮化鎵層、或是由第一含氮化合物層22/五族/二族化合物層24/第二含氮化合物層26所構成之多層應力緩衝層結構20，藉由此緩衝層20可以做為後續利用磊晶成長之磊晶堆疊結構之起始層。另外，此多層應力緩衝層結構(即緩衝層)20與多層半導體結構層30之第一半導體結構層32之間有良好的晶格匹配，並且得到品質良好的含氮化鎵之半導體層。
雖然本發明以前述之較佳實施例揭露如上，然其並非用以限定本發明，任何熟習相像技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之專利保護範圍須視本說明書所附之申請專利範圍所界定者為準。
10‧‧‧基底
10A‧‧‧第一表面
10B‧‧‧第二表面
12‧‧‧霧化層
20‧‧‧緩衝層
22‧‧‧第一含氮化合物層
24‧‧‧五族/二族化合物層
26‧‧‧第二含氮化合物層
30‧‧‧多層半導體結構層
32‧‧‧第一半導體結構層
34‧‧‧主動層
36‧‧‧第二半導體結構層
40‧‧‧透明導電層
50‧‧‧第一電極
60‧‧‧第二電極
100‧‧‧基底
101‧‧‧緩衝層
102‧‧‧氮化鎵層
103‧‧‧氮化鎵化合物層
200‧‧‧基底
201‧‧‧緩衝層
202‧‧‧化合物半導體層
300‧‧‧基底
301‧‧‧第一緩衝層
302‧‧‧第二緩衝層
第1圖係根據習知技術中所揭露之技術，表示光電元件之剖面示意圖；第2圖係根據習知技術中所揭露之技術，表示以磊晶成長之磊晶晶圓 之剖面示意圖；第3圖係根據習知技術中所揭露之技術，表示光電元件之剖面示意圖；第4A圖及第4B圖係根據本發明所揭露之技術，表示光電半導體結構之兩個具體實施例之兩個剖面示意圖；第5A圖及第5B圖係根據本發明所揭露之技術，表示光電半導體結構之另外兩個具體實施例之兩個剖面示意圖；第6A圖及第6B圖係根據本發明所揭露之技術，表示光電元件之兩個具體實施例之兩個剖面示意圖；及第7A圖及第7B圖係根據本發明所揭露之技術，表示光電元件之另外兩個具體實施例之兩個剖面示意圖。
10‧‧‧基底
10A‧‧‧第一表面
10B‧‧‧第二表面
12‧‧‧霧化層
30‧‧‧多層半導體結構層
32‧‧‧第一半導體結構層
34‧‧‧主動層
36‧‧‧第二半導體結構層
40‧‧‧透明導電層
50‧‧‧第一電極
60‧‧‧第二電極

Claims (63)

  1. 一種光電半導體磊晶結構，包含：一基底，具有實質上平坦的一第一表面及實質上平坦的一第二表面，在該第一表面及該第二表面之間具有一霧化層；及一多層半導體結構層，形成在該基底之該第一表面上，其中該多層半導體結構層至少包含：一第一半導體結構層，形成在該基底上；一第二半導體結構層；及一主動層，形成在該第一半導體結構層及該第二半導體結構層之間。
  2. 如申請專利範圍第1項所述之光電半導體結構，其中該霧化層之厚度不小於10埃。
  3. 如申請專利範圍第1項所述之光電半導體結構，更包含一緩衝層至少包含一第一含氮化合物層/一五族/二族化合物層/一第二含氮化合物層在該基底及該多層半導體結構層之間。
  4. 如申請專利範圍第3項所述之光電半導體結構，其中該緩衝層至少包含一氮化鎂(MgN)層。
  5. 如申請專利範圍第1項所述之光電半導體結構，其中該第一半導體結構層為一N-type之半導體層。
  6. 如申請專利範圍第1項所述之光電半導體結構，其中該第二半導體結構層為一P-type之半導體層。
  7. 如申請專利範圍第1項所述之光電半導體結構，其中該主動層為一多層量子井(MQW)或一量子井(QW)。
  8. 如申請專利範圍第7項所述之光電半導體結構，其中該多層量子井(MQW)具有複數個不規則且高低起伏之表面。
  9. 一種光電元件，包含：提供一第一電極； 一基底，形成在該第一電極之上且具有實質上平坦的一第一表面及實質上平坦的一第二表面，在該第一表面及該第二表面之間具有一霧化層；及一多層半導體結構層，形成在該基底之該第一表面上，其中該多層半導體結構層至少包含：一第一半導體結構層，形成在該基底上；一第二半導體結構層；及一主動層，形成在該第一半導體結構層及該第二半導體結構層之間；一透明導電層，形成在該第二半導體結構層上；及一第二電極，形成在該透明導電層之上。
  10. 如申請專利範圍第9項所述之光電元件，其中該霧化層之厚度不小於10埃。
  11. 如申請專利範圍第9項所述之光電元件，更包含一緩衝層在該基底及該多層半導體結構層之間。
  12. 如申請專利範圍第9項所述之光電元件，其中該緩衝層至少包含一五族/二族化合物層。
  13. 如申請專利範圍第11項所述之光電元件，其中該緩衝層至少包含一氮化鎂(MgN)層。
  14. 如申請專利範圍第9項所述之光電元件，其中該第一半導體結構層為一N-type之半導體層。
  15. 如申請專利範圍第9項所述之光電元件，其中該第二半導體結構層為一P-type之半導體層。
  16. 如申請專利範圍第9項所述之光電元件，其中該主動層為一多層量子井(MQW)。
  17. 如申請專利範圍第16項所述之光電元件，其中該多層量子井(MQW)具有複數個不規則且高低起伏之表面。
  18. 一種光電元件，包含：提供一基底，具有實質上平坦的一第一表面及實質上平坦的一第二表面，在該第一表面及該第二表面之間具有一霧化層；及一第一半導體結構層，形成在該基底上，且具有一第一部份及裸露之一第二部份；一第一電極，形成在該第一半導體導結構層之裸露之該第二部份；一主動層，形成在該第一半導體結構層之該第一部份；及一第二半導體結構層，形成在該主動層上；一透明導電層，形成在該第二半導體結構層上；及一第二電極，形成在該透明導電層之上。
  19. 如申請專利範圍第18項所述之光電元件，其中該霧化層之厚度不小於10埃。
  20. 如申請專利範圍第18項所述之光電元件，更包含一緩衝層在該基底及該多層結構層之間。
  21. 如申請專利範圍第20項所述之光電元件，其中該緩衝層至少包含一五族/二族化合物層。
  22. 如申請專利範圍第20項所述之光電元件，其中該緩衝層至少包含一氮化鎂(MgN)層。
  23. 如申請專利範圍第18項所述之光電元件，其中該第一半導體結構層為一N-type之半導體層。
  24. 如申請專利範圍第18項所述之光電元件，其中該第二半導體結構層為一P-type之半導體層。
  25. 如申請專利範圍第18項所述之光電元件，其中該主動層為一多層量子井(MQW)。
  26. 如申請專利範圍第25項所述之光電元件，其中該多層量子井(MQW)具有複數個不規則且高低起伏之表面。
  27. 如申請專利範圍第18項所述之光電元件，其中該透明導電層之材料係選自於下列之族群：Ni/Au、NiO/Au、Ta/Au、TiWN、TiN、氧化銦、氧化錫、氧化銦錫、氧化鉻錫、氧化銻錫、氧化鋅、氧化鋅鋁及氧化鋅錫。
  28. 一種光電半導體結構的製作方法，包含：提供一基底，具有實質上平坦的一第一表面及實質上平坦的一第二表面；執行一雷射內雕步驟，使得該基底之晶格結構重新排列，且在該第一表面及該第二表面之間形成一霧化層在該基底內部；及形成一多層半導體結構層在該基底之該第一表面上，更包含：形成一第一半導體結構層在該基底之實質上平坦的該第一表面上；形成一第二半導體結構層；及形成一主動層在該第一半導體結構層及該第二半導體結構層之間。
  29. 如申請專利範圍第28項所述之製作方法，其中該霧化層之厚度不小於10埃。
  30. 如申請專利範圍第28項所述之製作方法，其中該基底之晶格結構重新排列係以多晶矽(polycrystal)結構排列。
  31. 如申請專利範圍第28項所述之製作方法，其中該基底之晶格結構重新排列係以非晶性(amorphrous)結構排列。
  32. 如申請專利範圍第28項所述之製作方法，更包含形成至少具有一五族/二族族化合物之一緩衝層在該基底及該多層結構層之間。
  33. 如申請專利範圍第32項所述之製作方法，其中該五族/二族化合物之該緩衝層中之二族之材料係選自於下列之族群：鈹(Be)、鎂(Mg)、鈣(Ca)、鍶(Sr)、鋇(Ba)、鐳(Ra)、鋅(Zn)、鎘(Cd)及汞(Hg)。
  34. 如申請專利範圍第32項所述之製作方法，其中該五族/二族化合物之該緩衝層中之五族之材料係選自於下列之族群：氮(N)、磷(P)、砷(As)、銻(Sb)及鉍(Bi)。
  35. 如申請專利範圍第28項所述之製作方法，其中該第一半導體結構層為一N-type之半導體層。
  36. 如申請專利範圍第28項所述之製作方法，其中該第二半導體結構層為一P-type之半導體層。
  37. 如申請專利範圍第28項所述之製作方法，其中該第主動層為一多層量子井(MQW)。
  38. 如申請專利範圍第37項所述之製作方法，其中該多層量子井(MQW)具有複數個不規則且高低起伏之表面。
  39. 如申請專利範圍第28項所述之製作方法，其中執行一蝕刻步驟以移除部份該第二半導體結構層、該主動層及該第一半導體結構層以裸露部份該第一半導體結構層。
  40. 一種光電元件的製作方法，包含：提供一第一電極；形成一基底在該第一電極上，其中該基底具有實質上平坦的一第一表面及實質上平坦的一第二表面；執行一雷射內雕步驟，使得該基底之晶格結構重新排列，且在該第一表面及該第二表面之間形成一霧化層在該基底內部；及形成一多層半導體結構層在該基底之實質上平坦的該第一表面上，更包含：形成一第一半導體結構層在該基底之該第一表面上；形成一第二半導體結構層；及形成一主動層在該第一半導體結構層及該第二半導體結構層之間；形成一透明導電層在該第二半導體結構層上；及形成一第二電極在該透明導電層上。
  41. 如申請專利範圍第40項所述之製作方法，其中該霧化層之厚度不小於10埃。
  42. 如申請專利範圍第40項所述之製作方法，其中該基底之晶格結構重新排列係以多晶矽結構排列。
  43. 如申請專利範圍第40項所述之製作方法，其中該基底之晶格結構重新排列係以非晶性結構排列。
  44. 如申請專利範圍第40項所述之製作方法，更包含形成具有一五族/二族化合物之一緩衝層在該基底及該多層半導體結構層之間。
  45. 如申請專利範圍第44項所述之製作方法，其中該II/V族化合物之該緩衝層中之二族之材料係選自於下列之族群：鈹(Be)、鎂(Mg)、鈣(Ca)、鍶(Sr)、鋇(Ba)、鐳(Ra)、鋅(Zn)、鎘(Cd)及汞(Hg)。
  46. 如申請專利範圍第44項所述之製作方法，其中該II/V族化合物之該緩衝層中之五族之材料係選自於下列之族群：氮(N)、、磷(P)、砷(As)、銻(Sb)及鉍(Bi)。
  47. 如申請專利範圍第40項所述之製作方法，其中該第一半導體結構層為一N-type之半導體層。
  48. 如申請專利範圍第40項所述之製作方法，其中該第二半導體結構層為一P-type之半導體層。
  49. 如申請專利範圍第40項所述之製作方法，其中該主動層為一多層量子井(MQW)或一量子井(QW)。
  50. 如申請專利範圍第40項所述之製作方法，其中該多層量子井(MQW)具有複數個不規則且高低起伏之表面。
  51. 如申請專利範圍第40項所述之製作方法，其中該透明導電層之材料係選自於下列之族群：Ni/Au、NiO/Au、Ta/Au、TiWN、TiN、氧化銦、氧化錫、氧化銦錫、氧化鉻錫、氧化銻錫、氧化鋅、氧化鋅鋁及氧化鋅錫。
  52. 一種光電元件的製作方法，包含：提供一基底，具有實質上平坦的一第一表面及實質上平坦的一第二表面； 執行一雷射內雕技術，使得該基底之晶格結構重新排列，且在該第一表面及該第二表面之間形成一霧化層在該基底內部；形成一第一半導體結構層在該基底之實質上平坦的該第一表面上；形成一第二半導體結構層；及形成一主動層在該第一半導體結構層及該第二半導體結構層之間；蝕刻部份該第二半導體結構層、部份該主動層以及部份該第一半導體結構層以裸露出部份該第一半導體結構層；形成一透明導電層在該第二半導體結構層上；形成一第一電極在裸露出部份該第一半導體結構層上；及形成一第二電極在該透明導電層上。
  53. 如申請專利範圍第52項所述之製作方法，其中該霧化層之厚度不小於10埃。
  54. 如申請專利範圍第52項所述之製作方法，其中該基底之晶格結構重新排列係以多晶矽結構排列。
  55. 如申請專利範圍第52項所述之製作方法，其中該基底之晶格結構重新排列係以非晶矽結構排列。
  56. 如申請專利範圍第52項所述之製作方法，更包含形成具有五族/二族化合物之一緩衝層在該基底及該多層結構層之間。
  57. 如申請專利範圍第56項所述之製作方法，其中該五族/二族化合物之該緩衝層中之二族之材料係選自於下列之族群：鈹(Be)、鎂(Mg)、鈣(Ca)、鍶(Sr)、鋇(Ba)、鐳(Ra)、鋅(Zn)、鎘(Cd)及汞(Hg)。
  58. 如申請專利範圍第56項所述之製作方法，其中該五族/二族化合物之該緩衝層中之五族之材料係選自於下列之族群：氮(N)、磷(P)、砷(As)、銻(Sb)及鉍(Bi)。
  59. 如申請專利範圍第52項所述之製作方法，其中該第一半導體結構層為一N-type之半導體層。
  60. 如申請專利範圍第52項所述之製作方法，其中該第二半導體結構層為一P-type之半導體層。
  61. 如申請專利範圍第52項所述之製作方法，其中該主動層為一多層量子井(MQW)或一量子井(QW)。
  62. 如申請專利範圍第61項所述之製作方法，其中該多層量子井(MQW)具有複數個不規則且高低起伏之表面。
  63. 如申請專利範圍第52項所述之製作方法，其中該透明導電層之材料係選自於下列之族群：Ni/Au、NiO/Au、Ta/Au、TiWN、TiN、氧化銦、氧化錫、氧化銦錫、氧化鉻錫、氧化銻錫、氧化鋅、氧化鋅鋁及氧化鋅錫。
TW096124609A 2007-07-06 2007-07-06 光電元件及其製作方法 TWI398017B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW096124609A TWI398017B (zh) 2007-07-06 2007-07-06 光電元件及其製作方法
US11/998,405 US20090008625A1 (en) 2007-07-06 2007-11-30 Optoelectronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW096124609A TWI398017B (zh) 2007-07-06 2007-07-06 光電元件及其製作方法

Publications (2)

Publication Number Publication Date
TW200903840A TW200903840A (en) 2009-01-16
TWI398017B true TWI398017B (zh) 2013-06-01

Family

ID=40220733

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096124609A TWI398017B (zh) 2007-07-06 2007-07-06 光電元件及其製作方法

Country Status (2)

Country Link
US (1) US20090008625A1 (zh)
TW (1) TWI398017B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101620302B (zh) * 2008-06-30 2010-09-29 鸿富锦精密工业（深圳）有限公司 色轮
CN102130051A (zh) * 2010-01-20 2011-07-20 晶元光电股份有限公司 发光二极管及其制造方法
CN201773867U (zh) * 2010-07-12 2011-03-23 国基电子（上海）有限公司 多层交错布点导光元件结构
TWI723886B (zh) * 2013-03-18 2021-04-01 晶元光電股份有限公司 發光元件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4131487A (en) * 1977-10-26 1978-12-26 Western Electric Company, Inc. Gettering semiconductor wafers with a high energy laser beam
US6078064A (en) * 1998-05-04 2000-06-20 Epistar Co. Indium gallium nitride light emitting diode
US20060038193A1 (en) * 2004-08-18 2006-02-23 Liang-Wen Wu Gallium-nitride based light emitting diode structure with enhanced light illuminance
US20060049418A1 (en) * 2004-09-03 2006-03-09 Tzi-Chi Wen Epitaxial structure and fabrication method of nitride semiconductor device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59124136A (ja) * 1982-12-28 1984-07-18 Toshiba Corp 半導体ウエハの処理方法
JPH06104533A (ja) * 1992-09-22 1994-04-15 Matsushita Electric Ind Co Ltd 青色発光素子およびその製造方法
DE19802977A1 (de) * 1998-01-27 1999-07-29 Forschungszentrum Juelich Gmbh Verfahren zur Herstellung einer einkristallinen Schicht auf einem nicht gitterangepaßten Substrat, sowie eine oder mehrere solcher Schichten enthaltendes Bauelement
JP4166885B2 (ja) * 1998-05-18 2008-10-15 富士通株式会社 光半導体装置およびその製造方法
US6211095B1 (en) * 1998-12-23 2001-04-03 Agilent Technologies, Inc. Method for relieving lattice mismatch stress in semiconductor devices
US6841808B2 (en) * 2000-06-23 2005-01-11 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device and method for producing the same
US6504183B1 (en) * 2000-09-08 2003-01-07 United Epitaxy Company Epitaxial growth of nitride semiconductor device
JP2005093682A (ja) * 2003-09-17 2005-04-07 Toyoda Gosei Co Ltd ＧａＮ系半導体発光素子及びその製造方法
US20050082562A1 (en) * 2003-10-15 2005-04-21 Epistar Corporation High efficiency nitride based light emitting device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4131487A (en) * 1977-10-26 1978-12-26 Western Electric Company, Inc. Gettering semiconductor wafers with a high energy laser beam
US6078064A (en) * 1998-05-04 2000-06-20 Epistar Co. Indium gallium nitride light emitting diode
US20060038193A1 (en) * 2004-08-18 2006-02-23 Liang-Wen Wu Gallium-nitride based light emitting diode structure with enhanced light illuminance
US20060049418A1 (en) * 2004-09-03 2006-03-09 Tzi-Chi Wen Epitaxial structure and fabrication method of nitride semiconductor device

Also Published As

Publication number Publication date
TW200903840A (en) 2009-01-16
US20090008625A1 (en) 2009-01-08

Similar Documents

Publication Publication Date Title
JP5391469B2 (ja) 窒化物半導体発光素子およびその製造方法
TWI419352B (zh) 半導體發光裝置中成長的光子晶體
TWI727360B (zh) 單片式led陣列及其前驅物
US8723202B2 (en) Semiconductor light emitting device having roughness layer
KR101077078B1 (ko) 질화 갈륨계 화합물 반도체 발광소자
JP2008034848A (ja) 窒化物系発光素子
US9190270B2 (en) Low-defect semiconductor device and method of manufacturing the same
US20210074883A1 (en) Light emitting device and manufacturing method thereof
KR20120140227A (ko) 반도체 발광 소자 및 그 제조 방법
US8124989B2 (en) Light optoelectronic device and forming method thereof
TWI399871B (zh) 光電元件及其形成方法
KR100691277B1 (ko) 질화갈륨계 발광소자 및 제조방법
TWI398017B (zh) 光電元件及其製作方法
US8928006B2 (en) Substrate structure, method of forming the substrate structure and chip comprising the substrate structure
KR100830643B1 (ko) 발광 소자의 제조 방법
JP2011082248A (ja) 半導体発光素子及びその製造方法、並びにランプ
CN101599518B (zh) 光电组件及其制造方法
CN101393951B (zh) 光电元件及其制造方法
JP2019145629A (ja) 半導体発光素子
JP4084787B2 (ja) 窒化ガリウム系発光ダイオード
KR101179700B1 (ko) 패터닝된 반도체층을 갖는 반도체 발광소자 및 그 제조방법
KR101550913B1 (ko) 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법
KR101138973B1 (ko) 발광 소자 및 이의 제조 방법
KR100730752B1 (ko) 초격자층을 갖는 화합물 반도체, 이를 이용한 발광 다이오드 및 이의 제조 방법
Zhou et al. High-Efficiency Top-Emitting III-Nitride LEDs