CN101599518B - 光电组件及其制造方法 - Google Patents

Abstract

本发明提供一种光电组件的外延堆栈结构，包含：一基底；一缓冲层形成在基底上；一光电组件的具有多重结构层的外延堆栈结构形成在基底之上，其中外延堆栈结构包含第一半导体导电层、发光层、多重半导体结构层在第一半导体导电层及发光层之间及第二半导体导电层在发光层之上，其中，多重半导体结构层至少包含：复数个第一半导体结构层、复数个第二半导体结构层及复数个第三半导体结构层所构成，且每一第二半导体结构层堆栈在每一第一半导体结构层与每一第三半导体结构层之间，使得多重半导体结构层是以第一/第二/第三交错堆栈的方式形成在第一半导体导电层及发光层之间。

Description

光电组件及其制造方法

技术领域

本发明主要是公开一种光电组件，特别是一种在光电组件中，具有多重半导体结构层的外延堆栈结构，利用多重半导体结构层以提高光电效率。 

背景技术

为了改善氮化镓化合物层的结晶质量，必需解决在蓝宝石(sapphire)与做为发光层的氮化镓化合物层之间的晶格匹配的问题。因此，于公知技术中，例如美国专利公告号5,122,845(如图1所示)是在基底100与氮化镓层102之间形成以氮化铝(AlN)为主的缓冲层(buffer layer)101，且此缓冲层101的结晶结构是以微结晶(microcrystal)或是多结晶(polycrystal)且在非结晶硅的状态下混合，由此缓冲层101的结晶结构可以改善在氮化镓化合物层103之间的晶格不匹配(crystal mismatching)的问题。又如美国专利公告号5,290,393(如图2所示)所示，其光电组件是以氮化镓为主的化合物半导体层202，例如Ga_xAl_1-xN(0＜x≤1)。然而，在基底200上以外延的方式形成化合物半导体层202时，在基底200上的晶格表面图案不佳且会影响到后续制作蓝光光电组件的质量，因此由一缓冲层201例如Ga_xAl_x-1N来改善基底200与化合物半导体202之间的晶格匹配问题。此外，请参阅美国专利公告号5,929,466或是美国专利公告号5,909,040(如图3所示)所揭示，为了减少晶格不匹配的问题系以氮化铝301做为第一缓冲层形成在基底300上、氮化铟(InN)302做为第二缓冲层形成在第一缓冲层301上，以改善与基底300之间的晶格不匹配的问题。然而，在上述公知技术中，所产生的光电效益有其限制。 

发明内容

鉴于以上问题，本发明的目的在于提供一种光电组件的具有多重半导体结构层的外延堆栈结构，以减少发光层的内部缺陷(internal defect)，以增加发光层的发光效率。

本发明的另一目的在于提供一种光电组件的具有多重半导体结构层的外延堆栈结构，由多重半导体结构层的strain releasing区域的平均能隙不等于发光层的能隙，以减少发光层与第一半导体导电层之间的晶格不匹配的问题。 

为实现上述目的，本发明所提供的光电组件中的缓冲层是以容易成长于基底的五族/二族化合物层，并且搭配具有不规则且高低起伏形状的主动层，使得在光电组件中，增加由发光区域所产生的光源亮度，且可以增加光电组件的光电效益 

具体地说，本发明提供的光电组件的外延堆栈结构，包括： 

一基底； 

一缓冲层，形成在该基底上，该缓冲层至少包含： 

一第一含氮化合物层，形成在该基底之上； 

一五族/二族化合物层，形成在该含氮化合物之上； 

一第二氮化合物层，形成在该五族/二族化合物层之上；及 

一第三氮化合物层，形成在该第二氮化合物层之上； 

一半导体外延堆栈结构，形成在该缓冲层之上，其中该半导体外延堆栈结构包含： 

一第一半导体导电层，形成在该缓冲层之上； 

具有一平均能隙的一多重半导体结构层，形成在该第一半导体导电层之上，至少包含依序排列的： 

一第一半导体结构层； 

一第二半导体结构层；及 

一第三半导体结构层； 

提供具有一能隙的一发光层，形成在该多重半导体结构层之上，且该发光层的能隙(Eg，_active)与该多重半导体结构层的平均能隙(Eg_(avg，SRS))不相等，(Eg_(avg，SRS))≠(Eg，_active)；及 

提供一第二半导体导电层，形成在该发光层之上。 

所述的外延堆栈结构，其中，该第一半导体导电层至少包含一第一部份及一第二部份，且裸露出该第二部份。 

所述的外延堆栈结构，其中，该多重半导体结构层可以是复数个多重半导体结构。 

本发明提供的光电组件，包含： 

一第一电极； 

一基底，形成在该第一电极之上； 

一缓冲层，形成于该基底上，该缓冲层至少包含： 

一第一含氮化合物层，形成在该基底之上； 

一五族/二族化合物层，形成在该含氮化合物之上； 

一第二氮化合物层，形成在该五族/二族化合物层之上；及 

一第三氮化合物层，形成在该第二氮化合物层之上； 

一半导体外延堆栈结构，形成在该缓冲层之上，其中该半导体外延堆栈结构包含： 

一第一半导体导电层，形成在该缓冲层之上； 

一多重半导体结构层，形成在第一半导体导电层之上，且至少包含一组堆栈层，其中该组堆栈层至少包含： 

一第一半导体结构层； 

一第二半导体结构层，形成在第一半导体结构层之上；及 

一第三半导体结构层，形成在第二半导体结构层之上； 

一发光层，形成在第三半导体结构层之上，其中该发光层的能隙(Eg，_active)不等于该多重半导体结构的平均能隙(Eg_(avg，SRS))，((Eg_(avg，SRS))≠(Eg，_active))； 

一第二半导体导电层，形成在该多重半导体结构层之上； 

一透明导电层，形成在该第二半导体导电层上；及 

一第二电极，形成在该透明导电层上。 

本发明提供的光电组件，还包含： 

一基底； 

一缓冲层，形成于该基底上，该缓冲层至少包含： 

一第一含氮化合物层，形成在该基底之上； 

一五族/二族化合物层，形成在该含氮化合物之上； 

一第二氮化合物层，形成在该五族/二族化合物层之上；及 

一第三氮化合物层，形成在该第二氮化合物层之上； 

一第一半导体导电层，形成在该缓冲层之上，且具有一第一部份及一第二部份； 

一第一电极，形成在该第一半导体导电层的该第二部份之上，且该第一电极与该第一半导体导电层的该第一部份电性分离； 

一多重半导体结构层，包含： 

一第一半导体结构层，形成在该第一半导体导电层的该第一部份之上； 

一第二半导体结构层，形成在该第一半导体结构层；及 

一第三半导体结构层，形成在该第二半导体结构层； 

一发光层，形成在该多重半导体结构层之上，其中该发光层的能隙(Eg，_active)不等于该多重半导体结构的平均能隙(Eg_(avg，SRS))，((Eg_(avg，SRS))≠(Eg，_active))； 

一第二半导体导电层，形成在该发光层之上； 

一透明导电层，形成在该第二半导体导电层之上；及 

一第二电极，形成在该透明导电层之上。 

本发明提供的光电组件的制作方法，包含： 

提供一第一电极； 

形成一基底在该第一电极之上； 

形成一缓冲层在该基底之上，该缓冲层至少包含： 

一第一含氮化合物层，形成在该基底之上； 

一五族/二族化合物层，形成在该含氮化合物之上； 

一第二氮化合物层，形成在该五族/二族化合物层之上；及 

一第三氮化合物层，形成在该第二氮化合物层之上； 

形成一半导体外延堆栈结构在该缓冲层之上，其中该半导体外延堆栈结构还包含： 

形成一第一半导体导电层在该缓冲层之上； 

形成一多重半导体结构层在该第一半导体导电层之上； 

形成一发光层在该多重半导体结构层之上，该发光层的能隙(Eg，_active) 不等于该多重半导体结构的平均能隙(Eg_(avg，SRS))，((Eg_(avg，SRS))≠(Eg，_active))；及 

形成一第二半导体导电层在该发光层之上； 

形成一透明导电层在该外延堆栈结构之上；及 

形成一第二电极在该透明导电层之上。 

本发明提供的光电组件的制作方法，还包含： 

提供一基底； 

形成一缓冲层在该基底之上； 

形成一第一半导体导电层在该缓冲层之上； 

形成一多重半导体结构层在该第一半导体导电层之上； 

形成一发光层在该多重半导体结构层之上，该发光层的能隙(Eg，_active)不等于该多重半导体结构的平均能隙(Eg_(avg，SRS))，((Eg_(avg，SRS))≠(Eg，_active))； 

形成一第二半导体导电层在该发光层之上； 

依序移除部份该第二半导体导电层、部份该发光层、部份该多重半导体结构层及部份该第一半导体导电层，以裸露出部份该第一半导体导电层，其中未裸露的部份该第一半导体导电层为一第一部份及裸露的部份该第一半导体导电层为一第二部份； 

形成一第一电极在该第一半导体导电层的该第二部份之上； 

形成一透明导电层在该第二半导体导电层之上；及 

形成一第二电极在该透明导电层之上。 

本发明提供的光电组件的外延堆栈结构，包括： 

一基底； 

一缓冲层，形成在该基底上； 

一半导体外延堆栈结构，形成在该缓冲层之上，其中该半导体外延堆栈结构包含： 

一第一半导体导电层，形成在该缓冲层之上； 

提供具有一能隙(Eg，_active)的一发光层，形成在该第一半导体导电层之上； 

具有一平均能隙(Eg_(avg，SRS))的一多重半导体结构层，形成在该发光层之上，至少包含一组由： 

一第一半导体结构层； 

一第二半导体结构层；及 

一第三半导体结构层依序组成； 

其中，该发光层的能隙(Eg，_active)与该多重半导体结构层的平均能隙(Eg_(avg，SRS))不相等，(Eg_(avg，SRS))≠(Eg，_active)；及 

提供一第二半导体导电层，形成在该多重半导体结构层之上。 

本发明提供的光电组件的外延堆栈结构，还包括： 

一基底； 

一缓冲层，形成在该基底上； 

一半导体外延堆栈结构，形成在该缓冲层之上，其中该半导体外延堆栈结构包含： 

一第一半导体导电层，形成在该缓冲层之上； 

提供具有一平均能隙(Eg_(avg，SRS)I)的一第一多重半导体结构层，形成在第一半导体导电层之上； 

具有一能隙(Eg，_active)的一发光层，形成在该第一多重半导体结构层之上； 

具有一平均能隙(Eg_(avg，SRS)II)的一第二多重半导体结构层，形成在该发光层之上； 

其中，该发光层的能隙(Eg，_active)与该第一、第二多重半导体结构层的平均能隙(Eg_(avg，SRS)I，II)不相等，(Eg_(avg，SRS)I，II)≠(Eg，_active)；及 

提供一第二半导体导电层，形成在该第二多重半导体结构层之上。 

所述的光电组件，其中，该第一和第二多重半导体结构均至少包含依序排列的： 

一第一半导体结构层； 

一第二半导体结构层；及 

一第三半导体结构层。 

附图说明

图1是根据公知技术中所公开的技术，表示光电组件的剖面示意图； 

图2是根据公知技术中所公开的技术，表示以外延成长的外延晶圆的剖面示意图； 

图3是根据公知技术中所公开的技术，表示光电组件的剖面示意图； 

图4A及图4B是表示本发明所描述的具有多重半导体结构的外延堆栈结构的两个具体实施例的剖面示意图； 

图5A及图5B是分别表示本发明所描述的具有多重半导体结构的外延堆栈结构的另两个具体实施例的剖面示意图； 

图6A及图6B是表示分别根据图4A及图4B所形成的光电组件的两个具体实施例的剖面示意图； 

图7A及图7B是表示分别根据图5A及图5B所形成的光电组件的另外两个具体实施例的剖面示意图； 

图8是根据本发明所揭露的技术，表示在发光层上下具有多重半导体结构的光电组件的剖面示意图；及 

图9是根据本发明所揭露的技术，表示在发光层上下具有多重半导体结构的光电组件的另一具体实施例的剖面示意图。 

附图中主要组件符号说明： 

10基底 

20缓冲层 

22第一含氮化合物层 

24五族/二族化合物层 

26第二含氮化合物层 

28第三含氮化合物层 

30第一半导体导电层 

40多重半导体结构层 

40a第一堆栈层 

40b第二堆栈层 

42、42a、42b第一半导体结构层 

44、44a、44b第二半导体结构层 

46、46a、46b第三半导体结构层 

50发光层 

60第二半导体导电层 

70透明导电层 

80第一电极 

90第二电极 

100基底 

101缓冲层 

102氮化镓层 

103氮化镓化合物层 

200基底 

201缓冲层 

202化合物半导体层 

300基底 

301第一缓冲层 

302第二缓冲层 

具体实施方式

本发明在此所探讨的方向为一种光电组件及其制作方法。 

本发明的光电组件的外延堆栈结构，包含：一基底；一缓冲层形成在基底上；一光电组件的一外延堆栈结构在基底之上，其中外延堆栈结构更包含第一半导体导电层、发光层、多重半导体结构层在第一半导体导电层及发光层之间，及第二半导体导电层。其中多重半导体结构层至少包含第一半导体结构层、第二半导体结构层及第三半导体结构层，且依序重复堆栈在第一半导体导电层之上。 

本发明还公开一种光电组件的外延堆栈结构，包含：一基底；具有第一部份及第二部份的第一半导体导电层在基底之上；一多重半导体结构层在第一半导体导电层的第一部份上；其中多重半导体结构层至少包含：第一半导体结构层、第二半导体结构层及第三半导体结构层；一发光层在多重半导体结构层之上及第二半导体导电层在发光层之上。其中，多重半导体结构层至少包含：复数个第一半导体结构层、复数个第二半导体结构层及复数个第三半导体结构层所构成，且每一第二半导体结构层堆栈在每一第一半导体结构层与每一第三半导体结构层之间，使得多重半导体结构层系以多个第一/第二/第三交错堆栈的方式形成在第一半导体导电层及发光层 之间。 

本发明另外公开一种光电组件，包含：一第一电极；一基底在第一电极之上；具有多重半导体结构层的外延堆栈结构，其中外延堆栈结构层至少包含：一第一半导体导电层在基底层之上、多重半导体结构层在第一半导体导电层之上，其中多重半导体结构层至少包含：第一半导体结构层在第一半导体导电层之上、第二半导体结构层在第一半导体结构层之上及第三半导体结构层在第二半导体结构层之上；发光层在多重半导体结构层之上；透明导电层在发光层之上；及第二电极在透明导电层之上。其中，多重半导体结构层至少包含：复数个第一半导体结构层、复数个第二半导体结构层及复数个第三半导体结构层所构成，且每一第二半导体结构层堆栈在每一第一半导体结构层与每一第三半导体结构层之间，使得多重半导体结构层系以多个第一/第二/第三交错堆栈的方式形成在第一半导体导电层及发光层之间。 

为了能彻底地了解本发明，将在下列描述中提出详尽的光电组件的结构及其步骤。显然地，本发明的实行并未限定本领域技术人员所熟悉的特殊细节，然而，对于本发明的较佳实施例，则会详细描述如下。除了这些详细描述之外，本发明还可以广泛地施行在其它的实施例中，且本发明的范围不受限定，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的专利保护范围须依本发明申请的权利要求范围所界定的内容为准。 

请参阅图4A及图4B，分别表示本发明所揭露的具有多重半导体结构的外延堆栈结构的两个具体实施例的剖面示意图。首先，如图4A所示，提供一基底10，其材料可以是蓝宝石、尖晶石(MgAl₂O₄)、氮化镓(GaN)、氮化铝(AlN)、碳化硅(SiC)、砷化镓(GaAs)、氮化铝(AlN)、磷化镓(GaP)、硅(Si)、锗(Ge)、氧化锌(ZnO)、氧化镁(MgO)、LAO、LGO及玻璃材料。 

接着，具有多重半导体结构层的外延堆栈结构(epi-stack structure)形成在基底10上，其至少由第一半导体导电层30、多重半导体结构层40、发光层50及第二半导体导电层60所构成。其中，第一半导体导电层30形成在基底10上、多重半导体结构层40形成在第一半导体导电层30之上、发光层50形成在多重半导体结构层40之上及第二半导体导电层60形成 在发光层50之上。在此，要说明的是，本发明的另一具体实施例是将多重半导体结构层40形成在发光层50之上方，由此型态的外延堆栈结构也可以增加光电组件的发光效率。然而，在本发明中不再重复陈述其结构以及所产生的功能。 

在此，多重半导体结构层40具有strain-releasing region特性，其平均能隙(Eg)不等于上层发光层50的能隙(Eg_active)，即(Eg_(avg，SRS))≠(Eg，_active)，因此，由在第一半导体导电层30及发光层50之间所形成的多重半导体结构层40，可以减少发光层50的内部缺陷(internal defect)，特别是以多重量子井(MQW)为主的发光层50。另外，由多重半导体结构层40可以提升发光层50的发光效率，也同时可以降低发光层与第一半导体导电层30之间的晶格不匹配的问题。再者，本发明所描述的多重半导体结构层40也可以具有DBR(Distributed Bragg reflector)的功能，以增加整个半导体结构的发光效率。 

在此要特别说明的是，多重半导体结构层40是由至少一个堆栈层所构成，其中第一堆栈层40a、第二堆栈层40b均是由第一半导体结构层42、第二半导体结构层44及第三半导体结构层46所构成，而第二堆栈层40b是堆栈在第一堆栈层40a上方。因此，根据本实施例，可以依设计在第二堆栈层40b上方可以再堆栈多数个堆栈层40c、40d...(未在图中表示)，其重复堆栈的总厚度小于或等于1um，较佳的厚度约为500nm，最佳的厚度为200nm。其中，第一半导体结构层42、第二半导体结构层44及第三半导体结构层46分别为氮化镓(GaN)层、氮化镓铝(AlGaN)层及氮化铟镓(InGaN)层。值得注意的是，在本实施例中，若将第二半导体结构层(即氮化镓铝层)44中的铝的含量增加，则可以增加此结构的静电放电(ESD)的效率也可以减低逆向电流(IR)。 

在本实施例中，多重半导体结构层40的平均能隙(Eg_(avg，SRS))是根据第一、第二及第三半导体结构层42、44、46分别具有能隙为第一能隙Eg₁ 为3.1eV，厚度t₁为2nm、第二能隙Eg₂为3.647eV，厚度t₂为2nm及第三能隙Eg₃为3.34eV，厚度t₃为2nm，因此多重半导体结构层40的平均能隙(Eg_(avg，SRS))可以根据以下公式计算： 

$\mathrm{Eg}(\mathrm{avg},\mathrm{SRS})=\frac{(t_1{\mathrm{Eg}}_1+t_2{\mathrm{Eg}}_2+t_3{\mathrm{Eg}}_3)}{t_1+t_2+t_3}$

故，多重半导体结构层40的平均能隙(Eg_(avg，SRS))为3.362eV，而发光层50的能隙为2.696eV，因此多重半导体结构层40大于发光层50的能隙。 

另外，在本实施例中，第一半导体导电层30可以是N-type的半导体层、第二半导体导电层60可以是P-type的半导体层；发光层50可以是氮化铟镓(InGaN)、多重量子井(MQW)或是量子井(QW)。 

因此，根据图4A可以得知，在形成光电组件的基本半导体结构中，在发光层50之上下侧边形成一个n型的半导体导电层(第一半导体导电层)30及P型半导体导电层(第二半导体导电层)60，这可以使得n型半导体导电层30及p型半导体导电层60中的电子及电动能够在施加适当的偏压的后，能够被驱动至发光层50中，而产生复合(recombination)后发出光线。同时，本发明所描述的光电组件的外延堆栈结构亦可作为发光二极管(LED)、激光(Laser)、光侦测器(photodetector)或是面射型激光(VCSEL)等组件的基本外延堆栈结构。 

值得注意的是，在本实施例中，缓冲层20为一选择性结构可以形成在基底10之上，因此，在本发明另一具体实施例中，如图4B所示，以蓝宝石做为基底10，先将其置入一MOVPE的反应容器中，之后于此基底10上形成一缓冲层(buffer layer)20，此缓冲层20为multi-strain releasinglayer结构，以此可以得到质量良好的氮化镓层。在此，缓冲层20由一第一含氮化合物层(compound layer)22、五族/二族化合物(II-V groupcompound)层24、第二含氮化合物层26及第三含氮化合物层28所构成。 

第一含氮化合物层22形成在基底10上，主要是以氮化镓材料为主的含氮化物化合物层，例如氮化铝镓铟(Al_xInyGa_1-x-yN)层，其中x≥0，y≥0，0≤x+y≤1。接着，  在第一含氮化合物层22上形成一五族/二族化合物层24，其中五族/二族化合物层24的二族(II group)元素可以选自于下列的族群：锌(Zn)、铍(Be)、镁(Mg)、钙(Ca)、锶(Sr)、钡(Ba)、镭(Ra)、锌(Zn)、镉(Cd)及汞(Hg)；及五族(V group)元素可以是氮(N)、磷(P)、砷(As)、锑(Sb)或铋(Bi)。因此，可以由上述二族材料与五族材料的任意组成，而可以形成适用于本发明中所需要的五族/二族化合物层24。 

根据以上所述，形成五族/二族化合物层24的方式是以含镁的前驱物 (precursor)，例如，DCp₂Mg(bis(cyclopentadienyl)Magnesium)或是Bis(methylcyclopentadienyl)Magnesium在反应容器内导入氨气(NH₃)并进行反应，且以金属有机化学气相沉积法(MOCVD)，形成氮化镁(Mg_xN_y)。由此，可以在外延堆栈结构的第一含氮化合物层22上形成厚度约为10埃的氮化镁作为五族/二族化合物层24，且其粗糙度约小于10nm；而在本发明的一较佳实施例中，此五族/二族化合物层24的最适粗糙度约为2nm。由于五族/二族化合物层24的材料可以在第一含氮化合物层22上成长，且其能隙能量(band-gap energy)小于传统的五族/三族化合物材料(III-Vgroup)，例如，由公知技术中可知五族/二族化合物材料如，Zn₃As₂的能隙能量约为0.93eV，Zn₃N为3.2eV，Zn₃P₃为1.57eV及Mg₃N₂为2.8eV，而传统以五族/三族化合物为主的氮化镓，其能隙能量约为3.34eV。因此，由能隙能量得知，五族/二族化合物层24有良好的奥姆接触。 

紧接着，在五族/二族化合物层24上依序形成第二含氮化合物层26及第三含氮化合物层28，其中，第二含氮化合物层26是以至少含有氮化镓为主的材料，例如氮化铝镓(AlGaN)的化合物层，以及第三含氮化合物层28是主要是以氮化镓材料为主的含氮化合物层，例如氮化铝镓铟(Al_xIn_yGa_1-x-yN)层，其中x≥0，y≥0，0≤x+y≤1，且于形成第三含氮化合物层28时其形成温度约为900℃至1300℃，相对于第一及第二含氮化合物层(22，26)的外延温度而言为高温，因此，由第一含氮化合物层22、五族/二族化合物层24、第二含氮化合物层26及第三含氮化合物层28所构成的缓冲层20为一multi-strain releasing layer结构，由此可以得到质量良好的外延堆栈结构。 

接着，参考图5A，表示本发明所揭露的具有多重半导体结构的外延堆栈结构的另一剖面示意图。在此要说明的是，在图5A中的结构、形成方式以及材料特性等等均与图4A相同，在此不再赘述。然而在图5A与图4A中之间的差异性在于，在基底10之上方形成第一半导体导电层30、多重半导体结构层40、发光层50及第二半导体导电层60后，使用一蚀刻工艺，直接将此外延堆栈结构中的部份第二半导体导电层60、发光层50、多重半导体结构层40及第一半导体导电层30移除，并曝露出部份的第一半导体导电层30(即第二部份)。 

接着参阅图5B，与图4B相似，即在基底10上方，形成一在缓冲层20。接着，在缓冲层20上依序以外延方式形成第一半导体导电层30、多重半导体结构层40、发光层50及第二半导体导电层60。接着，同样地，使用一蚀刻工艺，依序将此外延堆栈结构中的部份第二半导体导电层60、部份发光层50、部份多重半导体结构层40及部份第一半导体导电层30，并曝露出部份的第一半导体导电层30(即第二部份)。 

另外，请参阅图6A，表示根据图4A所形成的光电组件的剖面示意图。在本实施例中，基底10、外延堆栈结构的第一半导体导电层30、多重半导体结构层40、发光层50及第二半导体导电层60的结构以及形成方法与图4A所述的实施例相同，故不再重复叙述。 

如图6A所示，光电组件包含：一第一电极80、一基底10在第一电极80上、第一半导体导电层30形成在基底10之上、多重半导体结构层40介于第一半导体导电层30及发光层50之间及第二半导体导电层60形成在发光层50之上、透明导电层70形成在第二半导体导电层60上方及第二电极90形成在透明导电层70的上方。 

在此，形成透明导电层70的方式是在具有多重半导体结构层40的外延堆栈结构形成在基底10上之后，将反应容器温度降低至室温，然后由反应容器中取出外延芯片，并且在外延堆栈结构的第二半导体导电层60的表面上形成某一特定形状的光罩图样，然后再于反应性离子蚀刻(RIE)装置中进行蚀刻。于蚀刻之后，再在整个第二半导体导电层60上形成一透明导电层70，其厚度约为2500埃，且材料可以选自于下列的族群：Ni/Au、NiO/Au、Ta/Au、TiWN、TiN、氧化铟锡、氧化铬锡、氧化锑锡、氧化锌铝及氧化锌锡。 

接着，在透明导电层70上形成一层厚度约为2000um的第二电极90。在本实施例中，第二半导体导电层60为一p型氮化物半导体导电层，因此第二电极90的材料可以由Au/Ge/Ni或Ti/Al或Ti/Au或Ti/Al/Ti/Au或Cr/Au等合金所构成。最后，于基底10上形成第一电极80，此第一一电极80的材料可以是Au/Ge/Ni合金或Ti/Al或Ti/Au或Ti/Al/Ti/Au或Cr/Au或是W/Al合金。因此，根据以上所述，即可以得到一个具体的光电组件，在此要说明的是由于电极(80，90)在光电组件的工艺中为一公知技术，故在 本发明中不再进一步的叙述。 

另外，在本发明中提出另一光电组件的具体实施例，是在基底10上方形成一缓冲层20，图6B所示。因此，光电组件至少包含：第一电极80、基底10形成在第一电极80上、一缓冲层20形成在基底10上方、一第一半导体导电层30形成在缓冲层20上方、一多重半导体结构层40形成在第一半导体导电层30上方、一发光层50形成在多重半导体结构层40上方、第二半导体导电层60形成在发光层50上方、透明导电层70形成在第二半导体导电层60上方及第二电极90形成在透明导电层70上方。 

同样地，在此具体实施例中，多重半导体结构层40是由多数个堆栈层40a及40b或40c、40d...(未在图中表示)所构成，且每一个堆栈层40a、40b均是由第一半导体结构层42/第二半导体结构层44/第三半导体结构层46所构成。 

在图6A或图6B中所描述的多重半导体结构层40的平均能隙(Eg_(avg，SRS))可以根据第一、第二及第三半导体结构层42、44、46的能隙来计算得到，其中，分别第一半导体结构层42的能隙为Eg₁为3.1eV，厚度t₁为1nm、第二半导体结构层44的能隙Eg₂为3.657eV，厚度t₂为1.5nm及第三半导体结构层46的能隙Eg₃为3.34eV，厚度t₃为1nm，因此，多重半导体结构层40的平均能隙(Eg_(avg，SRS))同样可以根据上述的公式计算得到为3.378eV，较发光层50的能隙(2.696eV)大。 

紧接着，参阅图7A，表示根据图5A所形成的光电组件的另一具体实施例的剖面示意图。在图7A中，光电组件包含：一基底10、一缓冲层20、具有多重半导体结构层40的外延堆栈结构、透明导电层70及第一电极80及第二电极90，其中缓冲层20形成在基底10上、具有多重半导体结构层40的外延堆栈结构形成在缓冲层20上，其中具有多重半导体结构层40的外延堆栈结构具有第一部份及第二部份，且第一部份远离第二部份、透明导电层70形成在具有多重半导体结构层40的外延堆栈结构的第一部份之上、第一电极80形成在具有多重半导体结构层40的外延堆栈结构的第二部份之上，以及第二电极90形成在透明导电层70之上。 

在本实施例中，可以在完成光电组件的外延堆栈结构后，使用由蚀刻工艺，直接将光电组件的具有多重半导体结构层40的外延堆栈结构中的 部份第二半导体导电层60、发光层50及第一半导体导电层30移除，并裸露出部份的第一半导体导电层30(即第二部份)。接着，再在第二半导体导电层60上依序形成透明导电层70及第二电极90以及在曝露出的第一半导体导电层30(第二部份)上形成第一电极80。 

紧接着，参阅图7B，表示根据图5B所形成的光电组件的另一具体实施例的剖面示意图。在图7B中，是在基底10上形成一缓冲层20，因此，此光电组件包含：一基底10、一缓冲层20、具有多重半导体结构层40的外延堆栈结构、透明导电层70及第一电极80及第二电极90，其中具有多重半导体结构层40的外延堆栈结构形成在缓冲层20上，其中具有外延堆栈结构至少包含：具有第一部份及第二部份的第一半导体导电层30，且第一部份远离第二部份、多重半导体结构层40形成在第一半导体导电层30的第一部份，且裸露出第一半导体导电层30的第二部份、发光层50形成在多重半导体结构层40上、第二半导体导电层60形成在发光层50之上、透明导电层70形成在第二半导体导电层60之上以及第二电极90形成在透明导电层70上。 

根据以上所述，可以在完成光电组件的外延堆栈结构后，使用由蚀刻工艺，直接将光电组件的具有多重半导体结构层40的外延堆栈结构中的部份第二半导体导电层60、部份发光层50、部份多重半导体结构层40及部份第一半导体导电层30移除，并裸露出部份的第一半导体导电层30(即第二部份)。接着，再在第二半导体导电层60上依序形成透明导电层70及第二电极90以及在曝露出的第一半导体导电层30(第二部份)上形成第一电极80。 

请参阅图8，是根据本发明的光电组件的另一具体实施例的剖面示意图。如图8所示，光电组件包含：一第一电极80、一基底10形成在第一电极80上、一缓冲层20形成在基底10上、第一半导体导电层30形成在缓冲层20之上、第一多重半导体结构层40a形成在第一半导体导电层30之上、一发光层50形成在第一多重半导体结构层40a之上、一第二多重半导体结构层40b形成在发光层50之上、第二半导体导电层60形成在第二多重半导体结构层40b之上、透明导电层70形成在第二半导体导电层60之上以及第二电极90形成在透明导电层之上。 

另外，请参考图9，是根据本发明所揭露的光电组件的又一具体实施例的剖面示意图。此光电组件包含：提供一基底10、在基底10上形成缓冲层20、具有第一部份及第二部份的第一半导体导电层30形成在缓冲层20上、第一多重半导体结构层40a形成在第一半导体导电层30的第一部份上、一发光层50形成在第一多重半导体结构层40a之上、第二多重半导体结构层40b形成在发光层50之上、第二半导体导电层60形成在第二多重半导体结构层40b之上、透明导电层70形成在第二半导体电导层60之上、第一电极80形成在第一半导体导电层30的第二部份之上以及第二电极90形成在透明导电层70之上。 

在图8及图9所表示的两个具体实施例中，在发光层50之上下分别形成第一多重半导体结构层40a及第二多重半导体结构层40b，且第一多重半导体结构层40a及第二多重半导体结构层40b均是由第一半导体结构层42a/42b/第二半导体结构层44a/44b/第三半导体结构层46a/46b所构成。在此具体实施例中，在第一多重半导体结构层40a中的第一半导体结构层42a为氮化铟镓(InGaN)层，且具有能隙(Eg)为3.1eV、厚度为1.5nm；第二半导体结构层44a为氮化镓铝(AlGaN)层，具有能隙为3.647eV，厚度为2nm；及第三半导体结构层46a为氮化镓(GaN)层，具有能隙为3.34ev、厚度为1nm，因此，第一多重半导体结构层40a的平均能隙(Eg_(avg，SRS)I)为3.396。另外，在第二多重半导体结构层40b的第一半导体结构层42b为氮化铟镓(InGaN)层，且具有能隙(Eg)为3.1eV、厚度为1.5nm；第二半导体结构层44b为氮化镓铝(AlGaN)层，具有能隙为3.543eV，t为1nm；及第三半导体结构层44c为氮化镓(GaN)层，具有能隙为3.34eV，厚度为1.5nm。因此，第二多重半导体结构层40b的平均能隙(Eg_(avg，SRS)II)为3.30eV。而发光层50的能隙(Eg)为2.696eV，由上述得知，第一多重半导体结构层40a及第二多重半导体结构层40b的平均能隙与发光层50的能隙不同，因此，可以提升发光层50的发光效率，也同时可以降低发光层50与第一半导体导电层30之间的晶格不匹配的问题。 

显然地，依照上面实施例中的描述，本发明可能有许多的修正与差异。因此需要在其附加的权利要求范围内加以理解，除了上述详细描述外，本发明还可以广泛地在其它的实施例中施行。上述仅为本发明的较佳实施例 而已，并非用以限定本发明的权利要求范围；凡其它未脱离本发明所揭示的精神下所完成的等效改变或修饰，均应包含在本发明的权利要求范围内。 

Claims (10)

1.一种光电组件的外延堆栈结构，包括：

一基底；

一缓冲层，形成在该基底上，该缓冲层至少包含：

一第一含氮化合物层，形成在该基底之上；

一五族/二族化合物层，形成在该含氮化合物之上；

一第二氮化合物层，形成在该五族/二族化合物层之上；及

一第三氮化合物层，形成在该第二氮化合物层之上；

一半导体外延堆栈结构，形成在该缓冲层之上，其中该半导体外延堆栈结构包含：

一第一半导体导电层，形成在该缓冲层之上；

具有一平均能隙的一多重半导体结构层，形成在该第一半导体导电层之上，至少包含依序排列的：

一第一半导体结构层；

一第二半导体结构层；及

一第三半导体结构层；

提供具有一能隙的一发光层，形成在该多重半导体结构层之上，且该发光层的能隙(Eg，_active)与该多重半导体结构层的平均能隙(Eg_(avg，SRS))不相等，(Eg_(avg，SRS))≠(Eg，_active)；及

提供一第二半导体导电层，形成在该发光层之上。

2.如权利要求1所述的外延堆栈结构，其中，该第一半导体导电层至少包含一第一部份及一第二部份，且裸露出该第二部份。

3.如权利要求1所述的外延堆栈结构，其中，该多重半导体结构层可以是复数个多重半导体结构。

4.一种光电组件，包含：

一第一电极；

一基底，形成在该第一电极之上；

一缓冲层，形成于该基底上，该缓冲层至少包含：

一第一含氮化合物层，形成在该基底之上；

一五族/二族化合物层，形成在该含氮化合物之上；

一第二氮化合物层，形成在该五族/二族化合物层之上；及

一第三氮化合物层，形成在该第二氮化合物层之上；

一半导体外延堆栈结构，形成在该缓冲层之上，其中该半导体外延堆栈结构包含：

一第一半导体导电层，形成在该缓冲层之上；

一多重半导体结构层，形成在第一半导体导电层之上，且至少包含一组堆栈层，其中该组堆栈层至少包含：

一第一半导体结构层；

一第二半导体结构层，形成在第一半导体结构层之上；及

一第三半导体结构层，形成在第二半导体结构层之上；

一发光层，形成在第三半导体结构层之上，其中该发光层的能隙(Eg，_active)不等于该多重半导体结构的平均能隙(Eg_(avg，SRS))，((Eg_(avg，SRS))≠(Eg，_active))；

一第二半导体导电层，形成在该多重半导体结构层之上；

一透明导电层，形成在该第二半导体导电层上；及

一第二电极，形成在该透明导电层上。

5.一种光电组件，包含：

一基底；

一缓冲层，形成于该基底上，该缓冲层至少包含：

一第一含氮化合物层，形成在该基底之上；

一五族/二族化合物层，形成在该含氮化合物之上；

一第二氮化合物层，形成在该五族/二族化合物层之上；及

一第三氮化合物层，形成在该第二氮化合物层之上；

一第一半导体导电层，形成在该缓冲层之上，且具有一第一部份及一第二部份；

一第一电极，形成在该第一半导体导电层的该第二部份之上，且该第一电极与该第一半导体导电层的该第一部份电性分离；

一多重半导体结构层，包含：

一第一半导体结构层，形成在该第一半导体导电层的该第一部份之上；

一第二半导体结构层，形成在该第一半导体结构层；及

一第三半导体结构层，形成在该第二半导体结构层；

一发光层，形成在该多重半导体结构层之上，其中该发光层的能隙(Eg，_active)不等于该多重半导体结构的平均能隙(Eg_(avg，SRS))，((Eg_(avg，SRS))≠(Eg，_active))；

一第二半导体导电层，形成在该发光层之上；

一透明导电层，形成在该第二半导体导电层之上；及

一第二电极，形成在该透明导电层之上。

6.一种光电组件的制作方法，包含：

提供一第一电极；

形成一基底在该第一电极之上；

形成一缓冲层在该基底之上，该缓冲层至少包含：

一第一含氮化合物层，形成在该基底之上；

一五族/二族化合物层，形成在该含氮化合物之上；

一第二氮化合物层，形成在该五族/二族化合物层之上；及

一第三氮化合物层，形成在该第二氮化合物层之上；

形成一半导体外延堆栈结构在该缓冲层之上，其中该半导体外延堆栈结构还包含：

形成一第一半导体导电层在该缓冲层之上；

形成一多重半导体结构层在该第一半导体导电层之上；

形成一发光层在该多重半导体结构层之上，该发光层的能隙(Eg，_active)不等于该多重半导体结构的平均能隙(Eg_(avg，SRS))，((Eg_(avg，SRS))≠(Eg，_active))；及

形成一第二半导体导电层在该发光层之上；

形成一透明导电层在该外延堆栈结构之上；及

形成一第二电极在该透明导电层之上。

7.一种光电组件的制作方法，包含：

提供一基底；

形成一缓冲层在该基底之上；

形成一第一半导体导电层在该缓冲层之上；

形成一多重半导体结构层在该第一半导体导电层之上；

形成一发光层在该多重半导体结构层之上，该发光层的能隙(Eg，_active)不等于该多重半导体结构的平均能隙(Eg_(avg，SRS))，((Eg_(avg，SRS))≠(Eg，_active))；

形成一第二半导体导电层在该发光层之上；

依序移除部份该第二半导体导电层、部份该发光层、部份该多重半导体结构层及部份该第一半导体导电层，以裸露出部份该第一半导体导电层，其中未裸露的部份该第一半导体导电层为一第一部份及裸露的部份该第一半导体导电层为一第二部份；

形成一第一电极在该第一半导体导电层的该第二部份之上；

形成一透明导电层在该第二半导体导电层之上；及

形成一第二电极在该透明导电层之上。

8.一种光电组件的外延堆栈结构，包括：

一基底；

一缓冲层，形成在该基底上；

一半导体外延堆栈结构，形成在该缓冲层之上，其中该半导体外延堆栈结构包含：

一第一半导体导电层，形成在该缓冲层之上；

提供具有一能隙(Eg，_active)的一发光层，形成在该第一半导体导电层之上；

具有一平均能隙(Eg_(avg，SRS))的一多重半导体结构层，形成在该发光层之上，至少包含一组由：

一第一半导体结构层；

一第二半导体结构层；及

一第三半导体结构层依序组成；

其中，该发光层的能隙(Eg，_active)与该多重半导体结构层的平均能隙(Eg_(avg，SRS))不相等，(Eg_(avg，SRS))≠(Eg，_active)；及

提供一第二半导体导电层，形成在该多重半导体结构层之上。

9.一种光电组件的外延堆栈结构，包括：

一基底；

一缓冲层，形成在该基底上；

一半导体外延堆栈结构，形成在该缓冲层之上，其中该半导体外延堆栈结构包含：

一第一半导体导电层，形成在该缓冲层之上；

提供具有一平均能隙(Eg_(avg，SRS)I)的一第一多重半导体结构层，形成在第一半导体导电层之上；

具有一能隙(Eg，_active)的一发光层，形成在该第一多重半导体结构层之上；

具有一平均能隙(Eg_(avg，SRS)II)的一第二多重半导体结构层，形成在该发光层之上；

其中，该发光层的能隙(Eg，_active)与该第一、第二多重半导体结构层的平均能隙(Eg_(avg，SRS)I，II)不相等，(Eg_(avg，SRS)I，II)≠(Eg，_active)；及

提供一第二半导体导电层，形成在该第二多重半导体结构层之上。

10.如权利要求9所述的光电组件，其中，该第一和第二多重半导体结构均至少包含依序排列的：

一第一半导体结构层；

一第二半导体结构层；及

一第三半导体结构层。

Images