DE3743734C2 - Verfahren zur Herstellung von vergrabenen, isolierenden Schichten und damit hergestellter Halbleiterkörper - Google Patents

Verfahren zur Herstellung von vergrabenen, isolierenden Schichten und damit hergestellter Halbleiterkörper

Info

Publication number
DE3743734C2
DE3743734C2 DE3743734A DE3743734A DE3743734C2 DE 3743734 C2 DE3743734 C2 DE 3743734C2 DE 3743734 A DE3743734 A DE 3743734A DE 3743734 A DE3743734 A DE 3743734A DE 3743734 C2 DE3743734 C2 DE 3743734C2
Authority
DE
Germany
Prior art keywords
semiconductor
implantation
layer
layers
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3743734A
Other languages
English (en)
Other versions
DE3743734A1 (de
Inventor
Ulf Dr Ing Koenig
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mercedes Benz Group AG
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE3743734A priority Critical patent/DE3743734C2/de
Publication of DE3743734A1 publication Critical patent/DE3743734A1/de
Application granted granted Critical
Publication of DE3743734C2 publication Critical patent/DE3743734C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26533Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Element Separation (AREA)

Description

Die Erfindung betrifft ein Verfahren nach dem Oberbegriff des Patentanspruchs 1 und einen Halbleiterkörper nach dem Oberbegriff des Anspruchs 7.
Das Verfahren ist insbesondere geeignet zur Herstellung von sog. SOI (Silicon on Insulator)-Bauelementen, z. B. für CMOS-Schaltungen. Weiterhin sind dreidimensionale Schal­ tungen mit dem erfindungsgemäßen Verfahren herstellbar. Herkömmliche Verfahren zur Herstellung einer SiO2-Schicht unter einer Si-Schicht, sog. SIMOX (Separation by Implan­ ted Oxygen)-Verfahren, sind in einer Veröffentlichung von K. Izumi, M. Doken, H. Ariyoshi, Electronic Letters, Vol. 14, No. 18, S. 593-594 (1978) beschrieben. Durch eine hohe O⁺-Ionen-Implantationsdosis wird in einem bestimmten Ab­ stand von der Halbleiteroberfläche eine Ox-dotierte Schicht erzeugt. Es bildet sich daraus durch Einsatz von zwei Temperprozessen eine stöchiometrische SiO2-Schicht. Der erste Temperprozeß findet während der Implantation bei einer Temperatur von 400 bis 600°C statt. Beim zweiten sog. Post-Implantations-Temperprozeß, der bei Temperaturen oberhalb 1200°C durchgeführt wird, findet eine Ausdiffusion von Restsauerstoff statt. Die Schichtdicke der verbleiben­ den einkristallinen Si-Oberflächenschicht muß ungefähr 100 bis 300 nm betragen, wenn sie als Bauelementschicht verwendet wird. Deshalb beträgt die Implantationsenergie der O⁺-Ionen üblicherweise 150 bis 400 keV.
Unterhalb der stöchiometrischen SiO2-Schicht verbleibt eine dicke, kristallographisch geschädigte, einkristalline Schicht. Die hohen Implantionsenergien erzeugen eine Ionenverteilung in der Halbleiterschicht, die einer lang­ sam abklingenden Gauß-Verteilung entspricht und es entsteht deshalb kein scharf begrenzter Implantionsbereich.
Insbesondere die Forderung einer sehr dicken, einkristal­ linen Oberflächenschicht wirkt sich nachteilig auf dieses herkömmliche Verfahren aus. Es sind sehr hohe Implanta­ tionsenergien erforderlich, um das O⁺-Ionen-Implantations­ maximum tief unterhalb der Halbleiteroberfläche zu posi­ tionieren. Je höher jedoch die Implantationsenergie ist, desto mehr wird die Halbleiterschicht durch die Implanta­ tion geschädigt und je länger sind die Ausheilzeiten (<2 Stunden). Die Ausheiltemperaturen müssen ebenfalls höher gewählt werden als bei Niederenergie-Implantationen. Es sind zwei separate Temperprozesse in zwei verschiedenen Anlagen notwendig: ein Temperprozeß in der Implantations­ anlage mit Temperaturen zwischen 400 und 600°C und ein zweiter Temperprozeß bei Temperaturen über 1200°C in einem strahlungsgeheizten Ofen.
Der Gesamtprozeß läuft in drei bis vier Stufen in drei separaten Anlagen ab:
  • a) Aufwachsen der Si-Schicht in der Epitaxieanlage,
  • b) O⁺-Ionen-Implantation in der Implantationsanlage,
  • c) Temperprozeß im strahlungsgeheizten Ofen,
  • d) siehe a).
Wird direkt ins Substrat implantiert fällt der Prozeß­ schritt a) weg.
Zur Herstellung mehrerer SiO2-Schichten ist das herkömm­ liche Verfahren sehr zeit- und arbeitsaufwendig. Außerdem wirken sich die dicken kristallographisch geschädigten einkristallinen Schichten unter jeder SiO2-Schicht nach­ teilig auf die Bauelementherstellung aus.
Beim herkömmlichen SIMOX-Verfahren findet man oberhalb der einkristallinen Si-Schicht häufig eine stark mit O2 und C kontaminierte Schicht, die durch häufigen Wechsel der atmosphärischen Bedingungen der verschiedenen Verfahren und durch den Temperprozeß in unreinem N2 oder Ar zustande kommt. Diese Schicht muß durch einen zusätzlichen Verfah­ rensschritt entfernt werden. Ein weiterer Nachteil her­ kömmlicher Verfahren besteht darin, daß aufgrund der hohen Implantationsenergien von 150 bis 400 keV eine hohe O⁺- Ionendosis erforderlich ist (2 bis 3 · 1018 cm-2), um eine stöchiometrische SiO2-Schicht zu erhalten.
Der Erfindung liegt die Aufgabe zugrunde, ein Ver­ fahren nach dem Oberbegriff des Anspruchs 1 und die damit hergestellten Halbleiterkörper dahin­ gehend zu verbessern, daß durch vereinfachte, arbeitsöko­ nomischen und schonendere Prozeßdurchführung qualitativ hochwertige Halbleiterkörper mit mehrschichtigen Struk­ turen herstellbar sind.
Diese Aufgabe wird gelöst durch die im kennzeichnenden Teil der Patentansprüche 1 und 7 angegebenen Merkmale. Zweckmäßige Ausgestaltungen und/oder Weiterbildungen sind den Unteransprüchen zu entnehmen.
Die Erfindung wird im folgenden anhand eines Ausführungs­ beispiels näher erläutert unter Bezugnahme auf schemati­ sche Zeichnungen.
Fig. 1 zeigt eine MBE (Molecular Beam Epitaxy)-Implantations- Vorrichtung. In
Fig. 2a bis 2f sind die Prozeßschritte des erfindungs­ gemäßen Verfahrens dargestellt.
Das Verfahren wird in einer Vorrichtung gemäß Fig. 1 durchgeführt. Die wesentlichen Teile der Vorrichtung bestehen aus einer MBE-Anlage 1 zum Aufwachsen einkristal­ liner Halbleiterschichten, vorzugsweise aus Si oder SixGe1- x, und einer Ionenimplantationsanlage 2, die zumindest für hohe O⁺-Ionendosen geeignet ist, z. B. ein Hochstromimplan­ ter. Die MBE-Anlage 1 ist konventionell aufgebaut (Lit.: U. König, H.-J. Herzog, H. Jorke, E. Kasper, H. Kibbel, Collected Paper MBE-CST-2, S. 193-196 (1982)). Sie enthält Verdampfungseinrichtungen (Effusionszellen und/oder e-gun) 3 für die Kristallbestandteile, z. B. Si, Ge, und für Dotierstoffe, z. B. Sb, Ga.
Das Substrat 4 befindet sich in einer Substratheizung 5, die üblicherweise für Temperaturen bis zu 1000°C ausgelegt ist. Dieser Temperaturbereich der Subtratheizung 5 ist für das MBE-Verfahren und die Implantationstemperung des erfindungsgemäßen Verfahrens ausreichend. Dadurch können alle Verfahrensschritte - Epitaxie/Implantation/Tempern - in dieser Substratheizung stattfinden. Sind für die Ausheilung des Halbleiters nach der Implantation höhere Temperaturen (ca. 1200°C) erforderlich, so kann die Sub­ stratheizung ohne großen Aufwand modifiziert werden.
In Fig. 1 ist ein Aufbau der Vorrichtung dargestellt, bei dem der Implantationsstrahl auf den Halbleiterkörper 4 in der MBE-Anlage 1 gerichtet ist (Lit. J. Ota, J- Electro­ chem. Soc. Vol. 126 (10), S. 1761-1764 (1979)). Die Vorrichtung kann jedoch derart modifiziert werden, daß der Implanta­ tionsstrahl in eine gesonderte, ultrahochvakuumdicht an die MBE-Anlage, angeflanschte Implantionskammer einläuft. Der Halbleiterkörper wird dann mit einem Transfersystem von der MBE-Anlage in die Implantationsanlage und zurück transportiert. Außerdem kann eine Temperkammer ultrahoch­ vakuumdicht angeschlossen werden, in der der implantierte Halbleiterkörper separat von MBE- und Implantationsanlage zur Rekristallisation getempert wird. Der Halbleiterkörper wird mit einer derartigen Vorrichtung von der MBE-Anlage in die Implantationskammer transportiert und anschließend mit einem Transfersystem in die Temperkammer zum Ausheilen gebracht. Die Implantations- und die Temperkammer enthal­ ten jeweils eine heizbare Substrathalterung. Für einen derartigen Aufbau der Vorrichtung werden handelsübliche Transfer-, Implantions- und Temperanlagen verwendet.
In den Fig. 2a bis 2f sind die Epitaxie-, Ionen-Implanta­ tions- und Temperschritte dargestellt, die alle in einer gemeinsamen Vorrichtung ausgeführt werden.
In einem ersten Verfahrensschritt werden in ein Substrat 6, z. B. aus n-leitendem Si mit einem spezifischen Wider­ stand von etwa 1000 Ω cm, Sauerstoffionen implantiert (Fig. 2a). Die Ionen-Implantationsdosis und -energie wird nach der LSS (Lindhard-Scharff-Schiott)-Theorie so berechnet, daß eine O⁺-Ionen-Verteilung im Halbleiter entsteht, die einer schnell abklingenden Gauß-Verteilung entspricht. Die O⁺-Ionen-Implantationsenergie beträgt etwa 40 keV und die O⁺-Ionendosie 1 · 1018 cm-2. Die O⁺-Ionen-Implantation findet bei einer Temperatur von ungefähr 470°C statt, so daß bereits während der Implantation ein Ausheilen der Kristallschichten stattfindet. Dadurch entsteht ein scharf begrenzter, O⁺-Ionen implantierter Bereich 8, eine gering gestörte, einkristalline Si-Oberflächenschicht 9 sowie eine gering gestörte, einkristalline Si-Unterschicht 7 mit Sauerstoffresten von weniger als 1% (Fig. 2a).
Generell sind bei niederen O⁺-Ionen-Implantationsenergien geringere O⁺-Ionendosen als bei Hochenergie-Implantationen zur Erzielung gleicher O⁺-Dotierung erforderlich.
Die isolierende O⁺-dotierte Schicht 8 liegt aufgrund der geringen Implantationsenergie nur wenige nm unterhalb der Halbleiteroberfläche. Der Halb­ leiter wird durch die geringe Ionen-Implantationsdosis und -energie weniger geschädigt als bei hoher Ionen-Implanta­ tionsdosis und -energie. Der nachfolgende Ausheilprozeß erfordert deshalb vorteilhafterweise niedrigere Tempe­ raturen und eine kürzere Ausheilzeit. Der Temperprozeß findet bei Temperaturen von weniger als 1200°C statt und bewirkt, daß weitere O⁺-Ionen aus dem Halbleiter diffun­ dieren und eine stöchiometrische SiO2-Schicht 8a entsteht (Fig. 2b). Die SiO2-Schicht 8a besitzt eine Schichtdicke von etwa 0,2 µm. Die Si-Oberflächenschicht 9a und die Si-Unter­ schicht 7a haben Schichtdicken von 5 bis 30 nm.
Die nahezu ungestörte, einkristalline, dünne Si- Oberflächenschicht 9a dient als Wachstumsunterlage für weitere kristallographisch perfekte, epitaktisch aufge­ wachsene Halbleiterschichten 10, z. B. aus Si und/oder SiGe (Fig. 2c).
Durch eine Wiederholung des erfindungsgemäßen Verfahrens (Fig. 2d, 2e) werden weitere vergrabene SiO2-Schich­ ten 12 bzw. 12a erzeugt. In den Halbleiterschichten 10a lassen sich aktive und/oder passive Bauelemente herstel­ len, die durch die SiO2-Schichten 8a, 12a elektrisch isoliert werden.
Auf die nahezu ungestörte einkristalline Oberflächenschicht 13 bzw. 13a können weitere Halbleiterschichten 14 aufge­ wachsen werden (Fig. 2f). Somit lassen sich durch eine geeignete Anordnung von Halbleiterschichten 10a, 14 und isolierenden SiO2-Schichten 8a, 12a komplexe, dreidimen­ sionale Halbleiterstrukturen erzeugen, aus denen aktive und/oder passive Bauelemente herstellbar sind.
Die O⁺-Ionen-Implantation kann im Halbleiterkörper ganz­ flächig erfolgen oder es können nur selektive Bereiche im Halbleiterkörper implantiert werden. Die selektiven Be­ reiche werden durch geeignete Masken oder durch entspre­ chende Fokussierung des Ionen-Implantationsstrahls er­ zeugt.
Das erfindungsgemäße Verfahren und die damit hergestellten Halbleiterkörper sind nicht auf das beschriebene Ausfüh­ rungsbeispiel beschränkt, sondern sinngemäß auf weitere anwendbar. Beispielsweise kann der Halbleiterkörper aus III/V-Halbleiterverbindungen aufgebaut sein und die ver­ grabenen, isolierenden Schichten oder selektiven Bereiche werden z. B. durch Fe-Ionen-Implantation erzeugt.

Claims (7)

1. Verfahren zur Herstellung von vergrabenen, isolierenden Schichten in einem strukturierten Halbleiterkörper, insbesondere ein Ionen-Implantationsverfahren, bei dem in einem Substrat oder in einer auf einem Substrat epitaktisch aufgewachsenen Halbleiterschicht ein isolierender Bereich erzeugt wird, dadurch gekennzeichnet,
  • - daß Epitaxie-, Ionen-Implantations- und Temperprozeßschritte des Verfahrens in einer Vorrichtung unter gleichen atmosphärischen Bedingungen durchgeführt werden,
  • - daß die Ionendosis und -energie so gewählt werden, daß bereits während der Implantation ein Ausheilen des Halbleitermaterials stattfindet und im Substrat (6) oder in einer Halbleiterschicht (10) ein scharf begrenzter Implantationsbereich (8a, 12a) ausgebildet wird, derart,
  • - daß der Implantationsbereich (8a, 12a) durch je eine durch die Implantation nahezu ungestörte einkristalline Oberflächenschicht (9a, 13a) und Unterschicht (7a, 11a) mit Schichtdicken von wenigen nm begrenzt wird, und
  • - daß auf der einkristallinen Oberflächenschicht (9a, 13a) Halbleiterschichten (10, 14) defektarm aufgewachsen werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Ionen mit einer Energie von weniger als 100 keV im­ plantiert werden.
3. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Temperprozeß des Ausheil­ verfahrens während der Ionen-Implantation bei Temperaturen zwischen 400 bis 600°C und nach der Ionen-Implantation bei Temperaturen von weniger als 1200°C und für eine Zeitdauer von weniger als 1 Stunde durchgeführt wird.
4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß Sauerstoffionen implantiert werden.
5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß im Halbleiterkörper ganz­ flächig isolierende Schichten (8a, 12a) oder selektiv isolierende Bereiche erzeugt werden.
6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß ein Molekularstrahl-Epitaxie- Verfahren verwendet wird.
7. Halbleiterkörper erhältlich durch das Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet,
  • - daß auf einem Substrat (6) aus Si mindestens eine Halbleiterschicht (10, 14) aus Si oder SiGe oder eine Schichtenfolge aus Si und/oder SiGe aufgewachsen ist,
  • - daß das Substrat (6) und/oder die Halbleiterschichten (10, 14) isolierende SiO₂-Schichten (8a, 12a) und/oder selektive SiO₂-Bereiche enthalten, die durch nur wenige nm dünne, nahezu ungestörte Halbleiterschichten scharf begrenzt sind, und
  • - daß in den Halbleiterschichten (10, 14) aktive und/oder passive Bauelemente herstellbar sind, die durch die SiO₂- Schichten (8a, 12a) elektrisch isoliert sind.
DE3743734A 1987-12-23 1987-12-23 Verfahren zur Herstellung von vergrabenen, isolierenden Schichten und damit hergestellter Halbleiterkörper Expired - Fee Related DE3743734C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE3743734A DE3743734C2 (de) 1987-12-23 1987-12-23 Verfahren zur Herstellung von vergrabenen, isolierenden Schichten und damit hergestellter Halbleiterkörper

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE3743734A DE3743734C2 (de) 1987-12-23 1987-12-23 Verfahren zur Herstellung von vergrabenen, isolierenden Schichten und damit hergestellter Halbleiterkörper

Publications (2)

Publication Number Publication Date
DE3743734A1 DE3743734A1 (de) 1989-07-13
DE3743734C2 true DE3743734C2 (de) 1996-09-26

Family

ID=6343378

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3743734A Expired - Fee Related DE3743734C2 (de) 1987-12-23 1987-12-23 Verfahren zur Herstellung von vergrabenen, isolierenden Schichten und damit hergestellter Halbleiterkörper

Country Status (1)

Country Link
DE (1) DE3743734C2 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0411736A (ja) * 1990-04-28 1992-01-16 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5554883A (en) * 1990-04-28 1996-09-10 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method therefor
DE4029060C2 (de) * 1990-09-13 1994-01-13 Forschungszentrum Juelich Gmbh Verfahren zur Herstellung von Bauteilen für elektronische, elektrooptische und optische Bauelemente
DE19802977A1 (de) * 1998-01-27 1999-07-29 Forschungszentrum Juelich Gmbh Verfahren zur Herstellung einer einkristallinen Schicht auf einem nicht gitterangepaßten Substrat, sowie eine oder mehrere solcher Schichten enthaltendes Bauelement

Also Published As

Publication number Publication date
DE3743734A1 (de) 1989-07-13

Similar Documents

Publication Publication Date Title
EP0475378B1 (de) Verfahren zur Herstellung von Substraten für elektronische, elektrooptische und optische Bauelemente
DE2046833A1 (de) Verfahren zur Herstellung isolierter Halbleiterzonen
DE2412102C2 (de) Verfahren und Vorrichtung zum Herstellen einer dotierten Halbleiterzone und einer ohmschen Kontaktdoppelschicht hierauf
DE69015550T2 (de) Verfahren zum Züchten eines Kristalls.
DE69320412T2 (de) Dotierung von Diamant
EP0048288B1 (de) Verfahren zur Dotierung von Halbleiterbauelementen mittels Ionenimplantation
DE1933690B2 (de)
DE2813250A1 (de) Verfahren zur herstellung von verbindungshalbleiterchips
DE69432604T2 (de) Verfahren für die herstellung eines halbleitersubstrates
DE112014006124B4 (de) Epitaxialwaferherstellungsverfahren und Epitaxialwafer
DE2917455A1 (de) Verfahren zur vollstaendigen ausheilung von gitterdefekten in durch ionenimplantation von phosphor erzeugten n-leitenden zonen einer siliciumhalbleitervorrichtung und zugehoerige siliciumhalbleitervorrichtung
DE1544275C3 (de) Verfahren zur Ausbildung von Zonen unterschiedlicher Leitfähigkeit in Halbleiterkristallen durch Ionenimplantation
DE2354523C3 (de) Verfahren zur Erzeugung von elektrisch isolierenden Sperrbereichen in Halbleitermaterial
DE2644208A1 (de) Verfahren zur herstellung einer einkristallinen schicht auf einer unterlage
DE2808645A1 (de) Verfahren zum einstellen des leckstromes von sos-isolierschicht-feldeffekttransistoren
DE3430009A1 (de) Verfahren und vorrichtung zum dotieren von halbleitersubstraten
DE19725150A1 (de) Ionenimplantationsverfahren
DE3743734C2 (de) Verfahren zur Herstellung von vergrabenen, isolierenden Schichten und damit hergestellter Halbleiterkörper
DE69719527T2 (de) VERFAHREN ZUM DOTIEREN EINES BEREICHES MIT BOR IN EINER SiC-SCHICHT
DE69606100T2 (de) Dotieren von kristallinen Substraten
DE2364241A1 (de) Verfahren zum herstellen einkristalliner filme
EP0183962B1 (de) Verfahren zur Dotierung von Halbleitermaterial
DE2611559A1 (de) Verfahren zur herstellung von halbleiterstrukturen
DE2522921C3 (de) Verfahren zur epitaktischen Abscheidung dotierter III-V-Verbindungshalbleiter-Schichten
DE4440072C1 (de) Verfahren zur Herstellung einer vergrabenen monokristallinen Siliziumcarbidschicht

Legal Events

Date Code Title Description
8120 Willingness to grant licences paragraph 23
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: DAIMLER-BENZ AKTIENGESELLSCHAFT, 70567 STUTTGART,

8327 Change in the person/name/address of the patent owner

Owner name: DAIMLERCHRYSLER AG, 70567 STUTTGART, DE

8339 Ceased/non-payment of the annual fee