DD248224A1 - Verfahren zur herstellung von halbleiterbauelementen - Google Patents

Verfahren zur herstellung von halbleiterbauelementen Download PDF

Info

Publication number
DD248224A1
DD248224A1 DD26431784A DD26431784A DD248224A1 DD 248224 A1 DD248224 A1 DD 248224A1 DD 26431784 A DD26431784 A DD 26431784A DD 26431784 A DD26431784 A DD 26431784A DD 248224 A1 DD248224 A1 DD 248224A1
Authority
DD
German Democratic Republic
Prior art keywords
substrate
implantation
epitaxial layer
temperature
temperature range
Prior art date
Application number
DD26431784A
Other languages
English (en)
Inventor
Juergen Dziesiaty
Krystian Wencel
Wilfried Malze
Fritz-Guenter Kirscht
Original Assignee
Univ Berlin Humboldt
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Berlin Humboldt filed Critical Univ Berlin Humboldt
Priority to DD26431784A priority Critical patent/DD248224A1/de
Publication of DD248224A1 publication Critical patent/DD248224A1/de

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung von Halbleiterbauelementen und integrierten Schaltkreisen auf kristallinen Substratscheiben, insbesondere einkristalliner Siliziumscheiben, zum Zwecke der Verbesserung der Ausbeute und elektrischen Eigenschaften, der in einer epitaktischen Schicht auf diesen Substratscheiben im Scheibenverband gefertigten Halbleiterbauelemente hoher Integrationsdichte. Das erfindungsgemaesse Verfahren, mit dem getterfaehige Bereiche im Substrat unterhalb der epitaktischen Schicht gebildet werden, ist dadurch gekennzeichnet, dass man vor Aufbringung der epitaktischen Schicht ein vergrabenes getteraktives Versetzungsnetzwerk im Substrat durch Implantation mit nichtdotierenden Ionen von der Aufbauseite (Frontseite) aus erzeugt.

Description

Anwendungsgebiet der Erfindung
Die Erfindung betrifft ein Verfahren zur Herstellung von Halbleiterbauelementen und integrierten Schaltkreisen in Epitaxieschichten auf kristallinen Substratscheiben, insbesondere einkristallinen Siliziumscheiben, für eine Verbesserung der Ausbeute im Scheibenverband gefertigter Halbleiterbauelemente hoher Integrationsdichte, wobei die aktiven Bauelementestrukturen in einer auf dem Halbleitersubstrat im Verlaufe des Herstellungsprozesses gebildeten epitaktischen Schicht eingebettet sind.
Charakteristik der bekannten technischen Lösungen
Bekannte Standardtechnologien zur Fertigung von Halbleiterbauelementen und integrierten Schaltkreisen gehen von einem einkristallinen scheibenförmigen Halbleitersubstrat aus, in das von einer Seite (Aufbauseite) die Bauelemente bzw. Schaltkreissysteme in eine während des Herstellungsverfahrens aufgebrachten Epityxieschicht eingebracht werden. Bei den verwendeten technologischen Prozessen, beispielsweise Oxidation und Diffusion, handelt es sich in der Regel um Hochtemperaturprozesse. Dabei läßt es sich nicht vermeiden, daß die während der zahlreichen technologischen Prozeßschritte in das Halbleitersubstrat eingebrachten oder im Substrat gelösten Verunreinigungen in die aktiven Gebiete des Bauelements wandern. Es ist bekannt, daß die Ausfällung von Punktdefekten, wie z. B. schnelldiffundierenden Schwermetallen, Zwischengitteratomen und Leerstellen zu strukturellen und elektrisch aktiven Defekten führt, insbesondere auch in der Epitaxieschicht, in der die Bauelementestrukturen angeordnet sind, und zu unkontrollierten Streuungen wesentlicher Bauelementeparameter sowie zur Ausbeuteminderung führen. Daherkommt ihrer Beseitigung bzw. Passivierung besondere Bedeutung zu.
Im gegenwärtigen Stand der Technik wird versucht, durch den Einbau von sogenannten Getterschritten die unerwünschten Punktdefekte aus den empfindlichen Bereichen der Substratscheibe zu entfernen und in anderen, nichtaktiven Bereichen zu immobilisieren. Dies kann beispielsweise durch eine Getterschicht auf der der Aufbauseite gegenüberliegenden Substratoberfläche (Rückseite) erreicht werden, an der eine Ablagerung der Punktdefekte erfolgt. Es ist bekannt, daß kristalline Strukturdefekte, z. B. Versetzungen (J. Appl. Phys. 27,1193 [1956]) über ihr Spannungsfeld als Senken für Punktdefekte wirken. Zur Erzeugung der Getterschicht wird einmal die Bildung eines Versetzungsnetzwerkes auf der Rückseite des Substrats mittels einer hohen Phosphorbelegung vorgenommen (J.EIectrochem.Soc. 122,1725 [1975]). Zum anderen ist bekannt, das Versetzungsnetzwerk durch mechanische Beanspruchung der Rückseitenoberfläche (J.EIectrochem.Soc. 112,420 [1965]) oder mittels Ionenimplantation („lon Implantation N.Y. 1971, S.81; DD-WP 145144) zu erzeugen.
Nachteilig bei diesem Verfahren ist, daß einerseits bei den vordem Epitaxieprozeß vorsieh gehenden Hochtemperaturschritten eine Reaktivierung der durch die genannte Behandlung in der Rückseite gebundenen Kontaminationen möglich ist, zum anderen das getterfähige Gebiet auf der Rückseite bei folgenden Diffusionsprozessen mit dem Dotierungselement zugeschwemmt wird, da in der Regel ein diffusionshemmendes Rückseitenoxid während der fotolithographischen Schritte entfernt wird und bei zunehmendem Scheibendurchmesser durch die damit verbundene größere Scheibendicke der Diffusionsweg zu hohe Werte annimmt.
Es ist weiterhin in der US-PS 3976512 Verfahren angegeben worden, bei dem vordem Epitaxieschritt ein vergrabenes Gebiet hoher Dotierung (Subkollektor) auf der Substratoberfläche erzeugt wird und zur Reduzierung der kristallographischen Defektein der Epitaxieschicht erfindungsgemäß der Oberfläche des vergrabenen Gebietes mittels einer gitterförmigen Maske eine gewellte Struktur gegeben wird, die den angestrebten Effekt hervorruft, wobei die Leitfähigkeitseinstellung des vergrabenen Gebietes nach der genannten Patentschrift vorteilhafterweise durch Ionenimplantation mit dotierenden Ionen erfolgt. Neben einer Reihe von zusätzlichen arbeitstechnisch aufwendigen Prozeßschritten, wie die Aufbringung von diffusionshemmenden Masken und die fotolithographische Strukturierung des vergrabenen Gebietes, die eine zusätzliche Quelle für Verunreinigungen darstellen, ist dieses Verfahren an das Vorhandensein eines hochdotierten unter der Epitaxieschicht liegenden Subkollektor gebunden, und daher für eine Reihe von hochintegrierten Bauelementen nicht anwendbar. Äußerst störend ist in diesem Zusammenhang die Verwendung von Flußsäure zum Ätzen der Maskierungsschichten. Infolge der intensiven Adsorption von F~-Ionen an der Oberfläche wird diese stark elektronegativ. Das führt zur begünstigten Adsorption von positiv geladenen Metallionen aus den bei naßchemischen Prozessen verwendeten Reagenzien an der durch die Implantation stark aktivierten Oberfläche des Substrats.
Ziel der Erfindung
Ziel der Erfindung ist eine verbesserte Methode zur Steigerung der Ausbeute von Halbleiterbauelementen mit hohem Integrationsgrad, die die Verunreinigungen in der Epitaxieschicht auf ein Minimum reduziert. Es ist weiterhin Ziel der Erfindung, diesen Effekt mit einem Verfahren zu erreichen, das unter Vermeidung der oben angeführten Nachteile bekannter Verfahren das Aufwachsen einer Verunreinigungsfreien und defektfreien Epitaxieschicht (unter reduziertem prozeßtechnischem Aufwand) gewährleistet und das nicht auf dem Vorhandensein eines hochdotierten vergrabenen Gebietes unter der Epitaxieschicht, in der die aktiven Halbleiterstrukturen eingebracht werden, beruht.
Darlegung des Wesens der Erfindung
Aufgabe der Erfindung ist die Entwicklung eines Verfahrens zur Herstellung von Halbleiterbauelementen und integrierten Schaltkreisen in Epitaxieschichten auf kristallinen Substratscheiben, insbesondere einkristallinen Siliziumscheiben, das kristalline Defekte und störende Verunreinigungen in den Halbleiterbauelementen wirksam beseitigt. Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß man ein vergrabenes getteraktives Versetzungsnetzwerk auf der Scheibenvorderseite (Aufbauseite) in der Tiefe unterhalb der Epitaxieschicht mit wenigen zusätzlichen Prozeßschritten vorder Aufbringung der epitaktischen Schicht durch eine Implantation mit nichtdotierenden Elementen, z. B. bei Si-Substraten mit Elementen der 8. Hauptgruppe sowie H+ oder N+, vorzugsweise mit Argon-oder Neon-Ionen, erzeugt. Dabei kann zur Stabilisierung der sich nach der Implantation ausbildenden getterfähigen Zone die Implantation durch eine dünne, im Bereich zwischen 10 und 100nm liegende, Schicht aus SiO2 erfolgen, wie es z. B. in der DD-PS 156408 angeführt ist.
Der Energie- und Dosisbereich der implantierten Ionen muß nach dem Sinne der Erfindung so gewählt werden, daß eine vergrabene amorphe Zone in der Tiefe unterhalb der Scheibenoberfläche entsteht, dessen Reststrahlenschaden während des folgenden Hochtemperaturschrittes zu einem getterfähigen Versetzungsnetzwerk führt. In der dem Fachmann bekannten Weise erfolgt diese durch eine der benutzten lonenart entsprechend gewählten Dosis und Energie der implantierten Ionen. Für '"'Ar-Ionen als Beispiel ist dazu eine Ionenenergie von äiOOkeVund eine Dosis von ä1014cm"2 notwendig.
Durch die Verwendung der Ionenimplantation mit nichtdotierenden Elementen ist das Verfahren nach der Lehre der Erfindung prozeßtechnisch einfach, da die Weiterverarbeitung der so behandelten Scheiben nach den üblichen Bearbeitungsverfahren erfolgen kann. Das Verfahren läßt sich bei der Herstellung aller Halbleiterbauelemente anwenden, bei denen einkristallines Substratmaterial, insbesondere Si, zur Fertigung benutzt wird.
1. Ausführungsbeispiel
Zur Herstellung von integrierten bipolaren Si-Bauelementen werden Si-Substratscheiben (von Czochralski- oder Floating-Typ) mit einer (111 (-orientierten Oberfläche einer Eingangsreinigung unterzogen und anschließend bei 1 000°C in feuchter Sauerstoffatmosphäre oxydiert. Mittels Fotolithographie werden in bekannter Weise entsprechend dem zu fertigenden Bauelement Strukturen im Oxid erzeugt, die zur Dotierung und Diffusion der Subkollektoren im Bipolarprozeß dienen. Nach Abschluß der Tiefendiffusion in oxydierender Atmosphäre wird das gesamte Oxid entfernt. Erfindungsgemäß folgt eine Ionenimplantation mit Ne+ bei 300 keV und 2 · 1015 Ionen/cm2 in die Aufbauseite (Frontseite) des Si-Substrats. Unmittelbar nach der Implantation werden zur Effektivierung der getterfähigen Zone die Substratscheiben bei 900°C und Wasserstoffatmosphäre 1/2h getempert. Die übliche, bekannte technologische Weiterbehandlung der Scheiben erfolgt nach Gasphasenätzen zum Zwecke der Oberflächenreinigung bei 10000C, 10 see mit einer Ätzrate von 0,3^m/min oder nach entsprechendem Plasmaätzen, Vorteilhafterweise wird das Gettern, Gasphasenätzen und Aufbringen der epitaktischen Schicht ohne Scheibenwechsel in einer Anlage durchgeführt und dadurch zusätzliche Kontaminierung und das Auftreten von kristallographischen Defekten durch wiederholtes Abkühlen und Aufheizen der Scheiben vermieden. Nach dem Aufwachsen der Epitaxieschicht werden die Substratscheiben den zu erzeugenden Bauelementen gemäß weiterbearbeitet. Nach dem letzten Hochtemperaturschritt, im allgemeinen die Emittertiefendiffusion (T > 1000Ό, schließt sich erfindungsgemäß eine Temperaturbehandlung von mindestens 30 min in N2-Atmosphäre bei Temperaturen unterhalb 7500C an. Danach erfolgt die Weiterbehandlung der Scheiben in bekannterWeise.
2. Ausführungsbeispiel
Für die Herstellung einer Reihe von hochintegrierten (VLSI) Bauelementen ist im Gegensatz zu Ausführungsbeispiel 1. die Herstellung und Strukturierung von hochdotierten Subkollektoren unter der Epitaxieschicht nicht erforderlich. P-Ieitende Si-Substratscheiben (vom Czochralski- oder Floating-Typ) werden einer Eingangsreinigung unterzogen. Anschließend folgt erfindungsgemäß eine Implantation mit Ne+ oder Ar^-Ionen einer Energie von 300keVund einer Dosis von 1015bzw. 1014 Ionen/cm2 und als Getterschritt eine Temperung von V2h bei 9000C in ^-Atmosphäre in der Epitaxieanlage. Es schließt sich eine Oberflächenreinigung durch Gasphasenätzung mit einer Ätzrate von 0,1 /xm/minfür 10s an, wobei die Getterzonein der Tiefe des Si-Substrats erhalten bleibt und die nachfolgend aufwachsende epitaktische Schicht von den Substratkontaminationen abschirmt sowie gleichzeitig mechanische Gitterverspannungen abfängt und dadurch eine kontaminationsfreie und defektfreie Epitaxieschicht entsteht. Die weiteren Prozeßschritte werden durch das zu fertigende Bauelement und die gewählte Technologie bestimmt.
Gemäß Ausführungsbeispiel 2. wurden zum Funktionsnachweis des beschriebenen Verfahrens die Defektdichte (Epitaxiestapelfehler ESF) und die Minoritätsträgerlebensdauer τ an zwei in o.g. Weise präparierten Epitaxieschichten und nachfolgend oxydierten und strukturierten MOS-Kondensatoren bestimmt. Anhand von Sirtl-Ätzungen wurde die Dichte epitaktischer Stapelfehler ermittelt. Die Bestimmung des Parameters τ (^s) erfolgte nach dem C(t)-Verfahren. Die Ergebnisse t sind in Tabelle 1 zusammengestellt.
Tabelle 1
nicht implantieö 245 ± 34 329 ± 73 V (με 641 ± 42 655 ± 20 nicht implantiert 30-60 ESF(cm-2) 10
Dosis Ne+ E = 300keV 333 ± 62 360 ±112 1014 30-60 1014
Ar++ E = 600 keV 577 ±12 536 ± 84 10

Claims (10)

1. Verfahren zur Herstellung von Halbleiterbauelementen und integrierten Schaltkreisen in Epitaxieschichten auf kristallinen Substratscheiben, insbesondere einkristallinen Siliziumscheiben, dadurch gekennzeichnet, daß man vor Aufbringen der Epitaxieschicht im Substrat mittels Implantation von der Aufbauseite (Frontseite) aus mit nichtdotierenden Ionen, vorzugsweise aus der 8. Hauptgruppe des Periodensystems durch eine der benutzten lonenart entsprechend gewählte Dosis und Implantationsenergie in der Tiefe unter der Substratoberfläche eine vergrabene amorphe Substratzone erzeugt, anschließend das Substrat einer Ausheiltemperung im Temperaturbereich zwischen 400 und 1000cC in reduzierender Atmosphäre unterzieht und gegebenenfalls weitere durch die Art des Halbleiterbauelements bedingte technologisch bekannte Hochtemperaturschritte durchführt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Ausheiltemperung mit einer Dauer von mindestens 30 min in Wasserstoff im Temperaturbereich von 870°C bis 93O0C erfolgt.
3. Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet, daß nach erfolgter Ausheilung eine oberflächennahe Schicht des Substrats z. B. durch Gasphasenätzen oder Plasmaätzen abgetragen wird, die die implantierten Substratzonen einschließen kann, wobei das Abätzen in der gleichen zur Aufbringung der Epitaxieschicht dienenden Anordnung erfolgt.
4. Verfahren nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß nach bekannten technologiebestimmten Hochtemperaturschritten oberhalb 1 0000C eine ein- oder mehrstufige Temperbehandlung in inerter Atmosphäre im Temperaturbereich zwischen 300 und 8000C erfolgt.
5. Verfahren nach Anspruch 1 bis 4, dadurch gekennzeichnet, daß die ein- oder mehrstufige Temperbehandlung im Temperaturbereich zwischen 600 und 750°C in N2-Atmosphäre durchgeführt wird.
6. Verfahren nach Anspruch 1 bis 5, dadurch gekennzeichnet, daß der technologiebedingte Hochtemperaturschritt identisch mit dem Epitaxieschritt ist.
7. Verfahren nach Anspruch 1 bis 5, dadurch gekennzeichnet, daß der technologiebedingte Hochtemperaturschritt identisch mit dem letzten Oxidationsschritt ist.
8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Implantation Argon- oder Neon-Ionen benutzt werden.
9. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Implantation Sauerstoff-, Stickstoffoder Wasserstoff-Ionen benutzt werden.
10. Verfahren nach Anspruch 1, dadurcfxgekennzeichnet, daß die Implantation durch ein vorher thermisch erzeugtes Oxid mit einer Dicke zwischen 10 und 100nm hindurch erfolgt.
DD26431784A 1984-06-20 1984-06-20 Verfahren zur herstellung von halbleiterbauelementen DD248224A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DD26431784A DD248224A1 (de) 1984-06-20 1984-06-20 Verfahren zur herstellung von halbleiterbauelementen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DD26431784A DD248224A1 (de) 1984-06-20 1984-06-20 Verfahren zur herstellung von halbleiterbauelementen

Publications (1)

Publication Number Publication Date
DD248224A1 true DD248224A1 (de) 1987-07-29

Family

ID=5558073

Family Applications (1)

Application Number Title Priority Date Filing Date
DD26431784A DD248224A1 (de) 1984-06-20 1984-06-20 Verfahren zur herstellung von halbleiterbauelementen

Country Status (1)

Country Link
DD (1) DD248224A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5250445A (en) * 1988-12-20 1993-10-05 Texas Instruments Incorporated Discretionary gettering of semiconductor circuits
DE19802977A1 (de) * 1998-01-27 1999-07-29 Forschungszentrum Juelich Gmbh Verfahren zur Herstellung einer einkristallinen Schicht auf einem nicht gitterangepaßten Substrat, sowie eine oder mehrere solcher Schichten enthaltendes Bauelement

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5250445A (en) * 1988-12-20 1993-10-05 Texas Instruments Incorporated Discretionary gettering of semiconductor circuits
DE19802977A1 (de) * 1998-01-27 1999-07-29 Forschungszentrum Juelich Gmbh Verfahren zur Herstellung einer einkristallinen Schicht auf einem nicht gitterangepaßten Substrat, sowie eine oder mehrere solcher Schichten enthaltendes Bauelement

Similar Documents

Publication Publication Date Title
EP0092540B1 (de) Verfahren zum Gettern von Halbleiterbauelementen
DE2544736C2 (de) Verfahren zum Entfernen von schnelldiffundierenden metallischen Verunreinigungen aus monokristallinem Silicium
EP1402567B1 (de) Film oder schicht aus halbleitendem material und verfahren zur herstellung des films oder der schicht
DE2628087C2 (de)
DE69333619T2 (de) Herstellungsverfahren für Halbleitersubstrate
DE102007047231B4 (de) Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
EP0939430A2 (de) Herstellverfahren für eine polykristalline Siliziumstruktur
EP2710629B1 (de) Herstellungsverfahren für ein halbleiterbauelement
EP3248215B1 (de) Epitaktisch beschichtete halbleiterscheibe und verfahren zur herstellung einer epitakisch beschichteten halbleiterscheibe
JPS6063961A (ja) 半導体装置の製造方法
DE4313042A1 (de) Diamantschichten mit hitzebeständigen Ohmschen Elektroden und Herstellungsverfahren dafür
DE112010002935B4 (de) Epitaktischer Siliciumwafer und Verfahren zur Herstellung desselben
EP1683897A1 (de) Halbleiterscheibe mit einer Halbleiterschicht und einer darunter liegenden elektrisch isolierenden Schicht sowie Verfahren zu deren Herstellung
DD248224A1 (de) Verfahren zur herstellung von halbleiterbauelementen
JP2943369B2 (ja) 半導体基板の製造方法
DE10239775B3 (de) Verfahren zur Herstellung eines Siliciumwafers mit einer mit polykristallinem Silicium beschichteten Rückseite und Siliciumwafer hergestellt nach diesem Verfahren
JPH077768B2 (ja) 半導体装置の製造方法
DE102016114940B4 (de) Thermisches Verarbeitungsverfahren für einen Wafer
DE19740904A1 (de) Verfahren zum Beseitigen von Sauerstoff-Restverunreinigungen aus tiegelgezogenen Siliziumwafern
DE102017203996B4 (de) p-n-Übergangssiliziumwafer-Herstellungsverfahren
DE19740905C1 (de) Verfahren zum Beseitigen von Sauerstoff-Restverunreinigungen aus tiegelgezogenen Siliziumwafern
JPH03201440A (ja) 半導体基板の裏面歪形成方法
JPH0661234A (ja) 半導体装置の製造方法
DE102022113729A1 (de) Halbleitervorrichtung mit metallnitridschicht und ein verfahren zum herstellen von dieser
DE2547692A1 (de) Verfahren zum herstellen einer halbleitervorrichtung

Legal Events

Date Code Title Description
ENJ Ceased due to non-payment of renewal fee