DE102007047231B4 - Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung - Google Patents

Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE102007047231B4
DE102007047231B4 DE102007047231.7A DE102007047231A DE102007047231B4 DE 102007047231 B4 DE102007047231 B4 DE 102007047231B4 DE 102007047231 A DE102007047231 A DE 102007047231A DE 102007047231 B4 DE102007047231 B4 DE 102007047231B4
Authority
DE
Germany
Prior art keywords
silicon carbide
layer
epitaxial
type
sic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102007047231.7A
Other languages
English (en)
Other versions
DE102007047231A1 (de
Inventor
Yoshiyuki Yonezawa
Takeshi Tawara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE102007047231A1 publication Critical patent/DE102007047231A1/de
Application granted granted Critical
Publication of DE102007047231B4 publication Critical patent/DE102007047231B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices

Abstract

Verfahren zur Herstellung eines Siliziumkarbid-Halbleiterbauelementes (100), bei dem eine epitaktische p-leitende oder n-leitende Siliziumkarbidschicht (102, 103) auf ein Siliziumkarbid-Substrat (101) aufgebracht wird, beinhaltend: Ausbilden der epitaktischen Siliziumkarbidschicht (102, 103), wobei die epitaktische Siliziumkarbidschicht aus einer ersten epitaktischen Siliziumkarbid-Teilschicht (102) und einer zweiten epitaktischen Siliziumkarbid-Teilschicht (103) besteht, und die erste Teilschicht (102) und die zweite Teilschicht (103) durch epitaktisches Aufwachsen aufeinander ausgebildet werden, dadurch gekennzeichnet, dass die epitaktische Siliziumkarbidschicht (102, 103) unter Verwendung von unterschiedlichen Dotierstoffen des gleichen Leitfähigkeitstyps als Störstellen ausgebildet wird, wobei die erste Teilschicht (102) mit einem anderen Dotierstoff dotiert ist als die zweite Teilschicht (103).

Description

  • Die Erfindung betrifft Siliziumkarbid-Halbleiterbauelemente, bei denen Siliziumkarbid als Halbleitermaterial verwendet wird, und ein Verfahren zur Herstellung derartiger Siliziumkarbid-Halbleiterbauelemente.
  • Herkömmlicherweise wurden technische Vorteile schneller Steuerung (mit hoher Frequenz) und großer Leistungen bei einem Leistungshalbleiterbauelement (nachfolgend als Leistungsbauelement bezeichnet) mit verschiedenen Techniken unter Verwendung von Silizium (Si) ermöglicht. Andererseits gibt es einen Fall, wo Si nutzende Leistungsbauelemente nicht verwendet werden können, und zwar in einer Hochtemperaturumgebung oder in einer Umgebung, in der radioaktive Strahlung vorhanden ist. Aufgrund dessen wurde ein Leistungsbauelement entwickelt, das größere Leistungsfähigkeit als das Si verwendende Leistungsbauelement aufweist.
  • Als Material eines derartigen Leistungsbauelementes großer Leistungsfähigkeit wurde Siliziumkarbid (nachfolgend als SiC bezeichnet) untersucht. Die Bandlücke von SiC ist breiter als die von Si und beträgt beispielsweise 3,26 eV für SiC vom 4H-Typ (nachfolgend als 4H-SiC bezeichnet) und 3,02 eV für 6H-SiC. Aufgrund dessen weist SiC eine bessere Steuerbarkeit der Leitfähigkeit in einer Hochtemperaturumgebung und eine bessere Strahlungsbeständigkeit auf. Außerdem kann SiC für Bauelemente mit großer Durchbruchspannung eingesetzt werden, da seine dielektrische Durchbruchspannung um ca. eine Größenordnung größer als die von Si ist. Weiterhin ist SiC für schnelle Steuerungen, also mit hoher Frequenz, und großer Leistungen geeignet, da bei SiC die Driftgeschwindigkeit der Elektronen bei Sättigung ca. das 2-fache derjenigen bei Si beträgt. Es gibt bei SiC eine Polymorphie, d. h. viele Kristallmodifikationen (Polytypen), und denen 4H-SiC als Material für Leistungsbauelemente in Bezug auf seine besonders überlegenen physikalischen Eigenschaften besondere Beachtung erfährt.
  • Andererseits gibt es in einkristallinem SiC eine große Anzahl von Kristalldefekten und -versetzungen, und man nimmt an, dass diese Kristalldefekte und –versetzungen einen schlechten Einfluss auf die Eigenschaften eines SiC-Bauelementes haben. Als repräsentativer großer Defekt von 4H-SiC ist ein Mikroröhren-Defekt (micropipe Defekt) bekannt. Der Mikroröhren-Defekt weist einen Burgers-Vektor mit einer Größe von mehr als 3c auf (dem 3-fachen des Atomzwischenabstands in C-Achsenrichtung), und ist ein Hohldefekt, der eine Durchdringung in C-Achsenrichtung darstellt. Die Durchbruchspannung des Bauelementes ist bedingt durch den Mikroröhren-Defekt beträchtlich verringert.
  • Es wird berichtet, dass ein Verfahren zum Blockieren des Mikroröhren-Defektes durch epitaktisches Aufwachsen verhindern kann, dass bei dem Bauelement die Durchbruchspannung aufgrund des Mikroröhren-Defektes verringert wird. Jedoch wird durch das Verfahren der Mikroröhren-Defekt, bei dem es sich um eine Schraubenversetzung mit einem Burgers-Vektor von Nc (N >= 3) handelt, in eine Schraubenversetzung mit einem Burgers-Vektor kleiner oder gleich 2c aufgelöst, d. h. dies ist kein Verfahren, durch das die Versetzung selbst beseitigt wird.
  • Außerdem ist als weiterer großer Defekt von 4H-SiC ein ”Karotten-Defekt” bekannt. Der Karotten-Defekt tritt durch die Schraubenversetzung und eine Basisflächenversetzung (nachfolgend als BPD bezeichnet) auf. Zum Karotten-Defekt wird berichtet, dass die Defektdichte dadurch verringert werden kann, dass ein epitaktisches Aufwachsen bei hoher Temperatur durchgeführt wird. Außerdem ist bekannt, dass die BPD an der Grenzfläche zwischen einem epitaktischen Film und einem Substrat die Richtung ändert und in eine Kantenversetzung umgewandelt wird.
  • In der JP 3462506 B2 (Zeile 41 der linken Spalte bis Zeile 1 der rechten Spalte auf S. 9), die der WO 97/47045 A1 entspricht, wird Aluminium (Al), Bor (B) oder Gallium (Ga) als Dotiermittel verwendet, wenn eine p-leitende Zone eines Halbleiterbauelementes ausgebildet wird. Stickstoff (N) oder Phosphor (P) wird als Dotiermittel verwendet, wenn eine n-leitende Zone ausgebildet wird. Außerdem offenbart die JP S61-291495 A (Ansprüche und Ausführungsform auf S. 3) ein Verfahren, bei dem zwei Arten von Dotierstoffen (Störstellen) verwendet werden, wenn ein Aufwachsen eines SiC-Films auf einem Halbleitersubstrat durchgeführt wird.
  • Obwohl aber beim Stand der Technik die Bildung großer Defekte wie beispielsweise Mikroröhren- und Karotten-Defekte verringert werden kann, ist man nicht in der Lage ist, die BPDs zu verringern. Eine BPD verursacht einen Stapelfehler und könnte eine Schwankung der Durchlassspannung und die Bildung eines Leckstroms beim SiC-Bauelement verursachen. Daher ist es wichtig, dass die BPDs verringert werden, um die Eigenschaften des SiC-Bauelementes zu verbessern.
  • Obschon außerdem in der JP 3462506 B2 Dotierstoffarten zur Ausbildung von p-leitenden Zonen und n-leitenden Zonen beschrieben werden, nicht dargestellt, unter welchen Voraussetzungen des Einsatzes dieser Dotierstoff die Defekte verringert werden können. Die JP S61-291495 A befasst sich gar nicht mit der Entstehung der Defekte, und aus der Beschreibung geht nicht hervor, ob die BPDs durch Verwendung von Dotierstoffen verringert werden können.
  • US 2004/0159865 A1 beschreibt SiC MESFETS mit einem halb-isolierenden SiC-Substrat, das im Wesentlichen frei von Dotierstoffen in tiefen Ebenen ist. Die Verwendung des halb-isolierenden Substrats kann Back-Gating-Effekte in den MESFETS reduzieren. Außerdem werden SiC-MESFETS mit einer Gate-Struktur mit zwei Vertiefungen bereitgestellt. METSFETS mit einer selektiv dotierten p-Zwischenschicht werden ebenfalls bereitgestellt. Die Verwendung einer solchen Zwischenschicht kann die Output-Leitfähigkeit um einen Faktor 3 reduzieren und einen Leistungsanstieg von 3 db im Vergleich zu SiC MESFETS mit konventionelle p-Zwischenschichten herbeiführen. Ein geerdeter Kontakt zur p-Zwischenschicht kann auch bereitgestellt werden und die p-Zwischenschicht kann aus zwei p-Schichten bestehen, wobei die Schicht, die auf dem Substrat gebildet ist, eine höhere Dotierstoffkonzentration aufweist.
  • US 2004/0108530 A1 beschreibt eine Lawinen-Photodiode zum Detektieren von ultravioletten Photonen mit einem Substrat mit einem ersten Dotierstoff; einer ersten Schicht mit dem ersten Dotierstoff auf dem Substrat; einer zweiten Schicht mit einem zweiten Dotierstoff auf der ersten Schicht; einer dritten Schicht mit dem zweiten Dotierstoff auf der zweiten Schicht; einer Passivierungsschicht zur elektrischen Passivierung auf einer Oberfläche der Lawinen-Photodiode; einer Phosphor-Silikat-Glasschicht zur Begrenzung des Transports von beweglichen Ionen auf der dritten Schicht; und ein Paar von Metallelektroden, um einen ohmschen Kontakt herzustellen, wobei sich eine erste Elektrode unter dem Substrat befindet und sich eine zweite Elektrode auf der dritten Schicht befindet.
  • DE 197 12 796 A1 beschreibt einen epitaktischen SiC-Wafer, bei dem eine Oberfläche eines Substrats, auf der eine weitere Schicht epitaktisch aufwachsen soll, vorbehandelt wird. Ferner weist die darauf epitaktisch aufgewachsene Schicht eine hohe Störstellenkonzentration auf, so dass eine Veränderung der elektrischen Leitfähigkeit des SiC-Wafers vermieden wird.
  • JP 2002-A246 397 A beschreibt eine SiC-Halbleitervorrichtung, bei deren Herstellungsverfahren mehrere Dotierstoffe gleichzeitig in eine Halbleiterregion implantiert werden, was zu einer höheren Aktivierungsrate in dieser Halbleiterregion führt.
  • WO 2005/093137 A1 beschreibt ein Verfahren zur Herstellung einer Einkristall-SiC-Epitaxieschicht auf einem SiC-Substrat, wobei durch das Verfahren sogenannte „Karotten”-Defekte in der epitaktisch aufgewachsenen Schicht reduziert werden können. Dabei wächst eine erste Teil-Schicht auf dem SiC-Substrat bis zu einer vorbestimmten Schichtdicke auf. Ist die vorbestimmte Schichtdicke erreicht, wird mittels eines Ätz-Schrittes ein Teil der Schichtdicke der ersten Teil-Schicht abgetragen. Im Anschluss daran wächst die erste Teil-Schicht weiter auf bzw. wächst eine zweite Teil-Schicht auf der ersten Teil-Schicht auf. Die vorgenannten Schritte können sich dabei in der genannten Reihenfolge beliebig häufig wiederholen.
  • Aufgabe der Erfindung ist es, SiC-Halbleiterbauelemente und ein Verfahren zur Herstellung derartiger SiC-Halbleiterbauelemente bereitzustellen, welche im Bauelement vorhandene BPDs verringern können und die Eigenschaften des SiC-Halbleiterbauelementes verbessern können.
  • Um das zuvor beschriebene Problem zu lösen und die Aufgabe zu lösen, haben die Erfinder Forschung betrieben. Als Ergebnis überlegte man sich, dass die BPD in eine Kantenversetzung umgewandelt werden könnte, und zwar durch Beeinflussung der Gitterspannung mittels Dotierstoffen an einer Grenzfläche, bei der eine steile Änderung eines Leitfähigkeittyps und einer Dotierstoffkonzentration vorliegt. Man fand, dass die BPDs in Kantenversetzungen umgewandelt wurden, und zwar durch Aufbringen einer epitaktischen Schicht unter Anwendung von zwei Arten von Dotierstoff, und zwar Stickstoff (N), das zu einer großen Änderung der Gitterkonstante im Vergleich zum nicht-dotierten Zustand führt, und Phosphor (P), das zu einer kleinen Änderung der Gitterkonstante im Vergleich zum nicht-dotierten Zustand führt.
  • Die der Erfindung zugrunde liegende Aufgabe wird mittels eines Verfahrens gemäß Patentanspruch 1 sowie mittels eines Bauelementes gemäß Patentanspruch 7 erreicht werden. Vorteilhafte Weiterbildungen sind Gegenstand der Unteransprüche.
  • Bei dem beanspruchten Siliziumkarbid-Halbleiterbauelement und dem beanspruchten Verfahren zur Herstellung derartiger Siliziumkarbid-Halbleiterbauelemente können die im Bauelement vorhandenen BPDs verringert werden und dadurch die Eigenschaften des SiC-Halbleiterbauelementes verbessert werden.
  • Ausführungsbeispiele der Erfindung werden nachfolgend anhand der beiliegenden Zeichnungen näher erläutert; es zeigen:
  • 1 eine Querschnittansicht eines SiC-Halbleitersubstrates gemäß einem ersten Ausführungsbeispiel;
  • 2 eine Querschnittansicht eines SiC-Halbleitersubstrates gemäß einem zweiten Ausführungsbeispiel;
  • 3 eine Querschnittansicht beim Prozess zur Herstellung des SiC-Halbleitersubstrates gemäß dem zweiten Ausführungsbeispiel.
  • Erstes Ausführungsbeispiel
  • 1 ist eine Querschnittansicht eines SiC-Halbleitersubstrates gemäß dem ersten Ausführungsbeispiel. Das SiC-Halbleitersubstrat 100 dieses ersten Ausführungsbeispiels beinhaltet ein SiC-Einkristallsubstrat 101, eine epitaktische n-leitende SiC-Schicht 102, die mit Stickstoff (N) dotiert ist und auf das SiC-Einkristallsubstrat 101 aufgebracht ist, und eine weitere epitaktische n-leitende SiC-Schicht 103, die mit Phosphor (P) dotiert ist und auf die epitaktische n-leitende SiC-Schicht 102 aufgebracht ist.
  • Nachfolgend wird ein Prozess zur Herstellung des SiC-Halbleitersubstrats 100 gemäß dem ersten Ausführungsbeispiel erläutert. Ein 4H-SiC-Einkristall, der mit Stickstoff (N) in einer Konzentration von 1018 cm–3 dotiert ist, wird als Ausgangssubstrat verwendet. Mittels einer Spiegelpolierbehandlung und einer chemisch-mechanischen Polierbehandlung (CMP-Behandlung) wird eine polierte Fläche als Hauptfläche verwendet, die in einer <11-20>-Orientierung gegen eine (0001)-Si-Fläche des Ausgangssubstrats um 8° geneigt ist (hierbei steht ”–2” in <11-20> für ”2”).
  • Als Erstes wird beispielsweise das Ausgangssubstrat in die Form eines quadratischen Chips von 5 mm × 5 mm unter Verwendung einer Dicing-Säge geschnitten, und nach dem Schneiden unter Verwendung eines organischen Lösungsmittels und Säure gereinigt. Anschließend wird das Substrat mit seiner zu ätzenden Fläche nach oben gerichtet auf einen mit Siliziumkarbid (SiC) beschichteten Graphit-Suszeptor aufgelegt. Der Suszeptor, auf den das Substrat aufgelegt wurde, wird in eine Quarzreaktionskammer eingelegt, und welcher der Druck durch Evakuieren auf einen Wert kleiner oder gleich 1 Pa gebracht.
  • Anschließend wird beispielsweise ein Mischgas, das aus Wasserstoff (H2) mit einem Durchsatz von 10 slm und Chlorwasserstoff (HCl) mit einem Durchsatz von 5 sccm gemischt wird, in die Quarzreaktionskammer eingebracht und der Druck in der Reaktionskammer auf 13,3 kPa (100 Torr) gebracht. In diesem Zustand wird 5 Minuten lang ein Dampfphasenätzen unter Beibehaltung von 1600°C durchgeführt. Dabei wird beispielsweise der Suszeptor durch ein Hochfrequenz-Induktionsheizverfahren erwärmt.
  • Anschließend wird beispielsweise Wasserstoff (H2) mit einem Durchsatz von 10 slm, Monosilan (SiH4) mit einem Durchsatz von 3 sccm, Propan (C3H8) mit einem Durchsatz von 2 sccm und Stickstoff (N2) mit einem Durchsatz von 1 slm in die Reaktionskammer eingebracht, und es wird ein epitaktisches Aufwachsen eines 4H-SiC-Dünnfilms (einer mit Stickstoff (N) dotierten n-leitenden epitaktischen SiC-Schicht 102) auf dem Substrat 1 Stunde lang unter Beibehaltung eines Drucks von 11,970 kPa (90 Torr) und 1500°C durchgeführt. Beispielsweise beträgt die Dicke dieser epitaktischen SiC-Schicht 102 ca. 10 μm, und die N-Dotierungskonzentration beträgt 1019 cm–3. Dadurch werden große Defekte, wie beispielsweise Mikroröhren-Defekte und ”Karroten”-Defekte auf dem Substrat beispielsweise auf ca. 0,4/cm2 verringert.
  • Als Nächstes werden, nachdem die Quarzreaktionskammer erneut auf einen Evakuierungszustand von kleiner oder gleich 1 Pa gebracht wurde, beispielsweise Wasserstoff (H2) mit einem Durchsatz von 10 slm, Monosilan (SiH4) mit einem Durchsatz von 3 sccm, Propan (C3H8) mit einem Durchsatz von 2 sccm und Phosphin (PH3) mit einem Durchsatz von 100 sccm in die Reaktionskammer eingebracht, und es wird ein epitaktisches Aufwachsen eines mit Phosphor (P) dotierten n-leitenden 4H-SiC-Dünnfilms (einer epitaktischen P-dotierten n-leitenden SiC-Schicht 103) 12 Minuten lang unter Beibehaltung von 1500°C durchgeführt. Beispielsweise beträgt die Dicke dieser epitaktischen SiC-Schicht 103 ca. 2 μm, und die P-Dotierungskonzentration beträgt 1017 cm–3.
  • Wenn man die Versetzungsdichte des durch epitaktisches Aufwachsen aufgebrachten SiC-Dünnfilms untersucht, beträgt die BPD-Dichte zum Zeitpunkt, bei dem lediglich die N-dotierte epitaktische SiC-Schicht 102 erzeugt ist, ca. 1014 cm–2. Im Vergleich dazu hat die BPD-Dichte nach der Erzeugung auch der P-dotierten epitaktischen SiC-Schicht 103 den Wert 103 cm–2. Die BPD-Dichte nach erfolgter Erzeugung der P-dotierten epitaktischen SiC-Schicht 103 nimmt also um ca. 90% im Vergleich zur BPD-Dichte zu dem Zeitpunkt ab, zu dem lediglich die N-dotierte epitaktische SiC-Schicht 102 erzeugt wurde. Zur Ermittlung der Versetzungsdichte wird die Defektdichte durch eine Beobachtung mittels eines Rasterelektronenmikroskops (SEM) gezählt, nachdem das Substrat in Kaliumhydroxid (KOH) geätzt wurde. Das Ätzen mittels Kaliumhydroxid (KOH) wird dadurch das Verfahren durchgeführt, dass das Substrat für 30 Sekunden in Kaliumhydroxid (KOH) eingetaucht wird, das in einem aus Nickel (Ni) bestehenden Tiegel auf 500°C erwärmt wurde.
  • Der Grund dafür, dass die BPD-Dichte nach erfolgter Ausbildung der P-dotierten n-leitenden epitaktischen SiC-Schicht 103 im Vergleich zur BPD-Dichte zu dem Zeitpunkt abnimmt, zu dem lediglich die N-dotierte n-leitende epitaktische SiC-Schicht 102 erzeugt wurde, ist darin zu suchen, dass BPDs in Kantenversetzungen umgewandelt werden.
  • Auf diese Weise kann eine Schwankung der Durchlassspannung verhindert werden, und gleichzeitig kann die Defektdichte, von der der Leckstrom abhängt, stark verringert werden, und zwar insbesondere, wenn das Substrat bei einem vertikalen Bauelement angewendet wird. Dadurch bedingt kann die Ausbeute stark verbessert werden.
  • Zweites Ausführungsbeispiel
  • Beim ersten Ausführungsbeispiel werden zwei Arten von dotierten Schichten (die N-dotierte n-leitende epitaktische SiC-Schicht und die P-dotierte n-leitende epitaktische SiC-Schicht) je als eine Schicht auf dem Substrat ausgebildet. Beim zweiten Ausführungsbeispiel erfolgt die Ausbildung von der zwei Arten dotierter Schichten wiederholt. Dadurch kann der Anteil der in Kantenversetzungen umgewandelten BPDs noch weiter erhöht werden.
  • 2 ist eine Querschnittansicht eines SiC-Halbleitersubstrats gemäß dem zweiten Ausführungsbeispiel. Außerdem ist 3 eine Querschnittansicht im Verlauf des Prozesses zur Herstellung des SiC-Halbleitersubstrats gemäß dem zweiten Ausführungsbeispiel. Das SiC-Halbleitersubstrat 200 gemäß dem zweiten Ausführungsbeispiel weist eine erste N-dotierte n-leitende epitaktische SiC-Schicht 202, die mit Stickstoff (N) dotiert ist, eine erste P-dotierte n-leitende epitaktische SiC-Schicht 203, die mit Phosphor (P) dotiert ist, eine zweite N-dotierte n-leitende epitaktische SiC-Schicht 204, eine zweite P-dotierte n-leitende epitaktische SiC-Schicht 205 und eine dritte N-dotierte n-leitende epitaktische SiC-Schicht 206 auf, die nacheinander auf ein SiC-Einkristallsubstrat 201 aufgebracht wurden. Dabei ist die Dicke der einzelnen Schichten in 2 einheitlich dargestellt.
  • Wie in 2 dargestellt, werden die BPDs, wie mit gestrichelten Linien dargestellt, an jeder Grenzfläche der epitaktischen SiC-Schichten im SiC-Halbleitersubstrat 200 gemäß dem zweiten Ausführungsbeispiel in eine in Kantenversetzungen umgewandelt. Dadurch kann der Anteil der in Kantenversetzungen umgewandelten BPDs im Vergleich zum ersten Ausführungsbeispiel vergrößert werden. Eine Verringerung dieser BPDs kann durch Ätzen in Kaliumhydroxid (KOH) und Zählung durch Beobachtung mittels SEM erfasst werden.
  • Nachfolgend wird ein Prozess zur Herstellung des SiC-Halbleitersubstrats 200 gemäß dem zweiten Ausführungsbeispiel erläutert. Beim zweiten Ausführungsbeispiel wird, wie beim ersten Ausführungsbeispiel, ein 4H-SiC-Einkristall, der mit Stickstoff (N) in einer Konzentration von 1018 cm–3 dotiert ist, als Ausgangssubstrat verwendet. Mittels einer Spiegelpolierbehandlung und einer CMP-Behandlung wird die Fläche, die in einer <11-20>-Orientierung gegen die (0001)-Si-Fläche des Ausgangssubstrats um 8° geneigt ist, poliert, und die polierte Fläche wird als Hauptfläche verwendet.
  • Als Erstes wird beispielsweise das Ausgangssubstrat in die Form eines quadratischen Chips von 5 mm × 5 mm unter Verwendung einer Dicing-Sage geschnitten und nach dem Schneiden unter Verwendung eines organischen Lösungsmittels und Säure gereinigt. Anschließend wird das Substrat mit seiner zu ätzenden Fläche nach oben gerichtet auf einen mit Siliziumkarbid (SiC) beschichteten Graphit-Suszeptor aufgelegt. Der Suszeptor, auf den das Substrat aufgelegt wurde, wird in eine Quarzreaktionskammer eingelegt, in welcher der Druck durch Evakuieren auf einen Wert kleiner oder gleich 1 Pa gebracht wird.
  • Anschließend wird beispielsweise ein Mischgas, das aus Wasserstoff (H2) mit einem Durchsatz von 10 slm und Chlorwasserstoff (HCl) mit einem Durchsatz von 5 sccm gemischt wird, in die Quarzreaktionskammer eingebracht und der Druck in der Reaktionskammer auf 13,3 kPa (100 Torr) gebracht. In diesem Zustand wird 5 Minuten lang ein Dampfphasenätzen unter Beibehaltung von 1600°C durchgeführt. Dabei wird beispielsweise der Suszeptor durch ein Hochfrequenz-Induktionsheizverfahren erwärmt.
  • Anschließend werden beispielsweise Wasserstoff (H2) mit einem Durchsatz von 10 slm, Monosilan (SiH4) mit einem Durchsatz von 3 sccm, Propan (C3H8) mit einem Durchsatz von 2 sccm und Stickstoff (N2) mit einem Durchsatz von 1 slm in die Reaktionskammer eingebracht, und es wird ein epitaktisches Aufwachsen eines 4H-SiC-Dünnfilms (einer ersten N-(Stickstoff)-dotierten n-leitenden epitaktischen SiC-Schicht 202) auf dem Substrat 1 Stunde lang unter Beibehaltung eines Drucks von 11,970 kPa (90 Torr) und 1500°C durchgeführt. Beispielsweise beträgt die Dicke dieser ersten epitaktischen SiC-Schicht 202 ca. 10 μm, und die N-Dotierungskonzentration beträgt 1019 cm–3. Dadurch werden große Defekte, wie beispielsweise Mikroröhren-Defekte und Karotten-Defekte auf dem Substrat beispielsweise auf ca. 0,4/cm2 verringert.
  • Als Nächstes werden, nachdem die Quarzreaktionskammer erneut auf einen Evakuierungszustand von kleiner oder gleich 1 Pa gebracht wurde, beispielsweise Wasserstoff (H2) mit einem Durchsatz von 10 slm, Monosilan (SiH4) mit einem Durchsatz von 3 sccm, Propan (C3H8) mit einem Durchsatz von 2 sccm und Phosphin (PH3) mit einem Durchsatz von 100 sccm in die Reaktionskammer eingebracht, und es wird ein epitaktisches Aufwachsen eines mit Phosphor dotierten 4H-SiC-Dünnfilms (einer ersten P-dotierten n-leitenden epitaktischen SiC-Schicht 203) 12 Minuten lang unter Beibehaltung von 1500°C durchgeführt. Beispielsweise beträgt die Dicke dieser ersten epitaktischen SiC-Schicht 203 ca. 2 μm, und die P-Dotierungskonzentration beträgt 1017 cm–3.
  • Danach wird eine Überstruktur (Supperlattice-Struktur) ausgebildet, und zwar durch weiteres Aufwachsen der zweiten N-dotierten n-leitenden epitaktischen SiC-Schicht 204 und der zweiten P-dotierten n-leitenden epitaktischen SiC-Schicht 205 in einer Dicke von 500 nm. Als Letztes wird eine dritte N-dotierte n-leitende epitaktische SiC-Schicht 206 in einer Dicke von 10 μm aufgewachsen, und das in 2 dargestellte SiC-Halbleitersubstrat 200 wird ausgebildet.
  • Wenn man die Versetzungsdichte des SiC-Dünnfilms untersucht, der wie zuvor durch epitaktisches Aufwachsen erzeugt wurde, wird die BPD-Dichte nach der Erzeugung der zweiten P-dotierten n-leitenden epitaktischen SiC-Schicht 205 zu 2 × 102 cm–2, während die BPD-Dichte zum Zeitpunkt der Erzeugung der ersten N-dotierten n-leitenden epitaktischen SiC-Schicht 202 einen Wert von ca. 1014 cm–2 aufweist. Mit anderen Worten werden, im Vergleich zur BPD-Dichte zum Zeitpunkt der Erzeugung der der ersten epitaktischen SiC-Schicht 202, ca. 98% der BPDs nach erfolgter Erzeugung der zweiten epitaktischen SiC-Schicht 205 in Kantenversetzungen umgewandelt.
  • Bei den beschriebenen Ausführungsbeispielen wird eine epitaktische n-leitende SiC-Schicht ausgebildet. Falls eine epitaktische p-leitende SiC-Schicht ausgebildet werden soll, sollten vorzugsweise beispielsweise mindestens zwei Dotierstoffe aus der Gruppe, Bor (B), Aluminium (Al) und Indium (In), als Dotierstoff verwendet werden.
  • Wie zuvor erläutert, werden bei den Siliziumkarbid-Halbleiterbauelementen und dem Verfahren zur Herstellung derartiger Siliziumkarbid-Halbleiterbauelemente gemäß diesem Ausführungsbeispiel eine Mehrzahl von SiC-Dünnfilmen, die mit unterschiedlichen Materialien dotiert sind, durch mehrmaliges epitaktisches Aufwachsen unter Verwendung einer Mehrzahl unterschiedlicher Dotierstoffe ausgebildet. Bei jeder Grenzfläche dieser mehreren SiC-Dünnfilme ändern sich die Richtungen der Versetzungen der BPDs, und die BPDs werden in Kantenversetzungen umgewandelt. Somit werden im SiC-Halbleiterbauelement die BPDs verringert, und die Eigenschaften des Bauelementes können verbessert werden.
  • Wie zuvor erläutert, sind die Siliziumkarbid-Halbleiterbauelemente und das Verfahren zur Herstellung derartiger Siliziumkarbid-Halbleiterbauelemente gemäß der Erfindung für ein Leistungshalbleiterbauelement, wie beispielsweise einen IGBT (Insulated Gate Bipolar Transistor – Bipolartransistor mit isolierter Gateelektrode) von Nutzen, der für ein industrielles Gebiet, wie beispielsweise einen Mehrzweck-Wechselrichter, eine Wechselstrom-Servoeinrichtung, eine unterbrechungsfreie Stromversorgung (UPS) oder ein Schaltnetzteil verwendet wird, sowie auf dem Gebiet der Verbrauchergeräte verwendet wird, beispielsweise für einen Mikrowellenofen, ein Reiskochgerät oder ein Stroboskop.

Claims (12)

  1. Verfahren zur Herstellung eines Siliziumkarbid-Halbleiterbauelementes (100), bei dem eine epitaktische p-leitende oder n-leitende Siliziumkarbidschicht (102, 103) auf ein Siliziumkarbid-Substrat (101) aufgebracht wird, beinhaltend: Ausbilden der epitaktischen Siliziumkarbidschicht (102, 103), wobei die epitaktische Siliziumkarbidschicht aus einer ersten epitaktischen Siliziumkarbid-Teilschicht (102) und einer zweiten epitaktischen Siliziumkarbid-Teilschicht (103) besteht, und die erste Teilschicht (102) und die zweite Teilschicht (103) durch epitaktisches Aufwachsen aufeinander ausgebildet werden, dadurch gekennzeichnet, dass die epitaktische Siliziumkarbidschicht (102, 103) unter Verwendung von unterschiedlichen Dotierstoffen des gleichen Leitfähigkeitstyps als Störstellen ausgebildet wird, wobei die erste Teilschicht (102) mit einem anderen Dotierstoff dotiert ist als die zweite Teilschicht (103).
  2. Verfahren nach Anspruch 1, bei dem die epitaktische Siliziumkarbidschicht (102, 103) eine n-leitende epitaktische Siliziumkarbidschicht ist, und als Störstellen die unterschiedlichen Dotierstoffe Stickstoff und Phosphor verwendet werden.
  3. Verfahren nach Anspruch 1, bei dem die epitaktische Siliziumkarbidschicht eine epitaktische p-leitende Siliziumkarbidschicht ist, und als Störstellen unterschiedliche Dotierstoffe aus einer Gruppe umfassend Bor, Aluminium und Indium verwendet werden.
  4. Verfahren nach einem der Ansprüche 1 bis 3, bei dem die erste Teilschicht eine höhere Störstellenkonzentration aufweist als die zweite Teilschicht.
  5. Verfahren nach einem der Ansprüche 1 bis 4, bei dem das Siliziumkarbid-Substrat (101) mit p-leitenden oder n-leitenden Störstellen dotiert wird, und sich die Störstellen der epitaktischen Siliziumkarbidschicht (102, 103) von denen, mit denen das Siliziumkarbid-Substrat (101) dotiert wird, unterscheiden.
  6. Verfahren nach einem der Ansprüche 1 bis 5, bei dem die epitaktische Siliziumkarbidschicht aus mehreren ersten epitaktischen Siliziumkarbid-Teilschichten (202, 204, 206) und mehreren zweiten epitaktischen Siliziumkarbid-Teilschichten (203, 205) besteht, und diese ersten Teilschichten und zweiten Teilschichten abwechselnd durch epitaktisches Aufwachsen ausgebildet werden.
  7. Siliziumkarbid-Halbleiterbauelement, aufweisend: ein Siliziumkarbid-Substrat (101); und eine epitaktische p-leitende oder n-leitende Siliziumkarbidschicht (102, 103), die auf dem Siliziumkarbid-Substrat (101) ausgebildet ist, wobei die epitaktische Siliziumkarbidschicht aus einer ersten epitaktischen Siliziumkarbid-Teilschicht (102) und einer zweiten epitaktischen Siliziumkarbid-Teilschicht (103) besteht, und die erste Teilschicht (102) und die zweite Teilschicht (103) durch epitaktisches Aufwachsen aufeinander ausgebildet sind, dadurch gekennzeichnet, dass die epitaktische Siliziumkarbidschicht (102, 103) mit unterschiedlichen Dotierstoffen des gleichen Leitfähigkeitstyps als Störstellen dotiert ist, wobei die erste Teilschicht (102) mit einem anderen Dotierstoff dotiert ist als die zweite Teilschicht (103).
  8. Siliziumkarbid-Halbleiterbauelement nach Anspruch 7, bei dem die epitaktische Siliziumkarbidschicht (102, 103) eine n-leitende epitaktische Siliziumkarbidschicht ist, die mit den unterschiedlichen Dotierstoffen Stickstoff und Phosphor als Störstellen dotiert ist.
  9. Siliziumkarbid-Halbleiterbauelement nach Anspruch 7, bei dem die epitaktische Siliziumkarbidschicht eine p-leitende epitaktische Siliziumkarbidschicht ist, die mit unterschiedlichen Dotierstoffen aus einer Gruppe umfassend Bor, Aluminium und Indium als Störstellen dotiert ist.
  10. Siliziumkarbid-Halbleiterbauelement nach einem der Ansprüche 7 bis 9, bei dem die erste Teilschicht eine höhere Störstellenkonzentration aufweist als die zweite Teilschicht.
  11. Siliziumkarbid-Halbleiterbauelement nach einem der Ansprüche 7 bis 10, bei dem das Siliziumkarbid-Substrat (101) mit p-leitenden oder n-leitenden Störstellen dotiert ist, und die epitaktische Siliziumkarbidschicht (102, 103) mit Störstellen dotiert ist, die sich von den in das Siliziumkarbid-Substrat (101) eingebrachten Störstellen unterscheiden.
  12. Siliziumkarbid-Halbleiterbauelement nach einem der Ansprüche 7 bis 11, bei dem die epitaktische Siliziumkarbidschicht aus mehreren ersten epitaktischen Teilschichten (202, 204, 206) und mehreren zweiten epitaktischen Teilschichten (203, 205) besteht, und diese ersten Teilschichten und zweiten Teilschichten abwechselnd aufeinander ausgebildet sind.
DE102007047231.7A 2006-10-03 2007-10-02 Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung Expired - Fee Related DE102007047231B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006271450A JP4844330B2 (ja) 2006-10-03 2006-10-03 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP2006-271450 2006-10-03

Publications (2)

Publication Number Publication Date
DE102007047231A1 DE102007047231A1 (de) 2008-04-10
DE102007047231B4 true DE102007047231B4 (de) 2017-08-10

Family

ID=39154878

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007047231.7A Expired - Fee Related DE102007047231B4 (de) 2006-10-03 2007-10-02 Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung

Country Status (3)

Country Link
US (1) US8324631B2 (de)
JP (1) JP4844330B2 (de)
DE (1) DE102007047231B4 (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8536582B2 (en) * 2008-12-01 2013-09-17 Cree, Inc. Stable power devices on low-angle off-cut silicon carbide crystals
US8189364B2 (en) 2008-12-17 2012-05-29 Qs Semiconductor Australia Pty Ltd. Charge retention structures and techniques for implementing charge controlled resistors in memory cells and arrays of memory
JP2010184833A (ja) * 2009-02-12 2010-08-26 Denso Corp 炭化珪素単結晶基板および炭化珪素単結晶エピタキシャルウェハ
US20110042686A1 (en) * 2009-08-18 2011-02-24 Qs Semiconductor Australia Pty Ltd. Substrates and methods of fabricating doped epitaxial silicon carbide structures with sequential emphasis
US20110042685A1 (en) * 2009-08-18 2011-02-24 Qs Semiconductor Australia Pty Ltd Substrates and methods of fabricating epitaxial silicon carbide structures with sequential emphasis
JP4980461B1 (ja) * 2010-12-24 2012-07-18 三井造船株式会社 誘導加熱装置
JP5958949B2 (ja) * 2011-05-26 2016-08-02 一般財団法人電力中央研究所 炭化珪素基板、炭化珪素ウェハ、炭化珪素ウェハの製造方法及び炭化珪素半導体素子
US8860040B2 (en) 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
US9018639B2 (en) 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
US9279192B2 (en) 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
JP6387799B2 (ja) * 2014-11-14 2018-09-12 株式会社デンソー 半導体基板およびその製造方法
WO2017199792A1 (ja) * 2016-05-20 2017-11-23 三菱電機株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置
JP2019091798A (ja) * 2017-11-14 2019-06-13 昭和電工株式会社 ＳｉＣエピタキシャルウェハ
CN111293037B (zh) * 2020-02-17 2023-05-09 启迪微电子(芜湖)有限公司 一种P型SiC外延及其生长方法
JP2021187697A (ja) * 2020-05-28 2021-12-13 住友金属鉱山株式会社 炭化珪素単結晶基板の製造方法
CN114892273A (zh) * 2022-04-29 2022-08-12 希科半导体科技(苏州)有限公司 一种碳化硅外延层生长方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61291495A (ja) * 1985-06-18 1986-12-22 Sharp Corp 炭化珪素単結晶基板の製造方法
DE19712796A1 (de) * 1996-03-27 1997-10-30 Fuji Electric Co Ltd Epitaktischer SiC-Wafer, Verfahren zu seiner Herstellung und Halbleiter-Vorrichtung, die diesen verwendet
JP2002246397A (ja) * 2001-02-16 2002-08-30 Denso Corp 炭化珪素半導体装置及びその製造方法
JP3462506B2 (ja) * 1996-06-06 2003-11-05 クリー インコーポレイテッド 炭化ケイ素金属絶縁体半導体電界効果トランジスタの単位セルおよびそれを備える炭化ケイ素金属絶縁体半導体電界効果トランジスタ
US20040108530A1 (en) * 2002-12-10 2004-06-10 General Electric Company Avalanche photodiode for use in harsh environments
US20040159865A1 (en) * 2000-05-10 2004-08-19 Allen Scott T. Methods of fabricating silicon carbide metal-semiconductor field effect transistors
WO2005093137A1 (en) * 2004-03-01 2005-10-06 Cree, Inc. Reduction of carrot defects in silicon carbide epitaxy

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06334214A (ja) * 1993-05-24 1994-12-02 Sharp Corp ｐｎ接合型発光ダイオード
JP4224253B2 (ja) * 2002-04-24 2009-02-12 パナソニック株式会社 半導体装置及びその製造方法
WO2004100225A2 (en) * 2003-05-01 2004-11-18 The University Of South Carolina A system and method for fabricating diodes
JP4874527B2 (ja) * 2004-04-01 2012-02-15 トヨタ自動車株式会社 炭化珪素半導体基板及びその製造方法
JP2004343133A (ja) * 2004-06-21 2004-12-02 Hoya Corp 炭化珪素製造方法、炭化珪素及び半導体装置
JP4903439B2 (ja) * 2005-05-31 2012-03-28 株式会社東芝 電界効果トランジスタ
US7391058B2 (en) * 2005-06-27 2008-06-24 General Electric Company Semiconductor devices and methods of making same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61291495A (ja) * 1985-06-18 1986-12-22 Sharp Corp 炭化珪素単結晶基板の製造方法
DE19712796A1 (de) * 1996-03-27 1997-10-30 Fuji Electric Co Ltd Epitaktischer SiC-Wafer, Verfahren zu seiner Herstellung und Halbleiter-Vorrichtung, die diesen verwendet
JP3462506B2 (ja) * 1996-06-06 2003-11-05 クリー インコーポレイテッド 炭化ケイ素金属絶縁体半導体電界効果トランジスタの単位セルおよびそれを備える炭化ケイ素金属絶縁体半導体電界効果トランジスタ
US20040159865A1 (en) * 2000-05-10 2004-08-19 Allen Scott T. Methods of fabricating silicon carbide metal-semiconductor field effect transistors
JP2002246397A (ja) * 2001-02-16 2002-08-30 Denso Corp 炭化珪素半導体装置及びその製造方法
US20040108530A1 (en) * 2002-12-10 2004-06-10 General Electric Company Avalanche photodiode for use in harsh environments
WO2005093137A1 (en) * 2004-03-01 2005-10-06 Cree, Inc. Reduction of carrot defects in silicon carbide epitaxy

Also Published As

Publication number Publication date
DE102007047231A1 (de) 2008-04-10
US8324631B2 (en) 2012-12-04
US20080079008A1 (en) 2008-04-03
JP2008091656A (ja) 2008-04-17
JP4844330B2 (ja) 2011-12-28

Similar Documents

Publication Publication Date Title
DE102007047231B4 (de) Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE60033829T2 (de) SiC-HALBLEITERSCHEIBE, SiC-HALBLEITERBAUELEMENT SOWIE HERSTELLUNGSVERFAHREN FÜR EINE SiC-HALBLEITERSCHEIBE
DE112010000953B4 (de) Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung
DE10137369B4 (de) Halbleitersubstrat, Feldeffekt-Transistor, Verfahren zur Bildung einer SiGe-Schicht und Verfahren zur Bildung einer gespannten Si-Schicht unter Verwendung derselben, und Verfahren zur Herstellung eines Feldeffekt-Transistors
DE112017007060T5 (de) Leistungshalbleitereinheit
DE112016001052T5 (de) Verfahren zur herstellung eines epitaxialen wafers, epitaxialer wafer, verfahren zur herstellung einer halbleitervorrichtung und halbleitervorrichtung
DE112009004667B4 (de) Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung
DE112013006661B4 (de) Verfahren zum Herstellen eines SIC-Epitaxialwafers
DE112016001023T5 (de) Verfahren zur Herstellung eines Halbleitersubstrats und Halbleitersubstrat
DE102008037357A1 (de) Halbleitersubstrat aus Siliziumkarbid und Halbleiterelement mit einem solchen Substrat
DE102014205466B4 (de) Einkristall-4H-SiC-Substrat und Verfahren zu seiner Herstellung
DE102013204275B4 (de) Halbleiteranordnung
DE102015216064A1 (de) Verfahren zur Herstellung eines Siliziumkarbid-Epitaxiesubstrats, Siliziumkarbid-Epitaxiesubstrat und Siliziumkarbid-Halbleitervorrichtung
DE112012001920B9 (de) Strahlung emittierender Halbleiterchip mit integriertem ESD-Schutz
DE102018110190A1 (de) Siliziumcarbidepitaxiewafer, Siliziumcarbidbipolartransistor mit isoliertem Gate und Verfahren zur Herstellung desselben
DE102005018319B4 (de) Nitridhalbleitervorrichtung und deren Herstellungsverfahren
DE102013010187A1 (de) Schottky-Barriere-Vorrichtung mit lokal planarisierter Oberfläche und zugehöriges Halbleitererzeugnis
DE112016006385T5 (de) Siliziumkarbid-Epitaxiesubstrat und Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
DE102011004247A1 (de) Verfahren zur Herstellung eines Siliziumkarbid-Substrats
DE112016004430T5 (de) Verfahren zur Herstellung eines Siliziumkarbid-Epitaxiesubstrats, Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung und Vorrichtung zur Herstellung eines Siliziumkarbid-Epitaxiesubstrats
DE112016004600T5 (de) Epitaktisches Siliziumkarbidsubstrat und Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung
DE112015003959T5 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102017201744B4 (de) Verfahren zum Herstellen eines Siliziumkarbid-Epitaxialwafers, Verfahren zum Herstellen einer Siliziumkarbid-Halbleiteranordnung und Vorrichtung zum Herstellen eines Siliziumkarbid-Epitaxialwafers
DE112018002540T5 (de) SIC-Epitaxiewafer und Verfahren zum Herstellen desselben
DE102022114411A1 (de) Verfahren zur herstellung von ohmschen kontakten auf einem siliciumcarbid(sic)-substrat, verfahren zur herstellung einer halbleitervorrichtung, und halbleitervorrichtung

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

R082 Change of representative

Representative=s name: MERH-IP MATIAS ERNY REICHL HOFFMANN, DE

Representative=s name: MERH-IP MATIAS ERNY REICHL HOFFMANN, 80336 MUENCHE

R081 Change of applicant/patentee

Owner name: FUJI ELECTRIC CO., LTD., JP

Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

Effective date: 20110927

Owner name: FUJI ELECTRIC CO., LTD., KAWASAKI-SHI, JP

Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

Effective date: 20110927

R082 Change of representative

Representative=s name: MERH-IP MATIAS ERNY REICHL HOFFMANN, DE

Effective date: 20110927

Representative=s name: MERH-IP MATIAS ERNY REICHL HOFFMANN PATENTANWA, DE

Effective date: 20110927

R012 Request for examination validly filed

Effective date: 20121030

R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee