JP4844330B2 - 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 - Google Patents

炭化珪素半導体装置の製造方法および炭化珪素半導体装置 Download PDF

Info

Publication number
JP4844330B2
JP4844330B2 JP2006271450A JP2006271450A JP4844330B2 JP 4844330 B2 JP4844330 B2 JP 4844330B2 JP 2006271450 A JP2006271450 A JP 2006271450A JP 2006271450 A JP2006271450 A JP 2006271450A JP 4844330 B2 JP4844330 B2 JP 4844330B2
Authority
JP
Japan
Prior art keywords
silicon carbide
epitaxial layer
type
semiconductor device
carbide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006271450A
Other languages
English (en)
Other versions
JP2008091656A (ja
Inventor
喜幸 米澤
武志 俵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2006271450A priority Critical patent/JP4844330B2/ja
Priority to DE102007047231.7A priority patent/DE102007047231B4/de
Priority to US11/865,851 priority patent/US8324631B2/en
Publication of JP2008091656A publication Critical patent/JP2008091656A/ja
Application granted granted Critical
Publication of JP4844330B2 publication Critical patent/JP4844330B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02579P-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02378Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02441Group 14 semiconducting materials
    • H01L21/02447Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02529Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02576N-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

この発明は、半導体材料として炭化珪素(SiC)を用いた炭化珪素半導体装置の製造方法および炭化珪素半導体装置に関する。
従来、シリコン(Si)を用いた電力用半導体素子(以下、「パワーデバイス」という)では、高周波制御や大電力制御を目的とする高性能化が各種の技術によって進められている。一方で、高温環境や放射線がある環境では、Siを用いたパワーデバイスを使用できない場合がある。このため、Siを用いたパワーデバイスよりもさらに高性能なパワーデバイスの開発が進められている。
このような高性能パワーデバイスの材料として、炭化珪素(SiC)が検討されている。SiCの禁制帯幅はSiよりも広く、たとえば、4H型のSiC(以下、「4H−SiC」という)で3.26eV、6H型のSiCで3.02eVである。このため、SiCは、高温環境における電気伝導度の制御性や耐放射線性に優れている。また、SiCは、Siよりも約1桁高い絶縁破壊電圧を有するので、高耐圧素子に適用することができる。さらに、SiCは、Siの約2倍の電子飽和ドリフト速度を有するので、高周波制御や大電力制御にも適している。SiCには、様々な結晶多形(ポリタイプ)が存在し、その中でも4H−SiCは特に優れた物性値を有するので、パワーデバイス用の材料として注目されている。
一方で、SiC単結晶には、多くの結晶欠陥や転位が存在しており、これらの結晶欠陥や転位がSiCデバイスの特性に悪影響を与えると考えられている。4H−SiCの代表的な大型欠陥として、マイクロパイプが知られている。マイクロパイプは、3c(C軸方向の原子間距離の3倍)以上の大きさのバーガーベクトルを有し、C軸方向に貫通する中空欠陥である。このマイクロパイプによって、デバイスの耐圧は著しく低下してしまう。
マイクロパイプによるデバイスの耐圧低下を防止するため、エピタキシャル成長によってマイクロパイプを閉塞する技術が報告されている。ただし、この技術は、Nc(N≧3)のバーガーベクトルを有するらせん転位であるマイクロパイプを、2c以下のバーガーベクトルを有するらせん転位に分解するものであり、転位自体を消滅させるものではない。
また、4H−SiCの他の大型欠陥として、キャロット欠陥が知られている。キャロット欠陥は、らせん転位とベーサルプレーン転位(Basal Plane Dislocation:基底面転位、以下「BPD」という)とによって生じる。キャロット欠陥についても、高温でエピタキシャル成長をおこなうことによって欠陥密度を低減できることが報告されている。また、BPDは、エピタキシャル膜/基板界面で方向が変わり、刃状変位に変換されることが知られている。
また、下記特許文献1には、半導体装置のp型領域を製造する際のドーパントとして、アルミニウム(Al)、ホウ素(B)またはガリウム(Ga)が挙げられている。また、n型領域を製造する際のドーパントとして、窒素(N)またはリン(P)が挙げられている。また、下記特許文献2には、半導体基板上にSiC膜を成長させる際に、2種類のドーパント(不純物)を用いる技術が開示されている。
特許第3462506号公報(9頁左列41行目〜右列1行目) 特開昭61−291495号公報(特許請求の範囲、3頁実施例)
しかしながら、上述した従来技術によれば、マイクロパイプやキャロット欠陥のような大型欠陥の発生を減少させることはできるものの、BPDを減少させることができないという問題点が挙げられる。BPDは積層欠陥の原因となり、SiCデバイスの順方向電圧の揺らぎやリーク電流の発生を引き起こすおそれがある。したがって、SiCデバイスのデバイス特性を向上させるには、BPDを減少させることが重要である。
また、上述した特許文献1では、p型領域およびn型領域を形成するためのドーパントの種類については記載があるものの、これらのドーパントをどのような条件で用いれば欠陥を低減できるかは示されていない。また、上述した特許文献2では、欠陥の発生については考慮されておらず、文献中に記載されたドーパントを用いることによってBPDを低減できるか否かは不明である。
この発明は、上述した従来技術による問題点を解消するため、デバイス中に存在するBPDを低減し、炭化珪素半導体装置のデバイスの特性を向上させることができる炭化珪素半導体装置の製造方法および炭化珪素半導体装置を提供することを目的とする。
上述した課題を解決し、目的を達成するため、本発明者らは、鋭意研究を重ねた。その結果、導電型やドープ濃度が急峻に変化する界面でドーパントによる格子ひずみの影響によりBPDを刃状転位に変換できると考えた。そして、ノンドープ状態と比較して格子定数の変化が大きい窒素(N)と、ノンドープ状態と比較して格子定数の変化が小さいリン(P)の2種類のドーパントを用いてエピタキシャル層を積層することによって、BPDが刃状転位に変換されることを見いだした。
この発明は、上記知見に基づいてなされたものであり、本発明にかかる炭化珪素半導体装置の製造方法は、炭化珪素基板上にn型またはp型の炭化珪素エピタキシャル層が積層された炭化珪素半導体装置を製造する際に、それぞれ異なる不純物を用いて、互いに接する同一導電型の炭化珪素エピタキシャル層を形成する。
この炭化珪素エピタキシャル層がn型の炭化珪素エピタキシャル層である場合は、炭化珪素エピタキシャル層を形成する際の不純物として、窒素およびリンを同時に用いるのが好ましい。また、炭化珪素エピタキシャル層が、p型の炭化珪素エピタキシャル層である場合は、炭化珪素エピタキシャル層を形成する際の不純物として、ボロン、アルミニウム、およびインジウムのうち、少なくともいずれか2つを用いるのが好ましい。また、炭化珪素エピタキシャル層を形成する際に用いる2種類以上の不純物のうち、少なくとも1種類の不純物濃度は高濃度とし、少なくとも別の1種類の不純物濃度は低濃度とする。
また、炭化珪素基板に、p型またはn型の不純物が添加されている場合、炭化珪素エピタキシャル層を形成する際の不純物は、炭化珪素基板に添加された不純物と異なる種類の不純物とするのが好ましい。また、炭化珪素エピタキシャル層をそれぞれ異なる種類の不純物が添加された複数のエピタキシャル層を積層して形成することとしてもよい。
また、本発明にかかる炭化珪素半導体装置は、炭化珪素基板と、炭化珪素基板上に形成されたn型またはp型の炭化珪素エピタキシャル層とを備えており、互いに接する同一導電型の2層以上の炭化珪素エピタキシャル層は、それぞれ異なる不純物が添加されている。この炭化珪素エピタキシャル層がn型炭化珪素エピタキシャル層である場合は、窒素およびリンが添加されている。また、炭化珪素エピタキシャル層がp型炭化珪素エピタキシャル層である場合は、ボロン、アルミニウム、およびインジウムのうち、少なくとも2つが添加されている。炭化珪素エピタキシャル層に添加された2種類以上の不純物のうち、少なくとも1種類の不純物濃度は高濃度であり、少なくとも別の1種類の不純物濃度は低濃度であるのが好ましい。
また、炭化珪素基板にp型またはn型の不純物が添加されている場合、炭化珪素エピタキシャル層には、炭化珪素基板に導入された不純物と異なる種類の不純物が添加されているのが好ましい。また、炭化珪素エピタキシャル層は、それぞれ異なる種類の不純物が添加された複数のエピタキシャル層によって形成されていてもよい。
本発明にかかる炭化珪素半導体装置の製造方法および炭化珪素半導体装置によれば、デバイス中に存在するBPDを低減し、炭化珪素半導体装置のデバイスの特性を向上させることができる。
以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置の製造方法および炭化珪素半導体装置の好適な実施の形態を詳細に説明する。
(実施の形態1)
図1は、実施の形態1にかかる炭化珪素半導体基板の断面図である。実施の形態1にかかる炭化珪素半導体基板100は、炭化珪素単結晶基板101上に、窒素(N)をドープしたn型SiCエピタキシャル層102が積層され、さらにその上に、リン(P)をドープしたn型SiCエピタキシャル層103が積層されている。
実施の形態1にかかる炭化珪素半導体基板100の製造プロセスについて説明する。出発基板として、窒素(N)を1018cm-3のドープ濃度でドープした4H−SiC単結晶を用いる。そして、鏡面研磨処理およびCMP(Chemical Mechanical Polishing)処理により、出発基板の(0001)Si面から<11−20>方向に8度傾けて研磨した面を主面として使用する。なお、<11−20>方向の「−2」は、「2」の上にバーが付された指数であることを表している。
まず、出発基板をたとえば5mm角のチップ状にダイサーを用いて切断し、切断後の基板を有機溶剤と酸を用いて洗浄する。つづいて、炭化珪素(SiC)で被覆した黒鉛のサセプタに、エッチングする面を上にした基板を乗せる。そして、基板を乗せたサセプタを石英反応管に挿入し、石英反応管内を真空引きして1Pa以下の圧力にする。
つづいて、石英反応管内にたとえば水素(H)10slm、塩化水素(HCl)5sccmの流量で混合した混合ガスを導入し、反応管内の圧力を100Torrとする。その状態で、1600℃で5分間保持して、気相エッチングをおこなう。その際、サセプタをたとえば高周波誘導加熱法によって加熱する。
つづいて、たとえば水素(H2)10slm、モノシラン(SiH4)3sccm、プロパン(C38)2sccm、窒素(N2)1slmを反応管内に導入し、圧力90Torr、1500℃で1時間保持して、窒素(N)をドープした4H型SiC薄膜(Nドープn型SiCエピタキシャル層102)を基板上にエピタキシャル成長させる。たとえば、Nドープn型SiCエピタキシャル層102の厚さは約10μmであり、Nドープ量は1019cm-3である。これにより、基板上のマイクロパイプ、キャロット欠陥などの大型欠陥は、たとえば0.4個/cm2程度に減少する。
つぎに、再び石英反応管内を1Pa以下の真空状態とした後、たとえば水素(H2)10slm、モノシラン(SiH4)3sccm、プロパン(C38)2sccm、ホスフィン(PH3)100sccmを反応管内に導入し、1500℃で12分間保持して、リン(P)をドープした4H型SiC薄膜(Pドープn型SiCエピタキシャル層103)をエピタキシャル成長させる。たとえば、Pドープn型SiCエピタキシャル層103の厚さは約2μmであり、Pドープ量は1017cm-3である。
エピタキシャル成長させたSiC薄膜の転位密度を検討すると、Nドープn型SiCエピタキシャル層102のみの生成時におけるBPD密度は約1014cm-2である。これに対して、Pドープn型SiCエピタキシャル層103を生成した後におけるBPD密度は103cm-2である。Pドープn型SiCエピタキシャル層103を生成した後におけるBPD密度は、Nドープn型SiCエピタキシャル層102のみの生成時と比較して約90%減少する。なお、転位密度の検討にあたっては、基板に対して水酸化カリウム(KOH)によるエッチングをおこなった後、SEM観察による欠陥密度の計数をおこなった。水酸化カリウム(KOH)によるエッチングは、ニッケル(Ni)坩堝内で500℃に加熱した水酸化カリウム(KOH)に、基板を30秒間浸漬する方法によっておこなった。
このように、Pドープn型SiCエピタキシャル層103を生成した後のBPD密度が、Nドープn型SiCエピタキシャル層102のみの生成時と比較して減少するのは、BPDが刃状転位に変換されているためである。
このように、基板中のBPDを減少させることによって、特に縦型デバイスに基板を用いた場合に、順方向の電圧の揺らぎを抑えることができるとともに、リークにかかる欠陥密度を大幅に低減させることができる。このため、歩留まりを大きく向上させることができる。
(実施の形態2)
実施の形態1では、2種類のドープ層(Nドープn型SiCエピタキシャル層およびPドープn型SiCエピタキシャル層)を、それぞれ1層ずつ基板上に成膜した。実施の形態2では、2種類のドープ層を繰り返し成膜する。これにより、BPDが刃状転位に変換される割合をさらに高くすることができる。
図2は、実施の形態2にかかる炭化珪素半導体基板の断面図である。また、図3は、実施の形態2にかかる炭化珪素半導体基板の製造過程における断面図である。実施の形態2にかかる炭化珪素半導体基板200は、炭化珪素単結晶基板201上に、窒素(N)をドープした第1のNドープn型SiCエピタキシャル層202、リン(P)をドープした第1のPドープn型SiCエピタキシャル層203、第2のNドープn型SiCエピタキシャル層204、第2のPドープn型SiCエピタキシャル層205、および第3のNドープn型SiCエピタキシャル層206が順に積層されている。なお、図2では、各層の厚さを均一に表記している。
図2に示すように、実施の形態2にかかる炭化珪素半導体基板200では、点線で示すBPDが各SiCエピタキシャル層の界面において刃状転位に変換されている。これにより、BPDが刃状転位に変換される割合が実施の形態1と比較してさらに高くなっている。このようなBPDの減少は、水酸化カリウム(KOH)によるエッチングおよびSEM観察による計数によって検出することができる。
実施の形態2にかかる炭化珪素半導体基板200の製造プロセスについて説明する。実施の形態2においても、実施の形態1と同様に、出発基板として、窒素(N)を1018cm-3のドープ濃度でドープした4H−SiC単結晶を用いる。そして、鏡面研磨処理およびCMP処理により、出発基板の(0001)Si面から<11−20>方向に8度傾けて研磨した面を主面として使用する。
まず、出発基板をたとえば5mm角のチップ状にダイサーを用いて切断し、切断後の基板を有機溶剤と酸を用いて洗浄する。つづいて、炭化珪素(SiC)で被覆した黒鉛のサセプタに、エッチングする面を上にした基板を乗せる。そして、基板を乗せたサセプタを石英反応管に挿入し、石英反応管内を真空引きして1Pa以下の圧力にする。
つづいて、石英反応管内にたとえば水素(H)10slm、塩化水素(HCl)5sccmの流量で混合した混合ガスを導入し、反応管内の圧力を100Torrとする。その状態で、1600℃で5分間保持して、気相エッチングをおこなう。その際、サセプタをたとえば高周波誘導加熱法によって加熱する。
つづいて、たとえば水素(H2)10slm、モノシラン(SiH4)3sccm、プロパン(C38)2sccm、窒素(N2)1slmを反応管内に導入し、圧力90Torr、1500℃で1時間保持して、窒素(N)をドープした4H型SiC薄膜(第1のNドープn型SiCエピタキシャル層202)を基板上にエピタキシャル成長させる。たとえば、第1のNドープn型SiCエピタキシャル層202の厚さは約10μmであり、Nドープ量は1019cm-3である。これにより、基板上のマイクロパイプ、キャロット欠陥などの大型欠陥は、実施の形態1と同様に、たとえば0.4個/cm2程度に減少する。
つぎに、再び石英反応管内を1Pa以下の真空状態とした後、たとえば水素(H2)10slm、モノシラン(SiH4)3sccm、プロパン(C38)2sccm、ホスフィン(PH3)100sccmを反応管内に導入し、1500℃で6分間保持して、リン(P)をドープした4H型SiC薄膜(第1のPドープn型SiCエピタキシャル層203)をエピタキシャル成長させる。たとえば、第1のPドープn型SiCエピタキシャル層203の厚さは約1μmであり、Pドープ量は1017cm-3である。
この後、さらに第2のNドープn型SiCエピタキシャル層204および第2のPドープn型SiCエピタキシャル層205を、それぞれ500nmの厚さに成長させて超格子構造とする。最後に、第3のNドープn型SiCエピタキシャル層206を10μmの厚さに成長させて、図2に示す炭化珪素半導体基板200を形成する。
以上のようにエピタキシャル成長させたSiC薄膜の転位密度を検討すると、第1のNドープn型SiCエピタキシャル層202の生成時にはBPD密度が約1014cm-2であるのに対して、第2のPドープn型SiCエピタキシャル層205を生成した後のBPD密度は2×102cm-2となった。すなわち、第1のNドープn型SiCエピタキシャル層202の生成時と比較して、第2のPドープn型SiCエピタキシャル層205を生成した後には約98%のBPDが刃状転位に変換された。
なお、上述した実施の形態では、n型のSiCエピタキシャル層を形成する場合について説明したが、p型のSiCエピタキシャル層を形成する場合は、たとえば、ボロン(B)、アルミニウム(Al)、およびインジウム(In)のうち、少なくともいずれか2つをドーパントとするのが好ましい。
以上説明したように、実施の形態にかかる炭化珪素半導体装置の製造方法および炭化珪素半導体装置によれば、複数の異なるドーパントを用いて複数回エピタキシャル成長をおこなうことによって、異なる物質がドープされた複数のSiC薄膜を形成する。この複数のSiC薄膜の各界面において、BPDの転位の方向が変わり、刃状転位へと変換される。これにより、炭化珪素半導体装置中のBPDを低減し、デバイス特性を向上させることができる。
以上のように、本発明にかかる炭化珪素半導体装置の製造方法および炭化珪素半導体装置は、汎用インバータ、ACサーボ、無停電電源(UPS)またはスイッチング電源などの産業分野や、電子レンジ、炊飯器またはストロボなどの民生機器分野に用いられるIGBTなどの電力用半導体素子に有用である。
実施の形態1にかかる炭化珪素半導体基板の断面図である。 実施の形態2にかかる炭化珪素半導体基板の断面図である。 実施の形態2にかかる炭化珪素半導体基板の製造過程における断面図である。
符号の説明
101 炭化珪素単結晶基板
102 Nドープn型SiCエピタキシャル層
103 Pドープn型SiCエピタキシャル層

Claims (12)

  1. 炭化珪素基板上にn型またはp型の炭化珪素エピタキシャル層が積層された炭化珪素半導体装置の製造方法であって、
    互いに接する同一導電型の2層以上の前記炭化珪素エピタキシャル層を、それぞれ異なる不純物をドーパントとして用いて形成することを特徴とする炭化珪素半導体装置の製造方法。
  2. 前記炭化珪素エピタキシャル層は、n型の炭化珪素エピタキシャル層であり、
    当該炭化珪素エピタキシャル層を形成する際の不純物として、窒素およびリンを用いることを特徴とする請求項1に記載の炭化珪素半導体装置の製造方法。
  3. 前記炭化珪素エピタキシャル層は、p型の炭化珪素エピタキシャル層であり、
    当該炭化珪素エピタキシャル層を形成する際の不純物として、ボロン、アルミニウム、およびインジウムのうち、少なくともいずれか2つを用いることを特徴とする請求項1に記載の炭化珪素半導体装置の製造方法。
  4. 前記炭化珪素エピタキシャル層を形成する際に用いる2種類以上の不純物のうち、少なくとも1種類の不純物濃度は高濃度とし、少なくとも別の1種類の不純物濃度は低濃度とすることを特徴とする請求項1〜3のいずれか一つに記載の炭化珪素半導体装置の製造方法。
  5. 前記炭化珪素基板は、p型またはn型の不純物が添加されており、
    前記炭化珪素エピタキシャル層を形成する際の不純物は、前記炭化珪素基板に添加された不純物と異なる種類の不純物であることを特徴とする請求項1〜4のいずれか一つに記載の炭化珪素半導体装置の製造方法。
  6. ドーパントが異なる層を交互にエピタキシャル成長させることによって前記炭化珪素エピタキシャル層を形成することを特徴とする請求項1〜5のいずれか一つに記載の炭化珪素半導体装置の製造方法。
  7. 炭化珪素基板と、
    前記炭化珪素基板上に形成されたn型またはp型の炭化珪素エピタキシャル層と、を備え、
    互いに接する同一導電型の2層以上の前記炭化珪素エピタキシャル層は、それぞれ異なる不純物がドーパントとして添加されていることを特徴とする炭化珪素半導体装置。
  8. 前記炭化珪素エピタキシャル層は、窒素およびリンが添加されたn型炭化珪素エピタキシャル層であることを特徴とする請求項7に記載の炭化珪素半導体装置。
  9. 前記炭化珪素エピタキシャル層は、ボロン、アルミニウム、およびインジウムのうち、少なくとも2つが添加されたp型炭化珪素エピタキシャル層であることを特徴とする請求項7に記載の炭化珪素半導体装置。
  10. 前記炭化珪素エピタキシャル層に添加された2種類以上の不純物のうち、少なくとも1種類の不純物濃度は高濃度であり、少なくとも別の1種類の不純物濃度は低濃度であることを特徴とする請求項7〜9のいずれか一つに記載の炭化珪素半導体装置。
  11. 前記炭化珪素基板は、p型またはn型の不純物が添加されており、
    前記炭化珪素エピタキシャル層は、前記炭化珪素基板に導入された不純物と異なる種類の不純物が添加されていることを特徴とする請求項7〜10のいずれか一つに記載の炭化珪素半導体装置。
  12. 前記炭化珪素エピタキシャル層は、ドーパントが異なる複数のエピタキシャル層が交互に積層されてできていることを特徴とする請求項7〜11のいずれか一つに記載の炭化珪素半導体装置。
JP2006271450A 2006-10-03 2006-10-03 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 Expired - Fee Related JP4844330B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006271450A JP4844330B2 (ja) 2006-10-03 2006-10-03 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
DE102007047231.7A DE102007047231B4 (de) 2006-10-03 2007-10-02 Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
US11/865,851 US8324631B2 (en) 2006-10-03 2007-10-02 Silicon carbide semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006271450A JP4844330B2 (ja) 2006-10-03 2006-10-03 炭化珪素半導体装置の製造方法および炭化珪素半導体装置

Publications (2)

Publication Number Publication Date
JP2008091656A JP2008091656A (ja) 2008-04-17
JP4844330B2 true JP4844330B2 (ja) 2011-12-28

Family

ID=39154878

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006271450A Expired - Fee Related JP4844330B2 (ja) 2006-10-03 2006-10-03 炭化珪素半導体装置の製造方法および炭化珪素半導体装置

Country Status (3)

Country Link
US (1) US8324631B2 (ja)
JP (1) JP4844330B2 (ja)
DE (1) DE102007047231B4 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8536582B2 (en) * 2008-12-01 2013-09-17 Cree, Inc. Stable power devices on low-angle off-cut silicon carbide crystals
US8189364B2 (en) 2008-12-17 2012-05-29 Qs Semiconductor Australia Pty Ltd. Charge retention structures and techniques for implementing charge controlled resistors in memory cells and arrays of memory
JP2010184833A (ja) * 2009-02-12 2010-08-26 Denso Corp 炭化珪素単結晶基板および炭化珪素単結晶エピタキシャルウェハ
US20110042685A1 (en) * 2009-08-18 2011-02-24 Qs Semiconductor Australia Pty Ltd Substrates and methods of fabricating epitaxial silicon carbide structures with sequential emphasis
US20110042686A1 (en) * 2009-08-18 2011-02-24 Qs Semiconductor Australia Pty Ltd. Substrates and methods of fabricating doped epitaxial silicon carbide structures with sequential emphasis
JP4980461B1 (ja) * 2010-12-24 2012-07-18 三井造船株式会社 誘導加熱装置
JP5958949B2 (ja) * 2011-05-26 2016-08-02 一般財団法人電力中央研究所 炭化珪素基板、炭化珪素ウェハ、炭化珪素ウェハの製造方法及び炭化珪素半導体素子
US8860040B2 (en) 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
US9018639B2 (en) 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
US9279192B2 (en) 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
JP6387799B2 (ja) * 2014-11-14 2018-09-12 株式会社デンソー 半導体基板およびその製造方法
CN109155239B (zh) 2016-05-20 2023-04-21 三菱电机株式会社 碳化硅外延基板及碳化硅半导体装置
JP2019091798A (ja) * 2017-11-14 2019-06-13 昭和電工株式会社 SiCエピタキシャルウェハ
CN111293037B (zh) * 2020-02-17 2023-05-09 启迪微电子(芜湖)有限公司 一种P型SiC外延及其生长方法
JP7567210B2 (ja) * 2020-05-28 2024-10-16 住友金属鉱山株式会社 炭化珪素単結晶基板の製造方法
CN114892273A (zh) * 2022-04-29 2022-08-12 希科半导体科技(苏州)有限公司 一种碳化硅外延层生长方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61291495A (ja) * 1985-06-18 1986-12-22 Sharp Corp 炭化珪素単結晶基板の製造方法
JPH06334214A (ja) * 1993-05-24 1994-12-02 Sharp Corp pn接合型発光ダイオード
JP3230650B2 (ja) * 1996-03-27 2001-11-19 富士電機株式会社 炭化けい素半導体基板とその製造方法およびその基板を用いた炭化けい素半導体素子
US5719409A (en) 1996-06-06 1998-02-17 Cree Research, Inc. Silicon carbide metal-insulator semiconductor field effect transistor
US6686616B1 (en) * 2000-05-10 2004-02-03 Cree, Inc. Silicon carbide metal-semiconductor field effect transistors
JP4765175B2 (ja) * 2001-02-16 2011-09-07 株式会社デンソー 炭化珪素半導体装置の製造方法
JP4224253B2 (ja) * 2002-04-24 2009-02-12 パナソニック株式会社 半導体装置及びその製造方法
US6838741B2 (en) * 2002-12-10 2005-01-04 General Electtric Company Avalanche photodiode for use in harsh environments
WO2004100225A2 (en) * 2003-05-01 2004-11-18 The University Of South Carolina A system and method for fabricating diodes
US7230274B2 (en) * 2004-03-01 2007-06-12 Cree, Inc Reduction of carrot defects in silicon carbide epitaxy
JP4874527B2 (ja) * 2004-04-01 2012-02-15 トヨタ自動車株式会社 炭化珪素半導体基板及びその製造方法
JP2004343133A (ja) * 2004-06-21 2004-12-02 Hoya Corp 炭化珪素製造方法、炭化珪素及び半導体装置
JP4903439B2 (ja) * 2005-05-31 2012-03-28 株式会社東芝 電界効果トランジスタ
US7391058B2 (en) * 2005-06-27 2008-06-24 General Electric Company Semiconductor devices and methods of making same

Also Published As

Publication number Publication date
DE102007047231B4 (de) 2017-08-10
US8324631B2 (en) 2012-12-04
JP2008091656A (ja) 2008-04-17
DE102007047231A1 (de) 2008-04-10
US20080079008A1 (en) 2008-04-03

Similar Documents

Publication Publication Date Title
JP4844330B2 (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
US9691607B2 (en) Process for producing epitaxial silicon carbide single crystal substrate and epitaxial silicon carbide single crystal substrate obtained by the same
JP5458509B2 (ja) 炭化珪素半導体基板
JP4939777B2 (ja) 低オフアクシスSiCウエハ上のSiCのホモエピタキシャル成長
EP2570522B1 (en) Epitaxial silicon carbide single-crystal substrate and method for producing the same
JP5818853B2 (ja) n型窒化アルミニウム単結晶基板を用いた縦型窒化物半導体デバイス
JP5865777B2 (ja) 炭化珪素エピタキシャルウェハの製造方法
US20080318359A1 (en) Method of manufacturing silicon carbide semiconductor substrate
KR20120011059A (ko) 절연 게이트형 바이폴러 트랜지스터
JP2009088223A (ja) 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置
JP6123408B2 (ja) 単結晶4H−SiC基板及びその製造方法
JP4879507B2 (ja) バイポーラ型半導体装置の順方向電圧回復方法、積層欠陥縮小方法およびバイポーラ型半導体装置
WO2014035675A1 (en) Large high-quality epitaxial wafers
JP4853364B2 (ja) SiC単結晶エピタキシャル薄膜の成長方法
JP2014192163A (ja) SiCエピタキシャルウエハの製造方法
JP2014154666A (ja) 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法
Tokuda Homoepitaxial diamond growth by plasma-enhanced chemical vapor deposition
WO2018160785A1 (en) PINNING THE CONVERSION POINT BELOW THE EPILAYER INTERFACE FOR SiC POWER DEVICE
JP2019091798A (ja) SiCエピタキシャルウェハ
US20160133461A1 (en) Method to grow a semi-conducting sic layer
JP2015044727A (ja) SiCエピタキシャルウエハの製造方法
JP2017019679A (ja) 炭化珪素エピタキシャル基板
JP2007250693A (ja) SiC基板の製造方法及びSiC基板並びに半導体装置
JP2007246350A (ja) SiC基板の製造方法及びSiC基板並びに半導体装置
JP5545310B2 (ja) 炭化珪素エピタキシャルウエハの製造方法、および、炭化珪素エピタキシャルウエハ、ならびに、炭化珪素半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080204

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080204

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080205

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090714

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091112

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091112

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110822

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110913

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110926

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4844330

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees