JP4874527B2 - 炭化珪素半導体基板及びその製造方法 - Google Patents

炭化珪素半導体基板及びその製造方法 Download PDF

Info

Publication number
JP4874527B2
JP4874527B2 JP2004108746A JP2004108746A JP4874527B2 JP 4874527 B2 JP4874527 B2 JP 4874527B2 JP 2004108746 A JP2004108746 A JP 2004108746A JP 2004108746 A JP2004108746 A JP 2004108746A JP 4874527 B2 JP4874527 B2 JP 4874527B2
Authority
JP
Japan
Prior art keywords
sic
layer
silicon carbide
substrate
carbide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004108746A
Other languages
English (en)
Other versions
JP2005294611A (ja
Inventor
章憲 関
由加里 谷
柴田　　典義
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Fine Ceramics Center
Toyota Motor Corp
Original Assignee
Japan Fine Ceramics Center
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Fine Ceramics Center, Toyota Motor Corp filed Critical Japan Fine Ceramics Center
Priority to JP2004108746A priority Critical patent/JP4874527B2/ja
Publication of JP2005294611A publication Critical patent/JP2005294611A/ja
Priority to US11/580,978 priority patent/US8338833B2/en
Application granted granted Critical
Publication of JP4874527B2 publication Critical patent/JP4874527B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET

Description

本発明は、炭化珪素（ＳｉＣ）基板及びその製造方法に関し、特に、欠陥が少ない半導体素子層（エピタキシャル層）を有する基板及びその製造方法に関する。
ＳｉＣ単結晶は、一般的には昇華法によって製造されるが、このように製造されたものは、転位（刃状転位、螺旋転位（マイクロパイプも含む））等の欠陥を含む。即ち、ＳｉＣ基板の生成は、昇華したＳｉＣが堆積して進行するが、ＳｉＣの堆積は、壁面に沿って進行するため、両壁面から堆積したＳｉＣが合体した部位には、結晶の不連続部が発生する。これが欠陥となる。
パワーデバイスや高周波デバイスを作製する場合、このＳｉＣ単結晶を基板として、デバイスを形成する領域であるエピタキシャル層（半導体素子層）をデバイスに適した構造になるように成長させるが、欠陥が基板中に存在すると、その上に成長させたエピタキシャル層にもその欠陥が継承され、エピタキシャル層にも欠陥がほぼ同数形成される。そして、この欠陥があるエピタキシャル層にデバイス（素子）を作製すると、デバイスの漏れ電流を増加させ、逆方向耐圧を低下させることが報告されている。
このため、デバイスを作製するにはこの欠陥を低減させることが極めて重要である。
デバイスを作製する領域であるエピタキシャル層のマイクロパイプを低減させる方法として、基板となるＳｉＣ単結晶を高温処理することで、ＳｉＣが昇華し、マイクロパイプに析出、閉塞させることが提案された（特許文献１参照）。また、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、ＳｉＣを成長させ、熱処理によりマイクロパイプの端部を閉塞し、熱エッチングにより閉塞された表面を露出し、これを種結晶としてＳｉＣ単結晶を成長させる方法もあり（特許文献２参照）、さらに、ＣＶＤ法により、調整した成膜条件でＳｉＣを成長することでマイクロパイプを転位などの欠陥に展開する方法もある（非特許文献１参照）。
しかし、これらの方法では、部分的にマイクロパイプは閉塞されるが、多数の転位に変換され、上記問題点は、解決されない。
即ち、マイクロパイプはバーガースベクトルｂ＝｜ｎｃ｜（ｎは整数、ｃはｃ軸方向の原子１個分の変位）を有しており、気相（昇華）でマイクロパイプを閉塞してもバーガースベクトルは保存されるので、バーガースベクトルのより小さな転位に分解される。つまり、１つのマイクロパイプに最大ｎ個の転位が発生する。この転位は、不対電子を有するためキャリアの散乱源となって移動度を低下させたり、低抵抗領域を形成して電流のリークパスとなって耐圧を低下させる。
特開２００２−１７９４９８号公報 特開２０００−５３４９８号公報 Ｊｐｎ．Ｊ．Ａｐｐｌ／Ｐｈｙｓ．ｖｏｌ．４１（２００２）Ｌ１３００，Ｌ１１３７
従って、本発明の目的は、デバイスを作製する領域であるエピタキシャル層の欠陥が少ない炭化珪素半導体基板を得、上記欠陥のない半導体を得ることにある。
斯かる実状に鑑み本発明者は鋭意研究を行ったところ、炭化珪素基板上に、ゲルマニウムをドープしたバッファー層を設ければ、エピタキシャル層への欠陥が抑制されることを見出し本発明を完成した。
即ち、本発明は、次の方法等を提供するものである。
＜１＞ 炭化珪素基板上に、ゲルマニウムをドープしてゲルマニウムの量が０．６atm％以上１０atm％以下である炭化ケイ素バッファー層を化学気相成長法により形成し、該バッファー層上に化学気相成長法によりＳｉＣエピタキシャル層を形成することを特徴とする炭化珪素半導体基板の製造方法。
＜２＞ バッファー層とＳｉＣエピタキシャル層をそれぞれ交互に二層以上設けることを特徴とする請求項＜１＞に記載の製造方法。
＜３＞ ＜１＞又は＜２＞に記載の製造方法により得られた炭化珪素半導体基板。
＜４＞ ＜１＞又は＜２＞に記載の製造方法により得られた炭化珪素半導体基板に電極を設けたことを特徴とする炭化珪素半導体。
本発明により得られた半導体は、半導体素子層の欠陥が少なくデバイスの漏れ電流が少なく、逆方向耐圧を低下させることが少ない。
以下、本発明を適用した実施形態を図面を用いて具体的に説明する。本実施形態は、例えば昇華法などにより形成された炭化珪素単結晶基板（ＳｉＣ単結晶基板）に、デバイスを形成するためのエピタキシャル成長基板を製造する方法に適用したものである。
本発明において、ゲルマニウムをドープした炭化ケイ素とは、結晶系がＳｉＣ特有の六方晶形を有する２Ｈ、４Ｈ、６Ｈ、８Ｈ、１５Ｒ、２１Ｒ、２４Ｒ等であってＳｉＣＧｅを主成分とするもの、
及び、＜１１１＞軸方向にＳｉ面とＣ面が交互に積層した立方晶において、ＳｉやＣの一部がＧｅによって置換されたもの若しくは格子間にＧｅが挿入されたものを言う。
（第１実施形態）
図１（ａ）に、本発明方法により得られた炭化珪素半導体基板の一態様を示す。
製造工程を次に示す。
Ａ）基板
まず、ＳｉＣ基板１を取得する。ＳｉＣ基板としては、４Ｈ−ＳｉＣ、３Ｃ−ＳｉＣ、６Ｈ−ＳｉＣなどが使用でき、ウエーハの面方位、オフ角、面（Ｓｉ，Ｃ）に制限はない
Ｂ）ＧｅドープＳｉＣバッファ層３
ＣＶＤ法により、Ｇｅドープバッファー層３をＳｉＣ基板１上に設ける。
ここで用いる原料ガスは、ＳｉＨ2Ｃｌ2、Ｃ2Ｈ2、ＳｉＨ4、Ｃ3Ｈ8、Ｓｉ2Ｈ6等が挙げられる。
ドープ原料ガスとしては、（Ｃ2Ｈ5）4Ｇｅ、（ＣＨ3）2ＧｅＨ2、ＧｅＨ4 等が挙げられる。
キャリアガスとしては、Ｈ2、Ａｒ等が挙げられる。
これらガス中のＧｅ濃度は、原子供給量比でＣの０．０００１〜２倍が好ましく、特に、０．００１〜１倍が好ましい。
基板の温度は、３Ｃ−ＳｉＣを成長させる場合は、８００〜１４５０℃が好ましく、特に９００〜１４００℃が好ましい。４Ｈ−ＳｉＣ及び６Ｈ−ＳｉＣを成長させる場合は、１４５０から１７７０℃が好ましく、特に１５００〜１６５０℃が好ましい。
バッファー層のゲルマニウム量は、１０atm％以下が好ましく、特に５atm％以下が好ましく、更に３atm％以下が好ましい。
バッファー層の膜厚は１ｎｍ〜１０μｍが好ましく、特に１ｎｍ〜１μｍが好ましく、更に１ｎｍ〜５００ｎｍが好ましい。
バッファー層３は、ＳｉＣ基板１からの欠陥を消滅するための層である。この層は、ＳｉＣ単結晶基板に存在する欠陥がバッファ層へ伝播した際に、不純物であるＧｅが終端化することでデバイスとなるＳｉＣエピタキシャル層への欠陥伝播を抑制する。
ＧｅをドープしたＳｉＣは基板ＳｉＣに比べ格子定数が大きく界面に欠陥を形成する。この欠陥と基板から伸びる欠陥がぶつかり、欠陥の進展方向が面内方向に曲げられたり、ループ化することによってエピタキシャル層へ伝播する欠陥の数を抑制できる。この界面領域にて、多くの欠陥が消滅する為、その領域を欠陥終端領域２と記述した。従って、欠陥終端領域２は、ＳｉＣ基板１とＧｅドープＳｉＣバッファ層３の境界である。
Ｃ）バッファー層３の上にエピタキシャル成長層４をＣＶＤ法で設ける。これは、従来法で行えばよい。
かようにして、図１（ａ）に示す炭化珪素半導体基板が得られる。
（第２実施形態）
第２実施形態は、図２に示すような形態である。これは第1実施形態のＧｅドープバッファー層３とＳｉＣエピタキシャル層４を複数を設けたものである。すなわち、Ｇｅドープバッファー層が多層存することにより、欠陥をさらに抑制することを狙ったものである。
製法は、第１実施形態の２層作成の工程を繰り返せばよい。
（第３実施形態）
第３実施形態は、図３に示すごとく、第２実施形態のものの応用である。
即ち、第２実施形態の基板に、次の層が設けられているものである。
Ａ）ＳｉＣエピタキシャル層２２（コレクタ層）
エピタキシャルＳｉＣ層がｐ型のもので、ドーピング元素はＧａ，Ａｌ，Ｂなどである。
Ｂ）ＧｅをドープしたエピタキシャルＳｉＣ層２３（ベース層）
本層はｎ型でドーピング元素はＮ、Ｐ、Ａｓなどである。
Ｃ）Ｂ）の上にｐ型エピタキシャル層２４
エピタキシャルＳｉＣ層がｐ型のもので、ドーピング元素はＧａ，Ａｌ，Ｂなどである。
（第４実施形態）
第４実施形態は、図ｌ（ｂ）に示すような形態である。これは第３実施形態（バッファー層の数は異なる）の基板にベース１２、エミッタ１１、コレクタ１０の電極を配置したものである。
（第５実施形態）
半導体素子構造：ＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）への適用例
第５実施形態は、図ｌ（ｃ）に示すような形態である。
第１実施形態の基板に加え、アンドープＳｉＣ１３上に、ＮドープＳｉＣキャリア供給層１４、アンドープＳｉＣ層１３（スペーサ層）、ＧｅドープＳｉＣチャネル層１４、アンドープＳｉＣ層１３（スペーサ層）、ＮドープＳｉＣキャリア供給層１５、アンドープＳｉＣ層１３（バリア層）をＣＶＤ法で形成し、その上に、ゲート１９、ソース１８、ドレイン電極を配置したものである。
実施例１（第１実施形態の炭化珪素半導体基板の製造、図１参照）
（１）ＳｉＣ基板
基板としては、４Ｈ−ＳｉＣ基板：ウエーハ表面結晶面方位（０００１）８°オフ［１１−２０］を用いた。
（２）バッファ層（ＳｉＣ層）のＣＶＤ法による形成
ＣＶＤ条件は次の通りである。
原料ガス：ＳｉＨ2Ｃｌ2を１３ｍＬ／min、Ｃ2Ｈ2を３．３ｍＬ／min、
ドープ原料ガス：１５℃にした（Ｃ2Ｈ5）4Ｇｅ中をＡｒキャリアガスを１０ｍＬ／minで流した、
キャリアガス：Ｈ2を５００ｍＬ／min
基板温度：１４５０〜１７７０℃ （＊４Ｈ−ＳｉＣに限る）
得られた層の厚さは、５０ｎｍであった。
また、層中のゲルマニウムの量は０．６atm％であった。
（３）半導体素子層（ＳｉＣエピタキシャル層）のＣＶＤ法による形成
原料ガス：ＳｉＨ2Ｃｌ2を１３ｍＬ／min、Ｃ2Ｈ2を３．３ｍＬ／min、
キャリアガス：Ｈ2を５００ｍＬ／min
基板温度：１４５０〜１７７０℃ （＊４Ｈ−ＳｉＣに限る）
得られた層の厚さは、４μｍであった。
評価
エッチピット計数
エッチングは、５５０℃のＫＯＨに２０分浸漬して行った。
計数は、光学顕微鏡（計数倍率は７５ｍｍ×９０ｍｍの領域にピットが１０2台観察できる倍率にした。）によった。
その結果、本基板のエッチピット計数は１００ｃｍ-2以下であった。
（比較例）
市販基板（４Ｈ−ＳｉＣウエーハ）上に上記（３）半導体素子層（ＳｉＣエピタキシャル層）のＣＶＤ法により直接エピタキシャル成長したもののエッチピット密度は１０００ｃｍ2以上であった。
実施例２（第２実施形態の炭化珪素半導体基板の製造（図２参照））
実施例１において（２）と（３）の工程を３回繰り返した他は実施例１と同様にして、第２実施形態の炭化珪素半導体基板を得た。そして実施例１と同様に評価したところ、本基板のエッチピット計数は５０ｃｍ-2以下であった。
実施例３（第実施形態の炭化珪素半導体基板の製造（図３参照））
（１） 実施例２の基板において最後のエピタキシャルＳｉＣ成長時にｐ型になるように原料ガスに微量の（ＣＨ3）3Ｇａガスを添加して成長させたものである。
最後のエピタキシャルＳｉＣ層の成長条件、仕様等は実施例１の（３）と同じとした。
但し、Ｇａ濃度は６×１０19／ｃｍ3。
（２）（１）の上にＧｅ，ＮドープＳｉＣ層を成長する。ｎ型になるように原料ガスに微量のＮ2ガスを添加して成長させた。（その他は実施例１の（２）と同じ）
但し、Ｎ濃度は１×１０17／ｃｍ3
（３） （２）の上にエピタキシャルＳｉＣを成長させた。
方法は（１）と同様であった。但し、Ｇａの濃度は３×１０20／ｃｍ3
実施例４ 構成例４の半導体素子構造ＨＢＴ（Ｈｅｔｅｒｏ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）への適用例 （図ｌ（ｂ））
（１）実施例３の基板上にデバイス作成したい領域を開口するようにレジストをフォトリソ工程により作成する。
（２）ドライエッチングまたはウエットエッチングによりエミッタ電極部のＳｉＣ膜厚が所望膜厚になるまでエッチングする。
（３）ベース電極、コレクタ電極部分が開口するようにレジストをフォトリソ工程により作成する。
（４）ドライエッチングまたはウエットエッチングによりベース電極部のＳｉＣ膜厚が所望膜厚になるまでエッチングする。
（５）コレクタ電極部分が開口するようにレジストをフォトリソ工程により作成する。
（６）ドライエッチングまたはウエットエッチングによりコレクタ電極部のＳｉＣ膜厚が所望膜厚になるまでエッチングする。
（７）ベース電極、コレクタ電極、エミッタ電極部分が開口するようにレジストをフォトリソ工程により作成する。
（８）Ｎｉをスパッタ法あるいは電子ビーム蒸着法により蒸着する。
（９）電極部以外のＮｉ蒸着膜をアセトンでレジストを溶解させることで除去する。
（１０）ＡｒまたはＨ2雰囲気で１０００℃に数分間加熱することで、ベース、エミッタ、コレクタ電極のオーミック特性を確保する。
（１１）ベース電極、コレクタ電極の中心部と（周囲は開口）エミッタ電極を覆うようなパタン形状にフォトレジストを形成し、ＣＶＤ法またはスパッタ法等でＳｉＯ2膜を形成し、フォトレジストを除去する。
（１２）引き出し配線を形成するようなパタン形状にフォトレジストを形成したのち、Ｎｉをスパッタ法や電子ビーム蒸着法を用いて蒸着する。
（１３）フォトレジストをアッシング工程により除去する。
実施例５ 構成例５：半導体素子構造ＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）への適用例 （図１（ｃ）、図４）
（１）実施例１と同様にＳｉＣ基板（半絶縁性）１上に、ＧｅドープＳｉＣバッファ層（欠陥低減目的）３、続けて、アンドープＳｉＣ層１３、ＮドープＳｉＣキャリア供給層１５、アンドープＳｉＣ層（スペーサ層）１３、ＧｅドープＳｉＣチャネル層１４、アンドープＳｉＣ層（スペーサ層）１３、ＮドープＳｉＣキャリア供給層１５、アンドープＳｉＣ層（バリア層）１３、ＮドープＳｉＣコンタクト層１６をＣＶＤ法で形成した（図４ａ）。
（２）ＣＶＤ法またはスパッタ法等でエピタキシャル成長表面側にＳｉＯ2膜を形成する。
（３）ソース及びドレイン電極を作成したい領域を開口するようにレジストをフォトリソ工程により作成する。
（４）ドライエッチングまたはウエットエッチングにより、ＳｉＯ2層を開口し、エッチングする。
（５）Ｎｉ（又は、ＭｏＳｉなど）をスパッタ法あるいは電子ビーム蒸着法により蒸着する。
（６）リフトオフプロセスにて、アセトンなどのレジスト剥離機能を持った溶剤にて、下層のレジスト毎、ソース及びドレイン電極部以外のＮｉ層を除去することで、ソース及びドレイン電極のパターニングを行う。
（７）ＡｒまたはＨ2雰囲気で１０００℃に数分間加熱することで、ソース及びドレイン電極のオーミック特性を確保する。
（８）（３）と同様に、ゲート電極部分が開口するようにレジストをフォトリソ工程により作成する。
（９）ドライエッチングまたはウエットエッチングによりゲート電極を形成したい領域のＳｉＯ2をエッチングする。
（１０）アッシング或いはレジスト剥離機能を持った溶剤にて、レジストを除去する。
（１１）ＣＶＤ法またはスパッタ法等でエピタキシャル成長表面側にＳｉＯ2膜を形成し、（８）〜（１０）と同様の工程にて、ソース、ドレイン、ゲート電極を形成したい部分のＳｉＯ2を開口し、レジストを除去する（図４ｂ）。
（１２）Ｔｉ／ＴｉＮ／Ａｌ膜をスパッタ法あるいは電子ビーム蒸着法により蒸着する。
（１３）フォトリソ工程により、ソース、ドレイン、ゲート電極を残すようにレジストを形成する（図４ｃ）。
（１４）（１３）のレジストをエッチング用マスクとし、ドライエッチング又は、ウエットエッチングにより、Ｔｉ／ＴｉＮ／Ａｌ膜２０をエッチングすることで、ソース、ドレイン、ゲート電極を形成する。
（１５）エッチング用マスクのレジストをアッシング工程或いはレジスト剥離液により除去する。
実施例６ ｐｎｐ型ＨＢＴの素子構造（図５）
製造工程は、実施例４と同様に行った。
実施例７ ｐｎｐ型ＨＢＴの素子構造２（図６）
製造工程は、実施例４と同様、ただし、コレクタ 電極を裏面に形成した。
これは、大きなコレクタ電極領域が確保できる為、素子面積あたりの電流量が確保でき、大電流用素子に有効であった。
実施例８ ｐｎｐ型ＨＢＴの素子構造２（図７参照）
製造工程は、実施例４と同様にした。マルチチャネル構造。
実施例９ ｎｐｎ型ＨＢＴの素子構造（図８）
エミッタに対し、禁制帯幅の小さいベース／コレクタを用いる工ピタキシャルウエーハ構造をとる（図８）。
実施例４と同様の手法で、ｎｐｎ型ＨＢＴの素子構造を実現した。
本発明によれば、デバイスを作製する領域であるエピタキシャル層の欠陥が少ない炭化珪素半導体基板を得られ、上記欠陥のない半導体が得られる
本発明の炭化珪素半導体基板の断面を示す図である。 本発明の炭化珪素半導体基板の断面を示す図である。 本発明の炭化珪素半導体基板の断面を示す図である。 本発明の炭化珪素半導体基板の断面を示す図である。 本発明の炭化珪素半導体を示す図である。 本発明の炭化珪素半導体基板の断面を示す図である。 本発明の炭化珪素半導体基板の断面を示す図である。 本発明の炭化珪素半導体基板の断面を示す図である。
符号の説明
１ ＳｉＣ基板
２ 欠陥終端領域
３ ＧｅドープＳｉＣバッファー層
４ ＳｉＣエピタキシャル層
５ 欠陥
６ ＡｌドープＳｉＣ層
７ Ｇｅ及びＮドープＳｉＣ層
８ ＡｌドープＳｉＣ層
９ ＳｉＯ2
１０ コレクタ電極
１１ エミッタ電極
１２ ベース電極
１３ アンドープＳｉＣ層
１４ ＧｅドープＳｉＣチャネル層
１５ ＮドープＳｉＣキャリア供給層
１６ ＮドープＳｉＣコンタクト層
１７ ＳｉＯ2
１８ ソース電極
１９ ゲート電極
２０ Ｔｉ／ＴｉＮ／Ａｌ
２１ レジスト
２２ ＧａドープＳｉＣ層
２３ Ｇｅ及びＮドープＳｉＣ層
２４ ＧａドープＳｉＣ層
２５ ＳｉＣエピタキシャルバッファー層
２６ Ｇｅ及びＮドープＳｉＣ層
２７ Ｇｅ及びＡｌ（又はＧａ）
２８ ＮドープＳｉＣ層

Claims (4)

  1. 炭化珪素基板上に、ゲルマニウムの量が０．６atm％以上１０atm％以下である炭化ケイ素バッファー層を化学気相成長法により形成し、該バッファー層上に化学気相成長法によりＳｉＣエピタキシャル層を形成することを特徴とする炭化珪素半導体基板の製造方法。
  2. バッファー層とＳｉＣエピタキシャル層をそれぞれ交互に二層以上設けることを特徴とする請求項１に記載の製造方法。
  3. 請求項１又は請求項２に記載の製造方法により得られた炭化珪素半導体基板。
  4. 請求項１又は請求項２に記載の製造方法により得られた炭化珪素半導体基板に電極を設けたことを特徴とする炭化珪素半導体。
JP2004108746A 2004-04-01 2004-04-01 炭化珪素半導体基板及びその製造方法 Expired - Fee Related JP4874527B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004108746A JP4874527B2 (ja) 2004-04-01 2004-04-01 炭化珪素半導体基板及びその製造方法
US11/580,978 US8338833B2 (en) 2004-04-01 2006-10-16 Method of producing silicon carbide semiconductor substrate, silicon carbide semiconductor substrate obtained thereby and silicon carbide semiconductor using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004108746A JP4874527B2 (ja) 2004-04-01 2004-04-01 炭化珪素半導体基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2005294611A JP2005294611A (ja) 2005-10-20
JP4874527B2 true JP4874527B2 (ja) 2012-02-15

Family

ID=35327192

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004108746A Expired - Fee Related JP4874527B2 (ja) 2004-04-01 2004-04-01 炭化珪素半導体基板及びその製造方法

Country Status (2)

Country Link
US (1) US8338833B2 (ja)
JP (1) JP4874527B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10529558B2 (en) 2018-02-07 2020-01-07 Kabushiki Kaisha Toshiba Semiconductor device, substrate, method for manufacturing semiconductor device, and method for manufacturing substrate

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007250913A (ja) * 2006-03-16 2007-09-27 Mitsubishi Materials Corp ＳｉＣ基板の製造方法及びＳｉＣ基板並びに半導体デバイス
JP4954593B2 (ja) * 2006-04-18 2012-06-20 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板の製造方法、及び得られたエピタキシャル炭化珪素単結晶基板を用いてなるデバイス
KR100772321B1 (ko) * 2006-06-14 2007-10-31 매그나칩 반도체 유한회사 Ｍｅｍｓ 소자의 패키지 및 그 제조방법
US7683400B1 (en) * 2006-06-26 2010-03-23 Northrop Grumman Systems Corporation Semiconductor heterojunction devices based on SiC
CA2657929C (en) * 2006-07-19 2014-11-04 Dow Corning Corporation Method of manufacturing substrates having improved carrier lifetimes
JP4916247B2 (ja) 2006-08-08 2012-04-11 トヨタ自動車株式会社 炭化珪素半導体装置及びその製造方法
JP4954654B2 (ja) * 2006-09-21 2012-06-20 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板及びその製造方法
JP4844330B2 (ja) * 2006-10-03 2011-12-28 富士電機株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
KR20120023016A (ko) * 2009-05-11 2012-03-12 스미토모덴키고교가부시키가이샤 반도체 장치
WO2010131572A1 (ja) 2009-05-11 2010-11-18 住友電気工業株式会社 半導体装置
JP5637086B2 (ja) * 2011-07-07 2014-12-10 三菱電機株式会社 エピタキシャルウエハ及び半導体素子
US9590047B2 (en) * 2012-04-04 2017-03-07 Fairchild Semiconductor Corporation SiC bipolar junction transistor with reduced carrier lifetime in collector and a defect termination layer
CN112522781B (zh) * 2021-02-18 2021-04-23 中芯集成电路制造(绍兴)有限公司 碳化硅衬底上的缓冲层及其形成方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4900691A (en) * 1987-04-17 1990-02-13 Kanegafuchi Chemical Industry Company, Limited Method of fabrication for optical storage apparatus
JPH04137771A (ja) 1990-09-28 1992-05-12 Toshiba Corp 半導体装置
JPH0653609A (ja) 1992-06-01 1994-02-25 Toshiba Corp 光半導体素子の製造方法
JPH06310440A (ja) 1993-04-26 1994-11-04 Fuji Electric Co Ltd 炭化珪素半導体およびその成膜方法
JP3848700B2 (ja) 1996-05-10 2006-11-22 株式会社イオン工学研究所 炭化ケイ素半導体装置
JP3201993B2 (ja) 1998-04-28 2001-08-27 松下電器産業株式会社 半導体装置とその製造方法
JP4066528B2 (ja) 1998-07-31 2008-03-26 株式会社デンソー 炭化珪素単結晶の製造方法
EP1215730B9 (en) * 1999-09-07 2007-08-01 Sixon Inc. SiC WAFER, SiC SEMICONDUCTOR DEVICE AND PRODUCTION METHOD OF SiC WAFER
US6392257B1 (en) * 2000-02-10 2002-05-21 Motorola Inc. Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same
JP4716558B2 (ja) 2000-12-12 2011-07-06 株式会社デンソー 炭化珪素基板
EP1358681A4 (en) * 2001-01-03 2008-04-30 Univ Mississippi SILICON CARBIDE AND RELATED TRANSISTORS WITH LARGE BAND GAP FOR HALF INSULATING EPITAXIA FOR FAST HIGH PERFORMANCE APPLICATIONS
JP4866534B2 (ja) * 2001-02-12 2012-02-01 エーエスエム アメリカ インコーポレイテッド 半導体膜の改良された堆積方法
JP4843854B2 (ja) 2001-03-05 2011-12-21 住友電気工業株式会社 Ｍｏｓデバイス
JP4872158B2 (ja) 2001-03-05 2012-02-08 住友電気工業株式会社 ショットキーダイオード、ｐｎ接合ダイオード、ｐｉｎ接合ダイオード、および製造方法
JP2002280394A (ja) 2001-03-21 2002-09-27 Nippon Steel Corp 電界効果トランジスタ
JP2003026500A (ja) 2001-07-16 2003-01-29 Kitakyushu Foundation For The Advancement Of Industry Science & Technology 結晶性ＳｉＣ薄膜の構造およびその製造方法
JP4060580B2 (ja) * 2001-11-29 2008-03-12 株式会社ルネサステクノロジ ヘテロ接合バイポーラトランジスタ
US7132338B2 (en) * 2003-10-10 2006-11-07 Applied Materials, Inc. Methods to fabricate MOSFET devices using selective deposition process
US7391058B2 (en) * 2005-06-27 2008-06-24 General Electric Company Semiconductor devices and methods of making same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10529558B2 (en) 2018-02-07 2020-01-07 Kabushiki Kaisha Toshiba Semiconductor device, substrate, method for manufacturing semiconductor device, and method for manufacturing substrate

Also Published As

Publication number Publication date
US20070032053A1 (en) 2007-02-08
JP2005294611A (ja) 2005-10-20
US8338833B2 (en) 2012-12-25

Similar Documents

Publication Publication Date Title
US8338833B2 (en) Method of producing silicon carbide semiconductor substrate, silicon carbide semiconductor substrate obtained thereby and silicon carbide semiconductor using the same
JP4185215B2 (ja) ＳｉＣウエハ、ＳｉＣ半導体デバイス、および、ＳｉＣウエハの製造方法
JP4844330B2 (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP4790909B2 (ja) 横方向成長による窒化ガリウム層の製造
WO2001018872A1 (fr) TRANCHE DE SiC, DISPOSITIF A SEMI-CONDUCTEUR DE SiC, ET PROCEDE DE PRODUCTION D'UNE TRANCHE DE SiC
JP5344873B2 (ja) 炭化珪素半導体装置の製造方法
JP2007013154A (ja) 半導体デバイス及びその製作方法
JP2009088223A (ja) 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置
JP2008108824A (ja) 炭化珪素半導体素子およびその製造方法
JP2007326771A (ja) 形成方法および化合物半導体ウェハ
CN104810282B (zh) 一种采用n型碳化硅衬底制作n沟道igbt器件的方法
WO2007032214A1 (ja) 炭化珪素半導体素子の製造方法
JP2005166930A (ja) ＳｉＣ−ＭＩＳＦＥＴ及びその製造方法
JP2006321696A (ja) 炭化珪素単結晶の製造方法
JP4857697B2 (ja) 炭化珪素半導体装置
US20070224784A1 (en) Semiconductor material having an epitaxial layer formed thereon and methods of making same
JP5545310B2 (ja) 炭化珪素エピタキシャルウエハの製造方法、および、炭化珪素エピタキシャルウエハ、ならびに、炭化珪素半導体装置
JP2004200234A (ja) 半導体及び半導体基板、その製造方法、並びに半導体素子
WO2008015766A1 (en) Method for recovering forward voltage of bipolar semiconductor device, method for reducing lamination defect and bipolar semiconductor device
JP2011003825A (ja) 炭化珪素半導体素子及びその製造方法
JP2007210861A (ja) ＳｉＣ基板の製造方法及びＳｉＣ基板並びに半導体装置
JP4410531B2 (ja) 炭化珪素半導体基板及びその製造方法
JP3651666B2 (ja) 半導体素子及びその製造方法
JP4857698B2 (ja) 炭化珪素半導体装置
JP5810894B2 (ja) 半導体基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060907

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090714

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091020

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110817

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111124

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141202

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141202

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141202

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees