CN112522781B - 碳化硅衬底上的缓冲层及其形成方法 - Google Patents

碳化硅衬底上的缓冲层及其形成方法 Download PDF

Info

Publication number
CN112522781B
CN112522781B CN202110186694.2A CN202110186694A CN112522781B CN 112522781 B CN112522781 B CN 112522781B CN 202110186694 A CN202110186694 A CN 202110186694A CN 112522781 B CN112522781 B CN 112522781B
Authority
CN
China
Prior art keywords
silicon carbide
thin film
film layer
ions
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110186694.2A
Other languages
English (en)
Other versions
CN112522781A (zh
Inventor
李翔
丛茂杰
谢志平
阚志国
刘煊杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Smic Yuezhou Integrated Circuit Manufacturing Shaoxing Co ltd
Original Assignee
SMIC Manufacturing Shaoxing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SMIC Manufacturing Shaoxing Co Ltd filed Critical SMIC Manufacturing Shaoxing Co Ltd
Priority to CN202110186694.2A priority Critical patent/CN112522781B/zh
Publication of CN112522781A publication Critical patent/CN112522781A/zh
Application granted granted Critical
Publication of CN112522781B publication Critical patent/CN112522781B/zh
Priority to JP2022552808A priority patent/JP7499343B2/ja
Priority to PCT/CN2022/075930 priority patent/WO2022174753A1/zh
Priority to US17/911,597 priority patent/US20230118623A1/en
Priority to EP22755526.5A priority patent/EP4098783B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明提供了一种碳化硅衬底上的缓冲层及其形成方法。缓冲层包括至少两层碳化硅薄膜层，并且至少对下层的碳化硅薄膜层其顶表面进行预定离子掺杂，以在碳化硅薄膜层的顶表面上形成参数不同的阻隔面，以用于阻隔延伸至碳化硅薄膜层中的位错缺陷，避免位错缺陷在碳化硅薄膜层中进一步向上传播。

Description

碳化硅衬底上的缓冲层及其形成方法
技术领域
本发明涉及半导体技术领域，特别涉及一种碳化硅衬底上的缓冲层及其形成方法，以及一种碳化硅外延片及其形成方法。
背景技术
碳化硅（SiC）作为一种宽禁带半导体材料，具有高热导率、高击穿电场、高饱和电子漂移速率和高键合能等突出优点，其优异的性能能够满足现代电子技术对高温、高频、高功率和抗辐射等方面的要求。
然而，碳化硅衬底的质量和表面并不能够满足直接制造器件的要求，例如碳化硅衬底中通常存在较多的位错缺陷（包括穿透型螺位错缺陷、穿透型刃位错缺陷和基面层错缺陷等）。为此，一般要在碳化硅衬底的表面上外延生长碳化硅外延层，该外延层具有更高的质量，其电学性能优于碳化硅衬底，并且具有更好的可控性和可重复性。
但是，外延生长的过程中，碳化硅衬底中的部分位错缺陷会传播至外延层中，导致碳化硅衬底中的位错缺陷会随着生长延伸到碳化硅外延层中，使得碳化硅外延层中仍存在有一定数量的缺陷。
发明内容
本发明的目的在于提供一种碳化硅衬底上的缓冲层及其形成方法，以解决碳化硅衬底中的位错缺陷容易外延至其上方的膜层中的问题。
为解决上述技术问题，本发明提供一种碳化硅衬底上的缓冲层的形成方法，包括：步骤一，在碳化硅衬底的表面上形成碳化硅薄膜层；步骤二，采用预定离子对当前碳化硅薄膜层进行表面处理，使当前碳化硅薄膜层靠近顶表面的顶部掺杂区中掺杂有预定离子，以增大所述顶部掺杂区中的预定离子浓度，所述顶部掺杂区的厚度小于10nm，并且同一碳化硅薄膜层中顶部掺杂区的厚度还小于顶部掺杂区下方部分的厚度；步骤三，在当前碳化硅薄膜层上再次形成碳化硅薄膜层；至少循环执行一次步骤二和步骤三，以形成至少两层碳化硅薄膜层。
可选的，将所述碳化硅衬底置于同一工艺腔室中以依次执行所述步骤一至所述步骤三。
可选的，所述步骤一包括向所述工艺腔室中通入碳源气体和硅源气体，以形成所述碳化硅薄膜层；以及，所述步骤二包括停止通入碳源气体和硅源气体，之后通入预定离子供应源至所述工艺腔室中，以对碳化硅薄膜层的顶表面进行掺杂；以及，所述步骤三包括停止通入预定离子供应源，之后通入硅源气体和碳源气体以再次生长碳化硅薄膜层。
可选的，所述预定离子为N型掺杂离子或P型掺杂离子。进一步的，所述N型掺杂离子为氮离子或磷离子，所述P型掺杂离子为铝离子或硼离子。
可选的，所述碳化硅薄膜层的厚度为10nm～200nm。以及，所述缓冲层的厚度例如为200nm～1000nm。
可选的，至少循环执行两次或两次以上的步骤二和步骤三，以形成多层碳化硅薄膜层。
本发明的提供的一种碳化硅外延片的形成方法，包括：提供碳化硅衬底；采用如上所述的形成方法在所述碳化硅衬底上依次形成至少两层碳化硅薄膜层，以构成缓冲层；以及，在所述缓冲层上形成外延层。
本发明还提供了一种基于如上所述的形成方法所制备出的碳化硅衬底上的缓冲层，所述缓冲层包括形成在碳化硅衬底上的至少两层碳化硅薄膜层，并且相邻的碳化硅薄膜层中至少位于下层的碳化硅薄膜层靠近顶表面的顶部掺杂区中掺杂有预定离子，以增大所述顶部掺杂区中的预定离子浓度，所述顶部掺杂区的厚度小于10nm，并且同一碳化硅薄膜层中顶部掺杂区的厚度还小于顶部掺杂区下方部分的厚度。
此外，本发明还提供了一种碳化硅外延片，其包括如上所述的碳化硅衬底上的缓冲层。
本发明提供的碳化硅衬底上的缓冲层及其形成方法，通过形成至少两层碳化硅薄膜层，并且至少对下层的碳化硅薄膜层的顶表面进行预定离子的掺杂，从而使得碳化硅薄膜层的顶部掺杂区相对于其下方的薄膜发生参数变化，相当于在碳化硅薄膜层的顶表面上形成参数不同的顶部掺杂区，所述顶部掺杂区相对于其下方的部分构成了阻隔面，通过该阻隔面可以有效阻止穿透型位错缺陷进一步向上传播。一种阻挡位错向上传播方式为，通过掺杂预定离子所构成的阻隔面可以将传播至碳化硅薄膜层的顶表面上的穿透型位错缺陷的传播路径由纵向传播调整为横向传播，从而使穿透型位错的传播路径终止在顶部掺杂层中，进而中断穿透型位错缺陷其向上传播的路径。
附图说明
图1为本发明一实施例中的碳化硅衬底上的缓冲层的结构示意图。
图2为本发明一实施例中的碳化硅衬底上的缓冲层的形成方法的流程示意图。
图3~图5为本发明一实施例中的缓冲层的制备过程中的结构示意图。
其中，附图标记如下：100-碳化硅衬底；200-缓冲层；210-碳化硅薄膜层；210a-顶部掺杂区；300-碳化硅外延层。
具体实施方式
承如背景技术所述，在碳化硅衬底上直接外延生长碳化硅外延层时，碳化硅衬底中的位错缺陷容易传播至碳化硅外延层中。对此，则可以在碳化硅衬底和碳化硅外延层之间设置缓冲层，以用于阻止碳化硅衬底中的位错缺陷向碳化硅外延层中延伸，提高碳化硅外延层质量。具体可采用均匀重掺杂的碳化硅层构成缓冲层，虽然重掺杂缓冲层能够一定程度上阻挡位错缺陷，然而对穿透型位错的阻隔能力有限，使得碳化硅外延层中仍然会出现大量的穿透型位错。
为此，本发明提供了一种缓冲层的形成方法，其所制备出的缓冲层包括：形成在碳化硅衬底上的至少两层碳化硅薄膜层，并且相邻的碳化硅薄膜层中至少位于下层的碳化硅薄膜层靠近顶表面的顶部掺杂区中掺杂有预定离子。即，通过对碳化硅薄膜层的顶表面进行预定离子的掺杂以形成顶部掺杂区，掺杂后形成的顶部掺杂区的薄膜参数相对于其下方的薄膜参数发生变化，进而可以构成阻隔面，以用于阻挡碳化硅薄膜层中的穿透型位错缺陷进一步向上传播。
以下结合附图和具体实施例对本发明提出的碳化硅衬底上的缓冲层及其形成方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图1为本发明一实施例中的缓冲层的结构示意图，如图1所示，所述缓冲层200包括形成在碳化硅衬底100上的至少两层碳化硅薄膜层210，并且相邻的碳化硅薄膜层210中至少位于下层的碳化硅薄膜层210靠近顶表面的部分中掺杂有预定离子。即，相邻的碳化硅薄膜层210中，至少位于下层的碳化硅薄膜层210的顶部进行预定离子的掺杂而转换形成顶部掺杂区210a，以增大所述顶部掺杂区210a中的预定离子浓度，并使同一碳化硅薄膜层210中顶部掺杂区210a的厚度小于顶部掺杂区下方部分的厚度。
本实施例中，通过对碳化硅薄膜层210其顶表面进行预定离子掺杂，以调整碳化硅薄膜层210其顶层部（即，顶部掺杂区210a）的参数，从而使得由碳化硅衬底100延伸至碳化硅薄膜层210中的穿透型位错缺陷在所述碳化硅薄膜层210中的传播路径能够在所述顶部掺杂区210a的位置被阻断。例如，由碳化硅衬底100延伸至碳化硅薄膜层210中的穿透型位错缺陷在碳化硅薄膜层210中的生长路径大致为纵向生长，而基于顶表面上的顶部掺杂区210a的存在则可将穿透型位错缺陷的生长路径由纵向生长转变为横向生长，进而阻断穿透型位错缺陷的进一步向上传播。
需要说明的是，本实施例中，通过对碳化硅薄膜层210的顶表面进行掺杂以形成顶部掺杂区210a，使得所形成的顶部掺杂区210a可以达到较小的厚度。应当认识到，若采用沉积工艺并结合原位掺杂直接形成均匀掺杂的碳化硅层时，所形成的均匀掺杂碳化硅层的厚度通常最小只能够达到10nm，而无法进一步降低。然而，本实施例中，是将已经形成的碳化硅薄膜层210的顶部进行预定离子的掺杂，此时可控制所述预定离子掺杂在碳化硅薄膜层210的顶表面至距离顶表面小于10nm的深度范围内，进而使转换形成顶部掺杂区210a的厚度控制在10nm以内，例如5nm（此时，预定离子掺杂在顶表面至距离顶表面5nm的深度范围内），甚至可以减小至3nm或者更小。
还需要说明的是，如上所述的“预定离子掺杂在由顶表面至距离顶表面小于10nm的深度范围内”，其可以理解为：预定离子掺杂在碳化硅薄膜层210其最顶部的双层或多层原子层中，相当于对碳化硅薄膜层210的顶表面进行预定离子的二维掺杂，并基于二维掺杂形成厚度较薄的顶部掺杂区210a。
本发明的发明人经过研究后发现，单一层的较大厚度的均匀掺杂碳化硅层，其对穿透型位错的阻挡效果不佳。而本实施例中，采用厚度较薄的顶部掺杂区210a不仅能够有效阻断穿透型位错，并且在所述缓冲层200具有同样总厚度的情况下，可以设置更多的顶部掺杂区210a，进一步提高对穿透型位错的阻挡效果。
其中，所述缓冲层200中的碳化硅薄膜层210的数量可根据具体情况调整，例如可设置3~6层碳化硅薄膜层210，并将设置在顶层碳化硅薄膜层210下方的各个碳化硅薄膜层的顶表面均进行预定离子的掺杂，当然也可以使最顶层的碳化硅薄膜层210的顶表面也进行预定离子的掺杂。应当认识到，所述缓冲层200中的碳化硅薄膜层210的设置数量可基于能够将穿透型位错缺陷完全阻断或者大量阻断为准，此处不做限制。
进一步的，所述缓冲层200的厚度例如为200nm～1000nm，以及所述缓冲层200中可设置有5层碳化硅薄膜层210。其中，各个碳化硅薄膜层210的厚度可以相同，也可以不同，本实施例中例如使各个碳化硅薄膜层210的厚度均为10nm～200nm。具体的实施例中，当所述碳化硅薄膜层210的厚度为10nm时，例如可使所述顶部掺杂区210a的厚度大约为3nm，甚至小于3nm。
更进一步的，所述预定离子的离子类型可根据实际情况调整。例如，所述碳化硅薄膜层210是未掺杂碳化硅时，则对所述碳化硅薄膜层210的顶部进行掺杂的预定离子可以为N型掺杂离子或P型掺杂离子；或者，所述碳化硅薄膜层210是N型轻掺杂碳化硅时，则对所述碳化硅薄膜层210的顶部进行掺杂的预定离子则为N型掺杂离子；又或者，所述碳化硅薄膜层210是P型轻掺杂碳化硅时，则对所述碳化硅薄膜层210的顶部进行掺杂的预定离子则为P型掺杂离子。其中，N型掺杂离子包括但不限于氮离子或磷离子等，以及P型掺杂离子包括但不限于铝离子或硼离子等。
如上所述，在对碳化硅薄膜层210进行预定离子的掺杂之前，所述碳化硅薄膜层210可以为未掺杂碳化硅，因此在进行预定离子掺杂之后，则所述碳化硅薄膜层210位于所述顶部掺杂区210a下方的部分相应的是未掺杂碳化硅。或者，所述碳化硅薄膜层210位于所述顶部掺杂区210a下方的部分中还可以轻掺杂所述预定离子，以及通过对碳化硅薄膜层210的顶部再次进行预定离子的掺杂而转换形成顶部掺杂区210a，此时所述顶部掺杂区210a中单位厚度的预定离子数量即大于其下方薄膜中单位厚度的预定离子数量。
具体而言，所述碳化硅薄膜层210中位于顶部掺杂区210a下方的部分可以为未掺杂的单晶碳化硅层（即，所述碳化硅薄膜层210位于顶部掺杂区210a下方的部分中不掺杂预定离子，也不掺杂其他离子）。或者，所述碳化硅薄膜层210位于顶部掺杂区210a下方的部分中未掺杂预定离子，而掺杂有其他离子，例如可掺杂有其他的N型掺杂离子或P型掺杂离子等，此时所述碳化硅薄膜层210位于顶部掺杂区210a下方的部分为N掺杂碳化硅层或P掺杂碳化硅层。
针对如上所述的碳化硅衬底上的缓冲层，以下结合附图2和图3~图5对其形成方法进行详细说明。其中，图2为本发明一实施例中的碳化硅衬底上的缓冲层的形成方法的流程示意图，图3~图5为本发明一实施例中的缓冲层的制备过程中的结构示意图。
首先执行步骤S100，具体参考图3所示，在碳化硅衬底100的表面上形成碳化硅薄膜层210。
其中，所述碳化硅衬底100具体为单晶碳化硅衬底。以及，所述碳化硅衬底100还可进一步为重掺杂N型碳化硅衬底，或者重掺杂P型碳化硅衬底。
进一步的，所述碳化硅薄膜层210具体可采用化学气相沉积工艺（CVD）形成。具体的，形成所述碳化硅薄膜层210的方法包括：将所述碳化硅衬底100置于一工艺腔室（例如，化学气相沉积工艺的工艺腔室）中，并向所述工艺腔室中通入碳源气体和硅源气体，以形成所述碳化硅薄膜层210。在此过程中，所述工艺腔室内的腔体压力例如为20 mbar～150mbar，以及腔体温度例如为1400℃～1700℃。
更进一步的，所述碳源气体例如包括：甲烷、乙烯、乙炔和丙烷中的至少一种；所述硅源气体例如包括硅烷、二氯氢硅、三氯氢硅和四氯氢硅中的至少一种。以及，所述碳源气体的流量例如为10 sccm～200sccm，所述碳源气体的气体流量例如为10 sccm～100sccm。
此外，具体的实施例中，在通入碳源气体和硅源气体的过程中，还同时通入氢源气体，以利用所述氢源气体修整生长的碳化硅，提高所生长的碳化硅薄膜层210的品质。其中，所述氢源气体可包括：氢气和/或氯化氢等。以及，所述氢气的流量例如为：10 sccm～200sccm。本实施例中，可使所生长的碳化硅薄膜层210为单晶碳化硅层。以及，单次执行化学气相沉积工艺以形成的单一层碳化硅薄膜层210的厚度可控制在10nm~200nm。
如上所述，所述碳化硅薄膜层210可以为N型轻掺杂碳化硅薄膜层，也可以为P型轻掺杂碳化硅薄膜层。当所生长的碳化硅薄膜层210为N型轻掺杂碳化硅薄膜层时，则在执行所述化学气相沉积工艺时，除了通入硅源气体和碳源气体之外，还同时通入N型离子供应源（例如，氮气或者三氢化磷等），此时即可将N型离子均匀掺杂在所述碳化硅薄膜层210中。类似的，当所生长的碳化硅薄膜层210为P掺杂碳化硅薄膜层时，则在执行所述化学气相沉积工艺时，除了通入硅源气体和碳源气体之外，还同时通入P型离子供应源（例如，三甲基铝或者三氟化硼等），此时即可将P型离子均匀掺杂在所述碳化硅薄膜层210中。
当然，所述碳化硅薄膜层210也可以为非掺杂碳化硅层，具体可根据实际情况对应调整。
接着执行步骤S200，具体参考图4所示，采用预定离子对当前碳化硅薄膜层210进行表面处理，以使得当前碳化硅薄膜层210靠近顶表面的部分中掺杂有预定离子。此时，即可将所述碳化硅薄膜层210的顶表面部分转换为顶部掺杂区210a，增大所述顶部掺杂区210a中的预定离子浓度，所述顶部掺杂区210a的厚度小于10nm，并且所述顶部掺杂区210a的厚度小于顶部掺杂区下方部分的厚度。
进一步的，对所述碳化硅薄膜层210的表面处理和碳化硅薄膜层210的生长工艺在同一工艺腔室中完成。即，在将所述碳化硅薄膜层210置于工艺腔室中以形成要求厚度的碳化硅薄膜层210之后，则停止通入碳源气体和硅源气体，以使当前的碳化硅停止生长；之后，再通入预定离子供应源至所述工艺腔室中，以使预定离子作用在所述碳化硅薄膜层210的顶表面上，实现对碳化硅薄膜层210的顶表面的掺杂过程。在实际应用中，可根据具体需形成的顶部掺杂区210a的厚度，对应调整预定离子供应源的气体流量和/或表面处理时间。
基于本实施例提供的掺杂过程，一方面可以避免对碳化硅薄膜层210造成损伤，另一方面还可以实现对碳化硅薄膜层210其顶表面的二维掺杂，进而控制所述预定离子掺杂在碳化硅薄膜层210的顶表面至距离顶表面小于10nm的深度范围内，有利于降低所述碳化硅薄膜层210的厚度。
具体的，所述预定离子还可以为N型掺杂离子（此时，即对应通入N型离子供应源）或P型掺杂离子（此时，即对应通入P型离子供应源）等。更具体的实施例中，当所述碳化硅薄膜层210为N型轻掺杂碳化硅薄膜层，则通入N型预定离子；以及，当所述碳化硅薄膜层210为P型轻掺杂碳化硅薄膜层，则通入P型预定离子。
本实施例中，以所述预定离子为氮离子为例，则预定离子供应源具体可以为氮气。其中，在利用氮气进行表面处理时，通入的氮气流量例如为20 sccm～2000sccm，以及通入氮气以进行表面处理的时间为2秒～200秒。在实际应用中，可根据具体需形成的顶部掺杂区210a的厚度，对应调整氮气的流量和表面处理时间。
接着执行步骤S300，在当前碳化硅薄膜层上再次形成碳化硅薄膜层210。具体可参考图5所示，在执行完步骤S200之后，可停止通入预定离子供应源（例如，氮气），之后再通入硅源气体和碳源气体以再次生长碳化硅薄膜层210。
通过执行一次如上所述的步骤S200和步骤S300后，即可在所述碳化硅衬底100上依次形成两层碳化硅薄膜层210，并且下层的碳化硅薄膜层的顶表面二维掺杂有预定离子。
具体的实施例中，可循环执行两次或两次以上的步骤S200和步骤S300，以形成两层或两层以上的碳化硅薄膜层210，并可使最终所形成的多层碳化硅薄膜层210的总厚度控制在200nm～1000nm。例如，附图5中以形成了5层碳化硅薄膜层210为例进行解释说明。
此外，本实施例中，多层碳化硅薄膜层210中，对下层的碳化硅薄膜层210的顶表面均执行预定离子的表面处理以实现预定离子的二维掺杂，而未对最顶层的碳化硅薄膜层210的顶表面执行预定离子的表面处理。然而应当认识倒，在其他实施例中，也可以对最顶层的碳化硅薄膜层210也进行预定离子的表面处理。
继续参考图1所示，基于如上所述的缓冲层，则进一步在所述缓冲层200上形成碳化硅外延层300，以制备碳化硅外延片时，即可以相应的提高所形成的碳化硅外延片的品质。
具体而言，利用所述缓冲层200可以对碳化硅衬底100中的穿透型位错缺陷进行阻隔，以及即使碳化硅衬底100中的穿透型位错缺陷延伸至缓冲层200中，然而由于碳化硅薄膜层210的顶表面上掺杂有预定离子进而可以构成阻隔面，利用该阻隔面即可以进一步阻隔延伸在碳化硅薄膜层中的穿透型位错缺陷，避免了穿透型位错缺陷向上延伸至碳化硅外延层300中，保障了形成在缓冲层200上的碳化硅外延层300的品质。
进一步的，所述碳化硅外延层300可以为轻掺杂的N型碳化硅外延层，或者也可以为轻掺杂的P型碳化硅外延层。此处所述的轻掺杂为：碳化硅外延层300中的离子掺杂浓度低于碳化硅衬底100中的离子掺杂浓度。以及，所述碳化硅外延层300的厚度例如为5um～1000um。
需要说明的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
此外，附图中所示的诸如“上方”，“下方”，“顶部”，“底部”，“上方”和“下方”之类的相对术语可用于描述彼此之间的各种元件的关系。这些相对术语旨在涵盖除附图中描绘的取向之外的元件的不同取向。例如，如果装置相对于附图中的视图是倒置的，则例如描述为在另一元件“上方”的元件现在将在该元件下方。

Claims (11)

1.一种碳化硅衬底上的缓冲层的形成方法，其特征在于，包括：
步骤一，在碳化硅衬底的表面上形成碳化硅薄膜层；
步骤二，采用预定离子对当前碳化硅薄膜层进行表面处理，使当前碳化硅薄膜层靠近顶表面的顶部掺杂区中掺杂有预定离子，以增大所述顶部掺杂区中的预定离子浓度，所述顶部掺杂区的厚度小于10nm，并且同一碳化硅薄膜层中顶部掺杂区的厚度还小于顶部掺杂区下方部分的厚度；
步骤三，在当前碳化硅薄膜层上再次形成碳化硅薄膜层；
至少循环执行一次步骤二和步骤三，以形成至少两层碳化硅薄膜层。
2.如权利要求1所述的碳化硅衬底上的缓冲层的形成方法，其特征在于，将所述碳化硅衬底置于同一工艺腔室中以依次执行所述步骤一至所述步骤三。
3.如权利要求2所述的碳化硅衬底上的缓冲层的形成方法，其特征在于，所述步骤一包括向所述工艺腔室中通入碳源气体和硅源气体，以形成所述碳化硅薄膜层；
以及，所述步骤二包括停止通入碳源气体和硅源气体，之后通入预定离子供应源至所述工艺腔室中，以对碳化硅薄膜层的顶表面进行掺杂；
以及，所述步骤三包括停止通入预定离子供应源，之后通入硅源气体和碳源气体以再次生长碳化硅薄膜层。
4.如权利要求1所述的碳化硅衬底上的缓冲层的形成方法，其特征在于，所述预定离子为N型掺杂离子或P型掺杂离子。
5.如权利要求4所述的碳化硅衬底上的缓冲层的形成方法，其特征在于，所述N型掺杂离子为氮离子或磷离子，所述P型掺杂离子为铝离子或硼离子。
6.如权利要求1所述的碳化硅衬底上的缓冲层的形成方法，其特征在于，所述碳化硅薄膜层的厚度为10nm～200nm。
7.如权利要求1所述的碳化硅衬底上的缓冲层的形成方法，其特征在于，所述缓冲层的厚度为200nm～1000nm。
8.如权利要求1所述的碳化硅衬底上的缓冲层的形成方法，其特征在于，至少循环执行两次或两次以上的步骤二和步骤三，以形成多层碳化硅薄膜层。
9.一种碳化硅外延片的形成方法，其特征在于，包括：
提供碳化硅衬底；
采用如权利要求1~8任一项所述的形成方法在所述碳化硅衬底上依次形成至少两层碳化硅薄膜层，以构成缓冲层；以及，
在所述缓冲层上形成外延层。
10.一种采用如权利要求1-8任一项所述的形成方法所制备出的碳化硅衬底上的缓冲层，其特征在于，所述缓冲层包括形成在碳化硅衬底上的至少两层碳化硅薄膜层，并且相邻的碳化硅薄膜层中至少位于下层的碳化硅薄膜层靠近顶表面的顶部掺杂区中掺杂有预定离子，以增大所述顶部掺杂区中的预定离子浓度，所述顶部掺杂区的厚度小于10nm，并且同一碳化硅薄膜层中顶部掺杂区的厚度还小于顶部掺杂区下方部分的厚度。
11.一种碳化硅外延片，其特征在于，包括：
碳化硅衬底；
如权利要求10所述的碳化硅衬底上的缓冲层；以及，
形成在所述缓冲层上的外延层。
CN202110186694.2A 2021-02-18 2021-02-18 碳化硅衬底上的缓冲层及其形成方法 Active CN112522781B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202110186694.2A CN112522781B (zh) 2021-02-18 2021-02-18 碳化硅衬底上的缓冲层及其形成方法
JP2022552808A JP7499343B2 (ja) 2021-02-18 2022-02-10 炭化珪素基板上のバッファ層及びバッファ層の形成方法
PCT/CN2022/075930 WO2022174753A1 (zh) 2021-02-18 2022-02-10 碳化硅衬底上的缓冲层及其形成方法
US17/911,597 US20230118623A1 (en) 2021-02-18 2022-02-10 Buffer layer on silicon carbide substrate, and method for forming buffer layer
EP22755526.5A EP4098783B1 (en) 2021-02-18 2022-02-10 Buffer layer on silicon carbide substrate, and method for forming buffer layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110186694.2A CN112522781B (zh) 2021-02-18 2021-02-18 碳化硅衬底上的缓冲层及其形成方法

Publications (2)

Publication Number Publication Date
CN112522781A CN112522781A (zh) 2021-03-19
CN112522781B true CN112522781B (zh) 2021-04-23

Family

ID=74975690

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110186694.2A Active CN112522781B (zh) 2021-02-18 2021-02-18 碳化硅衬底上的缓冲层及其形成方法

Country Status (5)

Country Link
US (1) US20230118623A1 (zh)
EP (1) EP4098783B1 (zh)
JP (1) JP7499343B2 (zh)
CN (1) CN112522781B (zh)
WO (1) WO2022174753A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112522781B (zh) * 2021-02-18 2021-04-23 中芯集成电路制造(绍兴)有限公司 碳化硅衬底上的缓冲层及其形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1628370A (zh) * 2002-02-08 2005-06-15 克里公司 处理碳化硅衬底改善外延沉积的方法与形成的结构和器件
JP2012074513A (ja) * 2010-09-28 2012-04-12 Central Res Inst Of Electric Power Ind 炭化珪素半導体素子の製造方法及び電子デバイスの製造方法
CN106711031A (zh) * 2016-12-15 2017-05-24 中国电子科技集团公司第五十五研究所 降低基平面位错对碳化硅外延层影响的方法
CN107068539A (zh) * 2016-12-15 2017-08-18 中国电子科技集团公司第五十五研究所 降低碳化硅外延基平面位错密度的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3811624B2 (ja) * 2001-04-27 2006-08-23 松下電器産業株式会社 半導体装置
US7919791B2 (en) * 2002-03-25 2011-04-05 Cree, Inc. Doped group III-V nitride materials, and microelectronic devices and device precursor structures comprising same
JP4874527B2 (ja) * 2004-04-01 2012-02-15 トヨタ自動車株式会社 炭化珪素半導体基板及びその製造方法
US7391058B2 (en) * 2005-06-27 2008-06-24 General Electric Company Semiconductor devices and methods of making same
JP4937685B2 (ja) * 2006-09-21 2012-05-23 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板及びその製造方法
KR101375494B1 (ko) * 2010-01-08 2014-03-17 미쓰비시덴키 가부시키가이샤 에피택셜 웨이퍼 및 반도체 소자
DE112011102787B4 (de) * 2010-08-24 2022-02-10 Mitsubishi Electric Corp. Epitaxialwafer und Halbleitereinrichtung
JP5637086B2 (ja) * 2011-07-07 2014-12-10 三菱電機株式会社 エピタキシャルウエハ及び半導体素子
CN112522781B (zh) * 2021-02-18 2021-04-23 中芯集成电路制造(绍兴)有限公司 碳化硅衬底上的缓冲层及其形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1628370A (zh) * 2002-02-08 2005-06-15 克里公司 处理碳化硅衬底改善外延沉积的方法与形成的结构和器件
JP2012074513A (ja) * 2010-09-28 2012-04-12 Central Res Inst Of Electric Power Ind 炭化珪素半導体素子の製造方法及び電子デバイスの製造方法
CN106711031A (zh) * 2016-12-15 2017-05-24 中国电子科技集团公司第五十五研究所 降低基平面位错对碳化硅外延层影响的方法
CN107068539A (zh) * 2016-12-15 2017-08-18 中国电子科技集团公司第五十五研究所 降低碳化硅外延基平面位错密度的方法

Also Published As

Publication number Publication date
EP4098783A1 (en) 2022-12-07
JP2023520838A (ja) 2023-05-22
JP7499343B2 (ja) 2024-06-13
US20230118623A1 (en) 2023-04-20
CN112522781A (zh) 2021-03-19
EP4098783B1 (en) 2024-04-03
EP4098783A4 (en) 2023-08-16
WO2022174753A1 (zh) 2022-08-25

Similar Documents

Publication Publication Date Title
US8203150B2 (en) Silicon carbide semiconductor substrate and method of manufacturing the same
US8324631B2 (en) Silicon carbide semiconductor device and method for manufacturing the same
US20090085044A1 (en) Silicon carbide semiconductor substrate and silicon carbide semiconductor device by using thereof
JP4224253B2 (ja) 半導体装置及びその製造方法
JP4463448B2 (ja) ＳｉＣ基板及びＳｉＣ半導体素子の製造方法
US20160254391A1 (en) N-type aluminum nitride single-crystal substrate and vertical nitride semiconductor device
US20080318359A1 (en) Method of manufacturing silicon carbide semiconductor substrate
JP5637086B2 (ja) エピタキシャルウエハ及び半導体素子
US9941361B2 (en) Method for fabricating semiconductor substrate, semiconductor substrate, and semiconductor device
WO2007116517A1 (ja) 化合物半導体構造とその製造方法
KR20170122267A (ko) 화합물 반도체 기판
WO2017138247A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
US9873954B2 (en) Epitaxial wafer and method for fabricating the same
CN103311279A (zh) 半导体装置及用于制造半导体装置的方法
EP2728610A1 (en) Epitaxial wafer, method for fabricating the wafer, and semiconductor device including the wafer
US10858758B2 (en) Manufacturing method for silicon carbide epitaxial wafer and manufacturing method for silicon carbide semiconductor device
US11094539B2 (en) Method for manufacturing nitride semiconductor substrate and nitride semiconductor substrate
CN112522781B (zh) 碳化硅衬底上的缓冲层及其形成方法
KR102098297B1 (ko) 에피택셜 웨이퍼
CN112335057A (zh) 碳化硅外延衬底及碳化硅半导体器件
KR102565964B1 (ko) 에피택셜 웨이퍼 및 그 제조 방법
CN113913931A (zh) 一种具有p型缓冲层的外延结构及其制备方法
CN113913930A (zh) 一种具有n型缓冲层的外延结构及其制备方法
KR20190026471A (ko) 에피택셜 웨이퍼 및 그 제조 방법
WO2024091413A1 (en) Low temperature co-flow epitaxial deposition process

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 518 Shaoxing Road, Zhejiang Province

Patentee after: Shaoxing SMIC integrated circuit manufacturing Co.,Ltd.

Address before: 518 Shaoxing Road, Zhejiang Province

Patentee before: SMIC manufacturing (Shaoxing) Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220728

Address after: 312000 No. 508, Linjiang Road, Gaobu Town, Yuecheng District, Shaoxing City, Zhejiang Province

Patentee after: SMIC Yuezhou integrated circuit manufacturing (Shaoxing) Co.,Ltd.

Address before: 518 Shaoxing Road, Zhejiang Province

Patentee before: Shaoxing SMIC integrated circuit manufacturing Co.,Ltd.