JP3201993B2 - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法Info
- Publication number
- JP3201993B2 JP3201993B2 JP11859798A JP11859798A JP3201993B2 JP 3201993 B2 JP3201993 B2 JP 3201993B2 JP 11859798 A JP11859798 A JP 11859798A JP 11859798 A JP11859798 A JP 11859798A JP 3201993 B2 JP3201993 B2 JP 3201993B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- sic
- sigec
- semiconductor device
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 86
- 238000004519 manufacturing process Methods 0.000 title claims description 33
- 229910003811 SiGeC Inorganic materials 0.000 claims description 97
- 239000000758 substrate Substances 0.000 claims description 77
- 239000000203 mixture Substances 0.000 claims description 46
- 238000000034 method Methods 0.000 claims description 37
- 150000002500 ions Chemical class 0.000 claims description 13
- 238000009825 accumulation Methods 0.000 claims description 8
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 4
- 239000012159 carrier gas Substances 0.000 claims description 2
- 230000007423 decrease Effects 0.000 claims description 2
- 239000013078 crystal Substances 0.000 description 28
- 125000005842 heteroatom Chemical group 0.000 description 15
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 10
- 230000004888 barrier function Effects 0.000 description 10
- 230000007547 defect Effects 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 125000004429 atom Chemical group 0.000 description 3
- 239000007791 liquid phase Substances 0.000 description 3
- 238000001947 vapour-phase growth Methods 0.000 description 3
- 238000002441 X-ray diffraction Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910021480 group 4 element Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000005533 two-dimensional electron gas Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 238000002109 crystal growth method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000005001 rutherford backscattering spectroscopy Methods 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
- H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＩＶ族元素混晶半
導体を用いた半導体装置とその製造方法に関するもので
ある。
導体を用いた半導体装置とその製造方法に関するもので
ある。
【０００２】
【従来の技術】従来より、Ｓｉデバイスの物性限界を打
破するために、Ｓｉデバイス中にヘテロ接合を設ける試
みがなされている。ヘテロ接合を形成する材料として
は、Ｓｉと同じＩＶ族元素を用いた混晶半導体であるＳ
ｉＧｅやＳｉＧｅＣが有望とされている。例えば、文献
１（IEDM Technical Digest(1996)859頁）などに記載さ
れているように、Ｓｉによりエミッタ及びコレクタを構
成する一方、ＳｉＧｅによりベース層を構成することに
より、ベース層の両側にヘテロ接合を設けてなるヘテロ
バイポーラトランジスタの形成方法が提案されている。
破するために、Ｓｉデバイス中にヘテロ接合を設ける試
みがなされている。ヘテロ接合を形成する材料として
は、Ｓｉと同じＩＶ族元素を用いた混晶半導体であるＳ
ｉＧｅやＳｉＧｅＣが有望とされている。例えば、文献
１（IEDM Technical Digest(1996)859頁）などに記載さ
れているように、Ｓｉによりエミッタ及びコレクタを構
成する一方、ＳｉＧｅによりベース層を構成することに
より、ベース層の両側にヘテロ接合を設けてなるヘテロ
バイポーラトランジスタの形成方法が提案されている。
【０００３】ところが、ＳｉＧｅは２元系混晶であるた
め、ＳｉＧｅを利用したヘテロ接合を有するデバイスを
構成しようとするとデバイス設計の自由度が制限されて
いる。そこで、格子定数やバンドギャップなどの選択自
由度が広い３元系混晶であるＳｉＧｅＣによりヘテロ接
合を設けたヘテロ接合デバイスの開発が注目されてお
り、ＳｉＧｅＣ系混晶半導体の材料研究が進められてい
る。
め、ＳｉＧｅを利用したヘテロ接合を有するデバイスを
構成しようとするとデバイス設計の自由度が制限されて
いる。そこで、格子定数やバンドギャップなどの選択自
由度が広い３元系混晶であるＳｉＧｅＣによりヘテロ接
合を設けたヘテロ接合デバイスの開発が注目されてお
り、ＳｉＧｅＣ系混晶半導体の材料研究が進められてい
る。
【０００４】現在提案されている方法においては、この
ＳｉＧｅＣ混晶の形成は、ＳｉＧｅ層の成長中に少量の
Ｃ原料を添加する方法やＳｉＧｅ層にイオン注入を用い
てＣを添加することにより行なわれている。
ＳｉＧｅＣ混晶の形成は、ＳｉＧｅ層の成長中に少量の
Ｃ原料を添加する方法やＳｉＧｅ層にイオン注入を用い
てＣを添加することにより行なわれている。
【０００５】
【発明が解決しようとする課題】しかしながら、従来提
案されているＳｉＧｅＣ混晶を用いた半導体デバイス及
びその製造方法においては、以下のような問題があっ
た。
案されているＳｉＧｅＣ混晶を用いた半導体デバイス及
びその製造方法においては、以下のような問題があっ
た。
【０００６】まず、製造方法についてみると、ＳｉＧｅ
層へのＣの添加には固溶限界が存在し、約４％程度以上
のＣ原子を添加することにより結晶性が著しく劣化し非
晶質化することが、文献２（Applied Physics Letters
第65巻（1994）2559頁）に記載されている。
層へのＣの添加には固溶限界が存在し、約４％程度以上
のＣ原子を添加することにより結晶性が著しく劣化し非
晶質化することが、文献２（Applied Physics Letters
第65巻（1994）2559頁）に記載されている。
【０００７】また、文献１のヘテロバイポーラトランジ
スタは、動作速度は高いものの、現在の一般的なＳｉデ
バイスに比べてそれ程大きな熱的安定性や耐電圧を発揮
できず、パワーデバイスとしての応用に関しては一般的
なＳｉデバイスに対する優位性はほとんどない。つま
り、作成の困難さの割にはデバイスとしての利点がそれ
程大きくない。
スタは、動作速度は高いものの、現在の一般的なＳｉデ
バイスに比べてそれ程大きな熱的安定性や耐電圧を発揮
できず、パワーデバイスとしての応用に関しては一般的
なＳｉデバイスに対する優位性はほとんどない。つま
り、作成の困難さの割にはデバイスとしての利点がそれ
程大きくない。
【０００８】本発明は、斯かる点に鑑みてなされたもの
であり、その目的は、ＳｉＣが熱的安定性や耐電圧性に
優れた特徴を有する点に着目し、ＳｉＣをベース素材と
したヘテロ接合部を有し、パワーデバイスとしても応用
が可能で、かつ、製造においても結晶性などの特性が安
定した半導体デバイス及びその製造方法を提供すること
にある。
であり、その目的は、ＳｉＣが熱的安定性や耐電圧性に
優れた特徴を有する点に着目し、ＳｉＣをベース素材と
したヘテロ接合部を有し、パワーデバイスとしても応用
が可能で、かつ、製造においても結晶性などの特性が安
定した半導体デバイス及びその製造方法を提供すること
にある。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、本発明では第１，第２の半導体装置に関する手段
と、第１，第２の半導体装置の製造方法に関する手段と
を講じている。
に、本発明では第１，第２の半導体装置に関する手段
と、第１，第２の半導体装置の製造方法に関する手段と
を講じている。
【００１０】本発明の第１の半導体装置の製造方法は、
ＳｉＣ−ＳｉＧｅＣヘテロ接合部を有する半導体装置の
製造方法であって、化学的量論比１：１の組成を有する
ＳｉＣ層を準備する工程と、上記ＳｉＣ層にＧｅを導入
することによりＳｉＧｅＣ層を形成する工程とを備えて
いる。
ＳｉＣ−ＳｉＧｅＣヘテロ接合部を有する半導体装置の
製造方法であって、化学的量論比１：１の組成を有する
ＳｉＣ層を準備する工程と、上記ＳｉＣ層にＧｅを導入
することによりＳｉＧｅＣ層を形成する工程とを備えて
いる。
【００１１】この方法により、化学的量論比を有するＳ
ｉＣ層にＧｅを導入して形成されるＳｉＧｅＣ層の結晶
性がよいという事実に着目して、電気的特性が優れると
ともに熱的安定性の高いパワートランジスタなどとして
機能できる半導体装置が得られることになる。
ｉＣ層にＧｅを導入して形成されるＳｉＧｅＣ層の結晶
性がよいという事実に着目して、電気的特性が優れると
ともに熱的安定性の高いパワートランジスタなどとして
機能できる半導体装置が得られることになる。
【００１２】上記第１の半導体装置の製造方法におい
て、上記ＳｉＧｅＣ層を形成する工程では、ＳｉＣ層に
Ｇｅイオンを注入することができる。
て、上記ＳｉＧｅＣ層を形成する工程では、ＳｉＣ層に
Ｇｅイオンを注入することができる。
【００１３】この方法により、簡素な工程でＳｉＣ層内
にＳｉＧｅＣ層を設けることが可能となる。
にＳｉＧｅＣ層を設けることが可能となる。
【００１４】上記第１の半導体装置の製造方法におい
て、上記ＳｉＧｅＣ層を形成する工程では、ＳｉＣ層の
上に、Ｓｉの組成とＣの組成とが互いにほぼ等しいＳｉ
ＧｅＣ層をエピタキシャル成長させてもよい。
て、上記ＳｉＧｅＣ層を形成する工程では、ＳｉＣ層の
上に、Ｓｉの組成とＣの組成とが互いにほぼ等しいＳｉ
ＧｅＣ層をエピタキシャル成長させてもよい。
【００１５】この方法により、ＳｉＧｅＣ層内のＧｅ組
成を多彩に変化させることが容易となる。
成を多彩に変化させることが容易となる。
【００１６】上記第１の半導体装置の製造方法におい
て、上記ＳｉＣ層を準備する工程を、Ｓｉ基板上にＳｉ
ＧｅＣ層をエピタキシャル成長させる工程と、上記Ｓｉ
ＧｅＣ層の上にＳｉＣ層をエピタキシャル成長させる工
程とにより行なうことができる。
て、上記ＳｉＣ層を準備する工程を、Ｓｉ基板上にＳｉ
ＧｅＣ層をエピタキシャル成長させる工程と、上記Ｓｉ
ＧｅＣ層の上にＳｉＣ層をエピタキシャル成長させる工
程とにより行なうことができる。
【００１７】この方法により、高価なＳｉＣ基板を使用
せずに安価なＳｉ基板を使用しながら、結晶欠陥の少な
いＳｉＣ層を設けることが可能となる。
せずに安価なＳｉ基板を使用しながら、結晶欠陥の少な
いＳｉＣ層を設けることが可能となる。
【００１８】本発明の第２の半導体装置の製造方法は、
ＳｉＣ層を活性層として有する半導体装置の製造方法で
あって、Ｓｉ基板上にＳｉＧｅＣ層をエピタキシャル成
長させる工程と、上記ＳｉＧｅＣ層の上に上記ＳｉＣ層
をエピタキシャル成長させる工程とを備え、上記第２の
半導体装置の製造方法において、上記ＳｉＧｅＣ層をエ
ピタキシャル成長させる工程では、Ｓｉ組成とＣ組成と
を等しくしながら、Ｇｅ組成を減少させている。
ＳｉＣ層を活性層として有する半導体装置の製造方法で
あって、Ｓｉ基板上にＳｉＧｅＣ層をエピタキシャル成
長させる工程と、上記ＳｉＧｅＣ層の上に上記ＳｉＣ層
をエピタキシャル成長させる工程とを備え、上記第２の
半導体装置の製造方法において、上記ＳｉＧｅＣ層をエ
ピタキシャル成長させる工程では、Ｓｉ組成とＣ組成と
を等しくしながら、Ｇｅ組成を減少させている。
【００１９】この方法により、高価なＳｉＣ基板を使用
せずに安価なＳｉ基板を使用しながら、結晶欠陥の少な
いＳｉＣ層を設けることが可能となる。しかも、ＳｉＧ
ｅＣ層の格子定数がＳｉ基板に近い値からＳｉＣ層に近
い値まで変化するので、より格子欠陥の少ないＳｉＣ層
をエピタキシャル成長させることが可能となる。
せずに安価なＳｉ基板を使用しながら、結晶欠陥の少な
いＳｉＣ層を設けることが可能となる。しかも、ＳｉＧ
ｅＣ層の格子定数がＳｉ基板に近い値からＳｉＣ層に近
い値まで変化するので、より格子欠陥の少ないＳｉＣ層
をエピタキシャル成長させることが可能となる。
【００２０】
【００２１】
【００２２】上記第２の半導体装置の製造方法におい
て、上記ＳｉＧｅＣ層をエピタキシャル成長させる工程
では、Ｇｅ組成をＳｉＧｅＣ層の格子定数が単結晶Ｓｉ
の格子定数とほぼ等しくなる値からほぼ０まで減少させ
ることがより好ましい。
て、上記ＳｉＧｅＣ層をエピタキシャル成長させる工程
では、Ｇｅ組成をＳｉＧｅＣ層の格子定数が単結晶Ｓｉ
の格子定数とほぼ等しくなる値からほぼ０まで減少させ
ることがより好ましい。
【００２３】本発明の第１の半導体装置は、ＳｉＣ層に
より構成される第１の半導体層と、化学的量論比１：１
を有するＳｉＣ層にＧｅを導入して形成されたＳｉＧｅ
Ｃ層により構成される第２の半導体層とを備え、上記第
１の半導体層と第２の半導体層との間の境界にヘテロ接
合部が形成されている。
より構成される第１の半導体層と、化学的量論比１：１
を有するＳｉＣ層にＧｅを導入して形成されたＳｉＧｅ
Ｃ層により構成される第２の半導体層とを備え、上記第
１の半導体層と第２の半導体層との間の境界にヘテロ接
合部が形成されている。
【００２４】これにより、第１の半導体層と第２の半導
体層との間に形成されるヘテロ接合部を利用して、電気
的特性の優れた高い熱的安定性と耐電圧性とを有する各
種の半導体装置が得られる。
体層との間に形成されるヘテロ接合部を利用して、電気
的特性の優れた高い熱的安定性と耐電圧性とを有する各
種の半導体装置が得られる。
【００２５】上記第１の半導体装置において、上記第１
の半導体層を第１導電型のエミッタ層とし、上記第２の
半導体層を上記エミッタ層の下方に設けられた第２導電
型のベース層とし、上記ベース層の下方に設けられたＳ
ｉＣ層からなる第１導電型のコレクタ層をさらに備え、
ヘテロバイポーラトランジスタとして機能させることが
できる。
の半導体層を第１導電型のエミッタ層とし、上記第２の
半導体層を上記エミッタ層の下方に設けられた第２導電
型のベース層とし、上記ベース層の下方に設けられたＳ
ｉＣ層からなる第１導電型のコレクタ層をさらに備え、
ヘテロバイポーラトランジスタとして機能させることが
できる。
【００２６】これにより、エミッタ層−ベース層間のヘ
テロ接合部を利用して高い電気的特性，熱的安定性，耐
電圧性などを有するヘテロバイポーラトランジスタが得
られる。
テロ接合部を利用して高い電気的特性，熱的安定性，耐
電圧性などを有するヘテロバイポーラトランジスタが得
られる。
【００２７】上記第１の半導体装置において、上記第１
の半導体層と上記第２の半導体層とを互いに積層し、両
者の境界部にエネルギー不連続部であるキャリア蓄積層
を形成しておき、上記第１の半導体層と第２の半導体層
とを横方向に挟むソース・ドレイン領域と、上記第１及
び第２の半導体層の上方に設けられたゲート電極とをさ
らに設け、上記キャリア蓄積層内を２次元キャリアガス
が走行するＨＥＭＴとして機能させることができる。
の半導体層と上記第２の半導体層とを互いに積層し、両
者の境界部にエネルギー不連続部であるキャリア蓄積層
を形成しておき、上記第１の半導体層と第２の半導体層
とを横方向に挟むソース・ドレイン領域と、上記第１及
び第２の半導体層の上方に設けられたゲート電極とをさ
らに設け、上記キャリア蓄積層内を２次元キャリアガス
が走行するＨＥＭＴとして機能させることができる。
【００２８】これにより、高い電気的特性，熱的安定
性，耐電圧性などを有するＨＥＭＴが得られる。
性，耐電圧性などを有するＨＥＭＴが得られる。
【００２９】上記第１の半導体装置において、Ｓｉ基板
と、上記Ｓｉ基板上に設けられた格子緩和用ＳｉＧｅＣ
層とをさらに備え、上記第１の半導体層を上記格子緩和
用ＳｉＧｅＣ層の上に設けることができる。
と、上記Ｓｉ基板上に設けられた格子緩和用ＳｉＧｅＣ
層とをさらに備え、上記第１の半導体層を上記格子緩和
用ＳｉＧｅＣ層の上に設けることができる。
【００３０】これにより、安価なＳｉ基板を用いて上述
のような各種の半導体装置を構成することが可能とな
る。
のような各種の半導体装置を構成することが可能とな
る。
【００３１】本発明の第２の半導体装置は、Ｓｉ基板
と、上記Ｓｉ基板の上に設けられた格子緩和用ＳｉＧｅ
Ｃ層と、上記格子緩和用ＳｉＧｅＣ層の上に設けられた
ＳｉＣ層とを備え、上記ＳｉＣ層を動作層として有する
とともに、上記格子緩和用ＳｉＧｅＣ層は、ほぼ等しい
Ｓｉ組成とＣ組成とを有し、かつ上方に向かって漸次減
少するＧｅ組成を有する。
と、上記Ｓｉ基板の上に設けられた格子緩和用ＳｉＧｅ
Ｃ層と、上記格子緩和用ＳｉＧｅＣ層の上に設けられた
ＳｉＣ層とを備え、上記ＳｉＣ層を動作層として有する
とともに、上記格子緩和用ＳｉＧｅＣ層は、ほぼ等しい
Ｓｉ組成とＣ組成とを有し、かつ上方に向かって漸次減
少するＧｅ組成を有する。
【００３２】
【００３３】上記第２の半導体装置において、上記格子
緩和用ＳｉＧｅＣ層内のＧｅ組成が、ＳｉＧｅＣ層の格
子定数が単結晶Ｓｉの格子定数とほぼ等しくなる値から
ほぼ０まで漸次減少していることがより好ましい。
緩和用ＳｉＧｅＣ層内のＧｅ組成が、ＳｉＧｅＣ層の格
子定数が単結晶Ｓｉの格子定数とほぼ等しくなる値から
ほぼ０まで漸次減少していることがより好ましい。
【００３４】
【発明の実施の形態】本発明の半導体デバイスは、Ｓｉ
ＣとＳｉＧｅＣとのヘテロ接合部を有するものである
が、本発明の実施形態を説明する前に、ＳｉＣの基本的
な特性について説明する。
ＣとＳｉＧｅＣとのヘテロ接合部を有するものである
が、本発明の実施形態を説明する前に、ＳｉＣの基本的
な特性について説明する。
【００３５】化学量論比が１：１であるＳｉＣ結晶は、
熱的安定性や耐電圧性に優れた特徴を有することから、
パワーデバイス等への応用が期待されており、電界効果
トランジスタの作製例が例えば文献３（IEEE Electron
Device Letters第15巻(1994年)458頁）に記載されてい
る。また、結晶の大面積化や低コスト化を目的としてＳ
ｉ基板上へのＳｉＣ結晶の作製技術が注目され研究開発
が行われている。
熱的安定性や耐電圧性に優れた特徴を有することから、
パワーデバイス等への応用が期待されており、電界効果
トランジスタの作製例が例えば文献３（IEEE Electron
Device Letters第15巻(1994年)458頁）に記載されてい
る。また、結晶の大面積化や低コスト化を目的としてＳ
ｉ基板上へのＳｉＣ結晶の作製技術が注目され研究開発
が行われている。
【００３６】現在、Ｓｉ基板上にＳｉＣ層を成長する場
合、ＳｉとＳｉＣの格子不整合に起因してＳｉＣ成長層
に多数の欠陥が生成し、ＳｉＣ層を用いたデバイスの特
性を劣化させている。本発明では、まず、ＳｉＧｅＣ混
晶層を利用してＳｉ基板とＳｉＣ層の格子不整合に起因
する欠陥生成を解消する方法を提案している。
合、ＳｉとＳｉＣの格子不整合に起因してＳｉＣ成長層
に多数の欠陥が生成し、ＳｉＣ層を用いたデバイスの特
性を劣化させている。本発明では、まず、ＳｉＧｅＣ混
晶層を利用してＳｉ基板とＳｉＣ層の格子不整合に起因
する欠陥生成を解消する方法を提案している。
【００３７】なお、ＳｉＣの単結晶には、図６（ａ），
（ｂ），（ｃ）に示すように、３Ｃ−ＳｉＣ，４Ｈ−Ｓ
ｉＣ，６ＨＳｉＣの３つのタイプの結晶構造があること
が知られている。
（ｂ），（ｃ）に示すように、３Ｃ−ＳｉＣ，４Ｈ−Ｓ
ｉＣ，６ＨＳｉＣの３つのタイプの結晶構造があること
が知られている。
【００３８】（第１の実施形態）まず、ＳｉＣ基板を利
用したＳｉＧｅＣ層の形成方法に関する第１の実施形態
について、図１（ａ），（ｂ）を参照しながら説明す
る。図１（ａ），（ｂ）は、６Ｈ−ＳｉＣ基板の表面近
傍にイオン注入を用いてＳｉＧｅＣ混晶層を形成する工
程を示す断面図である。
用したＳｉＧｅＣ層の形成方法に関する第１の実施形態
について、図１（ａ），（ｂ）を参照しながら説明す
る。図１（ａ），（ｂ）は、６Ｈ−ＳｉＣ基板の表面近
傍にイオン注入を用いてＳｉＧｅＣ混晶層を形成する工
程を示す断面図である。
【００３９】まず、図１（ａ）に示すように、６Ｈ−Ｓ
ｉＣ基板１０１内にＧｅイオン１０２を注入する。Ｇｅ
イオン１０２のドーズ量は５×１０15ｃｍ-2、加速エネ
ルギーは１００ｋｅＶである。
ｉＣ基板１０１内にＧｅイオン１０２を注入する。Ｇｅ
イオン１０２のドーズ量は５×１０15ｃｍ-2、加速エネ
ルギーは１００ｋｅＶである。
【００４０】次に、図１（ｂ）に示す工程で、Ｇｅイオ
ンが注入された基板に９００℃、１０分間の熱処理を施
すことにより、６Ｈ−ＳｉＣ基板１０１内にＳｉＧｅＣ
層１０３が形成される。
ンが注入された基板に９００℃、１０分間の熱処理を施
すことにより、６Ｈ−ＳｉＣ基板１０１内にＳｉＧｅＣ
層１０３が形成される。
【００４１】ここで、二次イオン質量分析により、Ｓｉ
ＧｅＣ層１０３中のＧｅの組成は５％、Ｓｉ組成は４
７．５％、Ｃ組成は４７．５％であることが確認され、
Ｘ線回折法により、ＳｉＧｅＣ層１０３はＳｉＣ基板１
０１と結晶方位の一致した６Ｈ−タイプの単結晶である
ことが確認されている。さらに、Ｘ線回折により、Ｓｉ
ＧｅＣ層１０３の格子定数は６Ｈ−ＳｉＣ基板１０１の
格子定数より１．２％大きいことが確認されている。ま
た、ラザフォード散乱分光法を用いてＳｉＧｅＣ層１０
３の結晶性を評価したところ、Ｇｅ原子は６Ｈ−タイプ
の結晶格子位置を占有していることが確認されている。
ＧｅＣ層１０３中のＧｅの組成は５％、Ｓｉ組成は４
７．５％、Ｃ組成は４７．５％であることが確認され、
Ｘ線回折法により、ＳｉＧｅＣ層１０３はＳｉＣ基板１
０１と結晶方位の一致した６Ｈ−タイプの単結晶である
ことが確認されている。さらに、Ｘ線回折により、Ｓｉ
ＧｅＣ層１０３の格子定数は６Ｈ−ＳｉＣ基板１０１の
格子定数より１．２％大きいことが確認されている。ま
た、ラザフォード散乱分光法を用いてＳｉＧｅＣ層１０
３の結晶性を評価したところ、Ｇｅ原子は６Ｈ−タイプ
の結晶格子位置を占有していることが確認されている。
【００４２】本実施形態の製造方法によると、６Ｈ−Ｓ
ｉＣ基板１０１中にＧｅイオン１０２を注入することに
より、結晶性の悪化を招くことなく、Ｓｉ組成とＣ組成
とがほぼ等しいＳｉＧｅＣ単結晶からなるＳｉＧｅＣ層
１０３を形成することができる。また、Ｇｅイオン１０
２のドーズ量を変化させることにより、ＳｉＧｅＣ層１
０３の格子定数を変化させることができることも確認さ
れている。
ｉＣ基板１０１中にＧｅイオン１０２を注入することに
より、結晶性の悪化を招くことなく、Ｓｉ組成とＣ組成
とがほぼ等しいＳｉＧｅＣ単結晶からなるＳｉＧｅＣ層
１０３を形成することができる。また、Ｇｅイオン１０
２のドーズ量を変化させることにより、ＳｉＧｅＣ層１
０３の格子定数を変化させることができることも確認さ
れている。
【００４３】なお、図１では、イオン注入を用いてＳｉ
ＧｅＣ層１０３を作製する方法を示したが、６Ｈ−Ｓｉ
Ｃ基板１０１の表面に熱拡散を用いてＧｅ原子を拡散さ
せることによっても単結晶のＳｉＧｅＣ層が作製でき
る。また、液相成長法、気相成長法もしくは分子線エピ
タキシャル成長法を用いたエピタキシャル成長法によっ
て、６Ｈ−ＳｉＣ基板１０１の上にＳｉＧｅＣ層を形成
してもよい。
ＧｅＣ層１０３を作製する方法を示したが、６Ｈ−Ｓｉ
Ｃ基板１０１の表面に熱拡散を用いてＧｅ原子を拡散さ
せることによっても単結晶のＳｉＧｅＣ層が作製でき
る。また、液相成長法、気相成長法もしくは分子線エピ
タキシャル成長法を用いたエピタキシャル成長法によっ
て、６Ｈ−ＳｉＣ基板１０１の上にＳｉＧｅＣ層を形成
してもよい。
【００４４】また、本実施形態では、６Ｈ−ＳｉＣ基板
１０１を用いたＳｉＧｅＣ層１０３の形成方法について
説明したが、３Ｃ−ＳｉＣ基板、４Ｈ−ＳｉＣ基板やそ
の他の結晶構造のＳｉＣ基板を用いても、ほぼ同様の効
果が得られる。
１０１を用いたＳｉＧｅＣ層１０３の形成方法について
説明したが、３Ｃ−ＳｉＣ基板、４Ｈ−ＳｉＣ基板やそ
の他の結晶構造のＳｉＣ基板を用いても、ほぼ同様の効
果が得られる。
【００４５】（第２の実施形態）次に、ＳｉＣとＳｉＧ
ｅＣとのヘテロ接合部を利用したヘテロバイポーラトラ
ンジスタに関する第２の実施形態について、図２
（ａ），（ｂ）を参照しながら説明する。
ｅＣとのヘテロ接合部を利用したヘテロバイポーラトラ
ンジスタに関する第２の実施形態について、図２
（ａ），（ｂ）を参照しながら説明する。
【００４６】図２（ａ）は本実施形態に係るヘテロバイ
ポーラトランジスタの構造を示す断面図であり、図２
（ｂ）はこのヘテロバイポーラトランジスタのエミッ
タ，ベース，コレクタに動作電圧を印加したときの伝導
帯及び価電子帯の状態を示すバンド図である。
ポーラトランジスタの構造を示す断面図であり、図２
（ｂ）はこのヘテロバイポーラトランジスタのエミッ
タ，ベース，コレクタに動作電圧を印加したときの伝導
帯及び価電子帯の状態を示すバンド図である。
【００４７】図２（ａ）に示すように、本実施形態のヘ
テロバイポーラトランジスタは、ｎ型の６Ｈ−ＳｉＣ基
板２０１と、６Ｈ−ＳｉＣ基板２０１内の表面付近の領
域に設けられたＳｉＣサブコレクタ層２０７と、６Ｈ−
ＳｉＣ基板２０１内におけるＳｉＣサブコレクタ層２０
７上の領域に設けられたＳｉＣコレクタ層２０４と、６
Ｈ−ＳｉＣ基板２０１内におけるＳｉＣコレクタ層２０
４上の領域に設けられたＳｉＧｅＣベース層２０３と、
６Ｈ−ＳｉＣ基板２０１内におけるＳｉＧｅＣベース層
２０３上の領域に設けられたＳｉＣエミッタ層２０２
と、各層を分離するためのＳｉＯ2 膜からなる絶縁膜２
０６と、各層２０２，２０３，２０７にそれぞれコンタ
クトする電極２０５ａ，２０５ｂ，２０５ｃとを備えて
いる。
テロバイポーラトランジスタは、ｎ型の６Ｈ−ＳｉＣ基
板２０１と、６Ｈ−ＳｉＣ基板２０１内の表面付近の領
域に設けられたＳｉＣサブコレクタ層２０７と、６Ｈ−
ＳｉＣ基板２０１内におけるＳｉＣサブコレクタ層２０
７上の領域に設けられたＳｉＣコレクタ層２０４と、６
Ｈ−ＳｉＣ基板２０１内におけるＳｉＣコレクタ層２０
４上の領域に設けられたＳｉＧｅＣベース層２０３と、
６Ｈ−ＳｉＣ基板２０１内におけるＳｉＧｅＣベース層
２０３上の領域に設けられたＳｉＣエミッタ層２０２
と、各層を分離するためのＳｉＯ2 膜からなる絶縁膜２
０６と、各層２０２，２０３，２０７にそれぞれコンタ
クトする電極２０５ａ，２０５ｂ，２０５ｃとを備えて
いる。
【００４８】ここで、上記ＳｉＧｅＣベース層２０３
は、６Ｈ−ＳｉＣ基板２０１内にＧｅおよびＢをイオン
注入することにより形成されており、上述の図１に示す
ＳｉＧｅＣ層１０３に相当する領域である。このＳｉＧ
ｅＣベース層２０３のＧｅ組成は５％、Ｓｉ組成は４
７．５％、Ｃ組成は４７．５％、Ｂ濃度は５×１０18ｃ
ｍ-3である。また、ＳｉＣエミッタ層２０２は、６Ｈ−
ＳｉＣ基板２０１内に濃度１×１０18ｃｍ-3のＰイオン
を導入して形成されており、図１に示す６Ｈ−ＳｉＣ基
板１０１のうちＳｉＧｅＣ層１０３の上の領域に相当す
る領域である。ＳｉＣコレクタ層２０４およびＳｉＣサ
ブコレクタ層２０７は、６Ｈ−ＳｉＣ基板２０１内に濃
度１×１０17ｃｍ-3，５×１０18ｃｍ-3のＰイオンをそ
れぞれ導入して形成されており、図１に示す６Ｈ−Ｓｉ
Ｃ基板１０１のうちＳｉＧｅＣ層１０３の下方の領域に
相当する領域である。
は、６Ｈ−ＳｉＣ基板２０１内にＧｅおよびＢをイオン
注入することにより形成されており、上述の図１に示す
ＳｉＧｅＣ層１０３に相当する領域である。このＳｉＧ
ｅＣベース層２０３のＧｅ組成は５％、Ｓｉ組成は４
７．５％、Ｃ組成は４７．５％、Ｂ濃度は５×１０18ｃ
ｍ-3である。また、ＳｉＣエミッタ層２０２は、６Ｈ−
ＳｉＣ基板２０１内に濃度１×１０18ｃｍ-3のＰイオン
を導入して形成されており、図１に示す６Ｈ−ＳｉＣ基
板１０１のうちＳｉＧｅＣ層１０３の上の領域に相当す
る領域である。ＳｉＣコレクタ層２０４およびＳｉＣサ
ブコレクタ層２０７は、６Ｈ−ＳｉＣ基板２０１内に濃
度１×１０17ｃｍ-3，５×１０18ｃｍ-3のＰイオンをそ
れぞれ導入して形成されており、図１に示す６Ｈ−Ｓｉ
Ｃ基板１０１のうちＳｉＧｅＣ層１０３の下方の領域に
相当する領域である。
【００４９】ここで、図２（ｂ）に示すように、ＳｉＧ
ｅＣベース層２０３のバンドギャップＥg2は、ＳｉＣエ
ミッタ層２０２及びＳｉＣコレクタ層２０４のバンドギ
ャップＥg1よりも小さい。そして、両者のバンドギャッ
プ差ΔＥg （＝Ｅg1−Ｅg2）は、Ｇｅ組成が５％の場
合、０．１２ｅＶである。そして、同図に示されるよう
に、ＳｉＣエミッタ層２０２からＳｉＧｅＣベース層２
０３に注入される電子に対するヘテロ障壁は小さく、Ｓ
ｉＧｅＣベース層２０３からＳｉＣエミッタ層２０２に
逆注入される正孔に対するヘテロ障壁は大きい。したが
って、ヘテロバイポーラトランジスタの利点である高い
電流増幅率を発揮することができる。
ｅＣベース層２０３のバンドギャップＥg2は、ＳｉＣエ
ミッタ層２０２及びＳｉＣコレクタ層２０４のバンドギ
ャップＥg1よりも小さい。そして、両者のバンドギャッ
プ差ΔＥg （＝Ｅg1−Ｅg2）は、Ｇｅ組成が５％の場
合、０．１２ｅＶである。そして、同図に示されるよう
に、ＳｉＣエミッタ層２０２からＳｉＧｅＣベース層２
０３に注入される電子に対するヘテロ障壁は小さく、Ｓ
ｉＧｅＣベース層２０３からＳｉＣエミッタ層２０２に
逆注入される正孔に対するヘテロ障壁は大きい。したが
って、ヘテロバイポーラトランジスタの利点である高い
電流増幅率を発揮することができる。
【００５０】一方、作製したトランジスタの高周波特性
を測定したところ、ＳｉＣ系の従来のバイポーラトラン
ジスタと比較して、約２倍の遮断周波数が得られてい
る。この結果は、ＳｉＣデバイスにヘテロ接合部を用い
ることにより高周波特性が改善されたことを示してい
る。
を測定したところ、ＳｉＣ系の従来のバイポーラトラン
ジスタと比較して、約２倍の遮断周波数が得られてい
る。この結果は、ＳｉＣデバイスにヘテロ接合部を用い
ることにより高周波特性が改善されたことを示してい
る。
【００５１】したがって、本実施形態のヘテロバイポー
ラトランジスタにより、第１の実施形態で説明したよう
な結晶性のよいＳｉＣ−ＳｉＧｅＣヘテロ接合構造を利
用して、従来のＳｉ系ヘテロバイポーラトランジスタの
有する利点に加えて、熱的安定性及び耐電圧性の高いパ
ワー素子として機能するヘテロバイポーラトランジスタ
を実現することができる。
ラトランジスタにより、第１の実施形態で説明したよう
な結晶性のよいＳｉＣ−ＳｉＧｅＣヘテロ接合構造を利
用して、従来のＳｉ系ヘテロバイポーラトランジスタの
有する利点に加えて、熱的安定性及び耐電圧性の高いパ
ワー素子として機能するヘテロバイポーラトランジスタ
を実現することができる。
【００５２】なお、本実施形態では、イオン注入を用い
てＳｉＧｅＣ層２０３を形成しているが、６Ｈ−ＳｉＣ
基板の表面に熱拡散を用いてＧｅ原子を拡散させたり、
液相成長法，気相成長法もしくは分子線エピタキシャル
成長法を用いたエピタキシャル成長法によって、６Ｈ−
ＳｉＣ基板上にＳｉＧｅＣ層を形成してもよい。
てＳｉＧｅＣ層２０３を形成しているが、６Ｈ−ＳｉＣ
基板の表面に熱拡散を用いてＧｅ原子を拡散させたり、
液相成長法，気相成長法もしくは分子線エピタキシャル
成長法を用いたエピタキシャル成長法によって、６Ｈ−
ＳｉＣ基板上にＳｉＧｅＣ層を形成してもよい。
【００５３】また、本実施形態では、６Ｈ−ＳｉＣ基板
２０１を用いているが、３Ｃ−ＳｉＣ基板、４Ｈ−Ｓｉ
Ｃ基板やその他の結晶構造のＳｉＣ基板を用いても、ほ
ぼ同様の効果が得られる。
２０１を用いているが、３Ｃ−ＳｉＣ基板、４Ｈ−Ｓｉ
Ｃ基板やその他の結晶構造のＳｉＣ基板を用いても、ほ
ぼ同様の効果が得られる。
【００５４】（第３の実施形態）次に、ＳｉＣ−ＳｉＧ
ｅＣのヘテロ接合部を利用したＨＥＭＴ（High Electro
n Mobility Transistor ）に関する第３の実施形態につ
いて、図３（ａ），（ｂ）を参照しながら説明する。
ｅＣのヘテロ接合部を利用したＨＥＭＴ（High Electro
n Mobility Transistor ）に関する第３の実施形態につ
いて、図３（ａ），（ｂ）を参照しながら説明する。
【００５５】図３（ａ）は、本実施形態に係るＨＥＭＴ
の構造を示す断面図であり、図３（ｂ）はこのＨＥＭＴ
のゲートに直交する断面における各層の伝導帯及び価電
子帯の状態を示すバンド図である。
の構造を示す断面図であり、図３（ｂ）はこのＨＥＭＴ
のゲートに直交する断面における各層の伝導帯及び価電
子帯の状態を示すバンド図である。
【００５６】図３（ａ）に示すように、本実施形態のＨ
ＥＭＴは、ｐ型の６Ｈ−ＳｉＣ基板３０１と、６Ｈ−Ｓ
ｉＣ基板３０１内の表面付近の領域に設けられたＳｉＧ
ｅＣチャネル層３０２と、６Ｈ−ＳｉＣ基板３０１内に
おけるＳｉＧｅＣチャネル層３０２上の領域に設けられ
た低濃度のｎ型のＳｉＣ障壁層３０３と、６Ｈ−ＳｉＣ
基板３０１内におけるＳｉＧｅＣチャネル層３０２及び
ＳｉＣ障壁層３０３を挟む領域に設けられたｎ+ 型のソ
ース・ドレイン領域３０４と、ＳｉＣ障壁層３０３にコ
ンタクトするゲート電極３０５と、ソース・ドレイン領
域３０４にコンタクトするソース・ドレイン電極３０６
とを備えている。
ＥＭＴは、ｐ型の６Ｈ−ＳｉＣ基板３０１と、６Ｈ−Ｓ
ｉＣ基板３０１内の表面付近の領域に設けられたＳｉＧ
ｅＣチャネル層３０２と、６Ｈ−ＳｉＣ基板３０１内に
おけるＳｉＧｅＣチャネル層３０２上の領域に設けられ
た低濃度のｎ型のＳｉＣ障壁層３０３と、６Ｈ−ＳｉＣ
基板３０１内におけるＳｉＧｅＣチャネル層３０２及び
ＳｉＣ障壁層３０３を挟む領域に設けられたｎ+ 型のソ
ース・ドレイン領域３０４と、ＳｉＣ障壁層３０３にコ
ンタクトするゲート電極３０５と、ソース・ドレイン領
域３０４にコンタクトするソース・ドレイン電極３０６
とを備えている。
【００５７】ＳｉＧｅＣチャネル層３０２のＧｅ組成は
５％であり、Ｓｉ組成は４７．５％であり、Ｃ組成は４
７．５％である。一方、ＳｉＣ障壁層３０３は、６Ｈ−
ＳｉＣ基板３０１内に低濃度のＰイオンを低エネルギー
で注入することにより形成されている。ソース・ドレイ
ン領域３０４は、ゲート電極３０５の形成領域を覆うマ
スク部材（例えばフォトレジスト膜あるいはゲート電極
３０５自体）の上方から、６Ｈ−ＳｉＣ基板３０１内に
高濃度のＰイオンを注入することにより形成されてい
る。
５％であり、Ｓｉ組成は４７．５％であり、Ｃ組成は４
７．５％である。一方、ＳｉＣ障壁層３０３は、６Ｈ−
ＳｉＣ基板３０１内に低濃度のＰイオンを低エネルギー
で注入することにより形成されている。ソース・ドレイ
ン領域３０４は、ゲート電極３０５の形成領域を覆うマ
スク部材（例えばフォトレジスト膜あるいはゲート電極
３０５自体）の上方から、６Ｈ−ＳｉＣ基板３０１内に
高濃度のＰイオンを注入することにより形成されてい
る。
【００５８】そして、図３（ｂ）に示すように、ＳｉＣ
障壁層３０３とＳｉＧｅＣチャネル層３０２との間のヘ
テロ障壁部には、両者の界面における伝導帯のエネルギ
ーの不連続に起因するキャリア蓄積層３０７が形成され
ており、このキャリア蓄積層３０７に２次元電子ガスを
蓄積できるように構成されている。この２次元電子ガス
の濃度はゲート電極３０５への印加電圧により制御する
ことができる。本実施形態におけるＨＥＭＴの２次元電
子ガスの室温での電子移動度は、１０００ｃｍ2 ／Ｖで
あり、従来のＳｉＣ電界効果トランジスタの約３倍程度
の値であった。この結果は、ＳｉＣデバイスにヘテロ接
合構造を採用することにより電子移動度が増大すること
を示すものであり、本発明の効果を示すものである。
障壁層３０３とＳｉＧｅＣチャネル層３０２との間のヘ
テロ障壁部には、両者の界面における伝導帯のエネルギ
ーの不連続に起因するキャリア蓄積層３０７が形成され
ており、このキャリア蓄積層３０７に２次元電子ガスを
蓄積できるように構成されている。この２次元電子ガス
の濃度はゲート電極３０５への印加電圧により制御する
ことができる。本実施形態におけるＨＥＭＴの２次元電
子ガスの室温での電子移動度は、１０００ｃｍ2 ／Ｖで
あり、従来のＳｉＣ電界効果トランジスタの約３倍程度
の値であった。この結果は、ＳｉＣデバイスにヘテロ接
合構造を採用することにより電子移動度が増大すること
を示すものであり、本発明の効果を示すものである。
【００５９】しかも、本実施形態のＨＥＭＴはＳｉＣ−
ＳｉＧｅＣヘテロ接合を利用しているので、熱的安定性
及び耐電圧性の高いパワートランジスタとして使用する
ことができる。
ＳｉＧｅＣヘテロ接合を利用しているので、熱的安定性
及び耐電圧性の高いパワートランジスタとして使用する
ことができる。
【００６０】なお、本実施形態では、イオン注入を用い
てＳｉＧｅＣチャネル層３０２を形成したが、液相成長
法、気相成長法もしくは分子線エピタキシャル成長法を
用いた結晶成長法によってＳｉＧｅＣチャネル層３０２
を形成してもよい。さらに、６Ｈ−ＳｉＣ基板だけでな
く、３Ｃ−ＳｉＣ、４Ｈ−ＳｉＣの他の結晶構造のＳｉ
Ｃ基板を用いてもＨＥＭＴを形成することができる。
てＳｉＧｅＣチャネル層３０２を形成したが、液相成長
法、気相成長法もしくは分子線エピタキシャル成長法を
用いた結晶成長法によってＳｉＧｅＣチャネル層３０２
を形成してもよい。さらに、６Ｈ−ＳｉＣ基板だけでな
く、３Ｃ−ＳｉＣ、４Ｈ−ＳｉＣの他の結晶構造のＳｉ
Ｃ基板を用いてもＨＥＭＴを形成することができる。
【００６１】また、キャリア蓄積層３０７を、６Ｈ−Ｓ
ｉＣ基板３０１とＳｉＧｅＣチャネル層３０２との間に
形成してもよい。こちら側にもヘテロ接合が存在してい
るからである（図３（ｂ）の右方であるが図示していな
い）。ただし、キャリア蓄積層３０７をゲート電極３０
５に近い側に設けた方がゲート電圧の印加効率がよいと
いう利点がある。
ｉＣ基板３０１とＳｉＧｅＣチャネル層３０２との間に
形成してもよい。こちら側にもヘテロ接合が存在してい
るからである（図３（ｂ）の右方であるが図示していな
い）。ただし、キャリア蓄積層３０７をゲート電極３０
５に近い側に設けた方がゲート電圧の印加効率がよいと
いう利点がある。
【００６２】さらに、キャリア蓄積層を利用しなくて
も、ＳｉＧｅＣチャネル層３０２は、ＳｉＣ障壁層３０
３と６Ｈ−ＳｉＣ基板３０１との間の双方の境界部にヘ
テロ接合を有することから、２つのヘテロ障壁で挟まれ
る領域をキャリアが高速で走行するＦＥＴとして機能し
うる。
も、ＳｉＧｅＣチャネル層３０２は、ＳｉＣ障壁層３０
３と６Ｈ−ＳｉＣ基板３０１との間の双方の境界部にヘ
テロ接合を有することから、２つのヘテロ障壁で挟まれ
る領域をキャリアが高速で走行するＦＥＴとして機能し
うる。
【００６３】（第４の実施形態）次に、ＳｉＣ−ＳｉＧ
ｅＣのヘテロ接合を利用したＭＯＳＦＥＴに関する第４
の実施形態について、図４を参照しながら説明する。
ｅＣのヘテロ接合を利用したＭＯＳＦＥＴに関する第４
の実施形態について、図４を参照しながら説明する。
【００６４】図４は、本実施形態に係るＭＯＳＦＥＴの
構造を示す断面図である。なお、このＭＯＳＦＥＴのバ
ンド構造は、上記第３の実施形態から容易に推測できる
ので、図示を主略する。
構造を示す断面図である。なお、このＭＯＳＦＥＴのバ
ンド構造は、上記第３の実施形態から容易に推測できる
ので、図示を主略する。
【００６５】図４に示すように、本実施形態のＭＯＳＦ
ＥＴは、Ｓｉ基板４０１と、Ｓｉ基板４０１上に設けら
れたＳｉＧｅＣ層４０２と、ＳｉＧｅＣ層４０２上に設
けられた低濃度のｐ型の３Ｃ−ＳｉＣ層４０３と、Ｓｉ
ＧｅＣ層４０２及び３Ｃ−ＳｉＣ層４０３を横方向に挟
む領域に設けられたｎ+ 型のソース・ドレイン領域４０
５と、３Ｃ−ＳｉＣ層４０３の上に設けられた熱酸化膜
４０４と、熱酸化膜４０４の上に設けられたゲート電極
４０６と、ソース・ドレイン領域４０５にコンタクトす
るソース・ドレイン電極４０７とを備えている。
ＥＴは、Ｓｉ基板４０１と、Ｓｉ基板４０１上に設けら
れたＳｉＧｅＣ層４０２と、ＳｉＧｅＣ層４０２上に設
けられた低濃度のｐ型の３Ｃ−ＳｉＣ層４０３と、Ｓｉ
ＧｅＣ層４０２及び３Ｃ−ＳｉＣ層４０３を横方向に挟
む領域に設けられたｎ+ 型のソース・ドレイン領域４０
５と、３Ｃ−ＳｉＣ層４０３の上に設けられた熱酸化膜
４０４と、熱酸化膜４０４の上に設けられたゲート電極
４０６と、ソース・ドレイン領域４０５にコンタクトす
るソース・ドレイン電極４０７とを備えている。
【００６６】次に、図４に示すＭＯＳＦＥＴの製造工程
について説明する。まず、Ｓｉ基板４０１上に気相成長
法によりＳｉＧｅＣ層４０２を成長させる。原料ガスに
はＳｉＨ4 、ＧｅＨ4 およびＣ3 Ｈ8 を用い、成長温度
は１０００℃とし、ＳｉＨ4およびＣ3 Ｈ8 流量をそれ
ぞれ０．３ｓｃｃｍ、０．２ｓｃｃｍと一定にした状態
でＧｅＨ4 流量を０．８５ｓｃｃｍから０ｓｃｃｍまで
連続的に変化させることにより、ＳｉＧｅＣ層４０２の
Ｇｅ組成を８５％から０％まで連続的に変化させる。な
お、その間、Ｓｉ組成とＣ組成とは、いずれも７．５〜
５０％まで連続的に変化する。
について説明する。まず、Ｓｉ基板４０１上に気相成長
法によりＳｉＧｅＣ層４０２を成長させる。原料ガスに
はＳｉＨ4 、ＧｅＨ4 およびＣ3 Ｈ8 を用い、成長温度
は１０００℃とし、ＳｉＨ4およびＣ3 Ｈ8 流量をそれ
ぞれ０．３ｓｃｃｍ、０．２ｓｃｃｍと一定にした状態
でＧｅＨ4 流量を０．８５ｓｃｃｍから０ｓｃｃｍまで
連続的に変化させることにより、ＳｉＧｅＣ層４０２の
Ｇｅ組成を８５％から０％まで連続的に変化させる。な
お、その間、Ｓｉ組成とＣ組成とは、いずれも７．５〜
５０％まで連続的に変化する。
【００６７】引き続き、ＳｉＧｅＣ層４０２上にｐ型の
３Ｃ−ＳｉＣ層４０３を成長させる。ｐ型ドーパントに
はＢ2 Ｈ6 を用い、３Ｃ−ＳｉＣ層４０３中のｐ型キャ
リアの濃度を５ｘ１０17ｃｍ-3、膜厚を２μｍとする。
３Ｃ−ＳｉＣ層４０３を成長させる。ｐ型ドーパントに
はＢ2 Ｈ6 を用い、３Ｃ−ＳｉＣ層４０３中のｐ型キャ
リアの濃度を５ｘ１０17ｃｍ-3、膜厚を２μｍとする。
【００６８】次に、成長後のウェハ表面に熱酸化法によ
り熱酸化膜４０４を形成した後、フォトリソグラフィお
よびイオン注入（Ｐイオン）を用いて高濃度のｎ型ソー
ス・ドレイン領域４０４を形成する。さらに、ウエハ上
にポリシリコン膜を堆積した後、これをパターニングし
て、ゲート電極４０６およびソース・ドレイン電極４０
７を形成する。
り熱酸化膜４０４を形成した後、フォトリソグラフィお
よびイオン注入（Ｐイオン）を用いて高濃度のｎ型ソー
ス・ドレイン領域４０４を形成する。さらに、ウエハ上
にポリシリコン膜を堆積した後、これをパターニングし
て、ゲート電極４０６およびソース・ドレイン電極４０
７を形成する。
【００６９】以上の工程により、ＭＯＳＦＥＴを作製す
ることができる。
ることができる。
【００７０】本実施形態のＭＯＳＦＥＴにおける３Ｃ−
ＳｉＣ層４０３の結晶欠陥密度は、ＳｉＣ層をＳｉ基板
４０１上に直接成長させた場合に比べると、約１／１０
０の値であった。また、本実施形態のＭＯＳＦＥＴにお
いては、Ｓｉ基板に直接成長したＳｉＣ層を用いて作製
したＭＯＳＦＥＴと比較して、電子移動度の増大、酸化
膜の耐圧の向上、歩留まりの向上が確認された。
ＳｉＣ層４０３の結晶欠陥密度は、ＳｉＣ層をＳｉ基板
４０１上に直接成長させた場合に比べると、約１／１０
０の値であった。また、本実施形態のＭＯＳＦＥＴにお
いては、Ｓｉ基板に直接成長したＳｉＣ層を用いて作製
したＭＯＳＦＥＴと比較して、電子移動度の増大、酸化
膜の耐圧の向上、歩留まりの向上が確認された。
【００７１】すなわち、本実施形態のＭＯＳＦＥＴによ
ると、Ｓｉ基板４０１と３Ｃ−ＳｉＣ層４０３との間に
ＳｉＧｅＣ層４０２を介在させることにより、３Ｃ−Ｓ
ｉＣ層４０３の結晶性が向上し、デバイス特性の向上を
図ることができる。
ると、Ｓｉ基板４０１と３Ｃ−ＳｉＣ層４０３との間に
ＳｉＧｅＣ層４０２を介在させることにより、３Ｃ−Ｓ
ｉＣ層４０３の結晶性が向上し、デバイス特性の向上を
図ることができる。
【００７２】図５は、Ｓｉ組成とＣ組成とが等しいＳｉ
ＧｅＣ層の格子定数のＧｅ組成依存性を示す図である。
同図に示すように、Ｇｅ組成が８５％のときにＳｉＧｅ
Ｃ層の格子定数と単結晶Ｓｉ層の格子定数とが等しくな
る。よって、ＳｉＧｅＣ層のＳｉ基板との境界部におけ
るＧｅ組成を８５％とすることで、Ｓｉ−ＳｉＧｅＣ間
の格子不整合をなくすとともに、格子定数を連続的に変
化させて欠陥の少ない３Ｃ−ＳｉＣ層を形成することが
できる。
ＧｅＣ層の格子定数のＧｅ組成依存性を示す図である。
同図に示すように、Ｇｅ組成が８５％のときにＳｉＧｅ
Ｃ層の格子定数と単結晶Ｓｉ層の格子定数とが等しくな
る。よって、ＳｉＧｅＣ層のＳｉ基板との境界部におけ
るＧｅ組成を８５％とすることで、Ｓｉ−ＳｉＧｅＣ間
の格子不整合をなくすとともに、格子定数を連続的に変
化させて欠陥の少ない３Ｃ−ＳｉＣ層を形成することが
できる。
【００７３】ただし、ＳｉＧｅＣ層のＧｅ組成を８５〜
０％まで変化させなくても、図５に示す組成内におい
て、ＳｉＧｅＣ層内のＧｅ組成の変化範囲がＳｉＣ層と
Ｓｉ基板との格子不整合を緩和できる範囲であれば、本
発明の効果を発揮することは可能である。例えば一定組
成の単層のＳｉＧｅＣ層を設けるだけでも格子不整合を
緩和する作用は得られる。
０％まで変化させなくても、図５に示す組成内におい
て、ＳｉＧｅＣ層内のＧｅ組成の変化範囲がＳｉＣ層と
Ｓｉ基板との格子不整合を緩和できる範囲であれば、本
発明の効果を発揮することは可能である。例えば一定組
成の単層のＳｉＧｅＣ層を設けるだけでも格子不整合を
緩和する作用は得られる。
【００７４】なお、本実施形態では、３Ｃ−ＳｉＣ層４
０３を活性層とするＭＯＳＦＥＴを形成したが、３Ｃ−
ＳｉＣ層内にエミッタ，ベース及びコレクタを形成して
バイポーラトランジスタを形成してもよい。また、３Ｃ
−ＳｉＣ層ではなく、６Ｈ−ＳｉＣ層や４Ｈ−ＳｉＣ層
を用いてもよい。
０３を活性層とするＭＯＳＦＥＴを形成したが、３Ｃ−
ＳｉＣ層内にエミッタ，ベース及びコレクタを形成して
バイポーラトランジスタを形成してもよい。また、３Ｃ
−ＳｉＣ層ではなく、６Ｈ−ＳｉＣ層や４Ｈ−ＳｉＣ層
を用いてもよい。
【００７５】さらに、上記３Ｃ−ＳｉＣ層，６Ｈ−Ｓｉ
Ｃ層又は４Ｈ−ＳｉＣ層の上にさらにＳｉＧｅＣ層を形
成して（例えば第１の実施形態の方法により）、上記第
２，第３の実施形態のようなヘテロバイポーラトランジ
スタや、ＨＥＭＴを形成することもできる。
Ｃ層又は４Ｈ−ＳｉＣ層の上にさらにＳｉＧｅＣ層を形
成して（例えば第１の実施形態の方法により）、上記第
２，第３の実施形態のようなヘテロバイポーラトランジ
スタや、ＨＥＭＴを形成することもできる。
【００７６】
【発明の効果】本発明の第１の半導体装置の製造方法に
よれば、ＳｉＣ−ＳｉＧｅＣへテロ接合を有する半導体
装置の製造方法として、化学的量論比１：１の組成を有
するＳｉＣ層にＧｅを導入することによりＳｉＧｅＣ層
を形成するようにしたので、結晶性のよいＳｉＧｅＣ層
を用いて、電気的特性が優れるとともに熱的安定性の高
いパワートランジスタとして機能できる半導体装置を得
ることができる。
よれば、ＳｉＣ−ＳｉＧｅＣへテロ接合を有する半導体
装置の製造方法として、化学的量論比１：１の組成を有
するＳｉＣ層にＧｅを導入することによりＳｉＧｅＣ層
を形成するようにしたので、結晶性のよいＳｉＧｅＣ層
を用いて、電気的特性が優れるとともに熱的安定性の高
いパワートランジスタとして機能できる半導体装置を得
ることができる。
【００７７】本発明の第２の半導体装置の製造方法によ
れば、ＳｉＣ層を活性層として有する半導体装置の製造
方法として、Ｓｉ基板上にＳｉＧｅＣ層を形成してか
ら、このＳｉＧｅＣ層の上にＳｉＣ層を形成するように
したので、高価なＳｉＣ基板を使用せずに安価なＳｉ基
板を使用しながら、結晶欠陥の少ないＳｉＣ層を形成す
ることができる。
れば、ＳｉＣ層を活性層として有する半導体装置の製造
方法として、Ｓｉ基板上にＳｉＧｅＣ層を形成してか
ら、このＳｉＧｅＣ層の上にＳｉＣ層を形成するように
したので、高価なＳｉＣ基板を使用せずに安価なＳｉ基
板を使用しながら、結晶欠陥の少ないＳｉＣ層を形成す
ることができる。
【００７８】本発明の第１の半導体装置によれば、Ｓｉ
Ｃ層からなる第１の半導体層と、化学的量論比１：１を
有するＳｉＣ層にＧｅを導入して形成されたＳｉＧｅＣ
層からなる第２の半導体層とを設けたので、２つの半導
体層の境界部にヘテロ接合を利用して、電気的特性の優
れた高い熱的安定性と耐電圧性とを有する各種の半導体
装置を得ることができる。
Ｃ層からなる第１の半導体層と、化学的量論比１：１を
有するＳｉＣ層にＧｅを導入して形成されたＳｉＧｅＣ
層からなる第２の半導体層とを設けたので、２つの半導
体層の境界部にヘテロ接合を利用して、電気的特性の優
れた高い熱的安定性と耐電圧性とを有する各種の半導体
装置を得ることができる。
【００７９】本発明の第２の半導体装置によれば、Ｓｉ
基板の上に設けられた格子緩和用ＳｉＧｅＣ層を介して
ＳｉＣ層を設け、ＳｉＣ層を動作層として有する半導体
装置を構成したので、安価なＳｉ基板を用いて、高い熱
的安定性，耐電圧性を有するＳｉＣ系の半導体装置を得
ることができる。
基板の上に設けられた格子緩和用ＳｉＧｅＣ層を介して
ＳｉＣ層を設け、ＳｉＣ層を動作層として有する半導体
装置を構成したので、安価なＳｉ基板を用いて、高い熱
的安定性，耐電圧性を有するＳｉＣ系の半導体装置を得
ることができる。
【図１】本発明の第１の実施形態に係るＳｉＣ層へのイ
オン注入によるＳｉＧｅＣ層の形成工程を示す断面図で
ある。
オン注入によるＳｉＧｅＣ層の形成工程を示す断面図で
ある。
【図２】本発明の第２の実施形態に係るＳｉＣ−ＳｉＧ
ｅＣヘテロ接合を有するヘテロバイポーラトランジスタ
の構造を示す断面図である。
ｅＣヘテロ接合を有するヘテロバイポーラトランジスタ
の構造を示す断面図である。
【図３】本発明の第３の実施形態に係るＳｉＣ−ＳｉＧ
ｅＣヘテロ接合を有するＨＥＭＴの構造を示す断面図で
ある。
ｅＣヘテロ接合を有するＨＥＭＴの構造を示す断面図で
ある。
【図４】本発明の第４の実施形態に係るＳｉ基板上に形
成されたＳｉＣを動作層とするＭＯＳＦＥＴの構造を示
す断面図である。
成されたＳｉＣを動作層とするＭＯＳＦＥＴの構造を示
す断面図である。
【図５】ＳｉＧｅＣ層の格子定数のＧｅ依存性を示す図
である。
である。
【図６】ＳｉＣ結晶の各種形態を示す結晶構造図であ
る。
る。
１０１ ６Ｈ−ＳｉＣ基板 １０２ Ｇｅイオン １０３ ＳｉＧｅＣ層 ２０１ ６Ｈ−ＳｉＣ基板 ２０２ ＳｉＣエミッタ層 ２０３ ＳｉＧｅＣベース層 ２０４ ＳｉＣコレクタ層 ２０５ 電極 ２０６ 絶縁膜 ２０７ ＳｉＣサブコレクタ層 ３０１ ６Ｈ−ＳｉＣ基板 ３０２ ＳｉＧｅＣチャネル層 ３０３ ＳｉＣ障壁層 ３０４ ソース・ドレイン領域 ３０５ ゲート電極 ３０６ ソース・ドレイン電極 ３０７ キャリア蓄積層 ４０１ Ｓｉ基板 ４０２ ＳｉＧｅＣ層 ４０３ ３Ｃ−ＳｉＣ層 ４０４ 熱酸化膜 ４０５ ソース・ドレイン領域 ４０６ ゲート電極 ４０７ ソース・ドレイン電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 29/812 (72)発明者 能澤 克弥 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 昭63−102311（ＪＰ，Ａ) 特開 平６−224127（ＪＰ，Ａ) 特開 平７−22330（ＪＰ，Ａ) 特開 平４−106980（ＪＰ，Ａ) 特開 平５−144834（ＪＰ，Ａ) 特開 平５−102177（ＪＰ，Ａ) 特開 昭64−15912（ＪＰ，Ａ) 特開 平９−129751（ＪＰ，Ａ) Ｌ．Ｄ．Ｌａｎｚｅｌｏｔｔｉ ｅ ｔ．ａｌ．”Ｓｉ／ＳｉＧｅＣ１−ｘ− ｙ／Ｓｉ Ｈｅｔｅｒｏｊｕｎｃｔｉｏ ｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔ ｏｒｓ”ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ，ｖｏ ｌ．17，ｎｏ．７，ｐｐ．334−337 （1996) Ｘ．Ｌｕ ＆ Ｎ．Ｗ．Ｃｈｅｕｎ ｇ”ＳｉＧｅ ａｎｄ ＳｉＧｅＣ Ｓ ｕｒｆａｃｅ Ａｌｌｏｙ Ｆｏｒｍａ ｔｉｏｎ Ｕｓｉｎｇ Ｈｉｇｈ−ｄｏ ｓｅ Ｉｍｐｌａｎｔａｔｉｏｎ ａｎ ｄ Ｓｏｌｉｄ Ｐｈａｓｅ Ｅｐｉｔ ａｘｙ”Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ 11ｔｈ Ｉｎｔｅｒｎａｔｉ ｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｉｏｎ Ｉｍｐｌａｎｔａｔｉｏｎ Ｔｅｃｈｎｏｌｏｇｙ，ｐｐ．686−689 （1996) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/737 H01L 21/331 H01L 29/778 H01L 21/205 ＩＥＥＥ Ｘｐｌｏｒｅ
Claims (11)
- 【請求項１】 ＳｉＣ−ＳｉＧｅＣへテロ接合部を有す
る半導体装置の製造方法であって、 化学的量論比１：１の組成を有するＳｉＣ層を準備する
工程と、 上記ＳｉＣ層に、Ｇｅを導入することによりＳｉＧｅＣ
層を形成する工程とを備えている半導体装置の製造方
法。 - 【請求項２】 請求項１記載の半導体装置の製造方法に
おいて、 上記ＳｉＧｅＣ層を形成する工程では、ＳｉＣ層にＧｅ
イオンを注入することを特徴とする半導体装置の製造方
法。 - 【請求項３】 請求項１記載の半導体装置の製造方法に
おいて、 上記ＳｉＧｅＣ層を形成する工程では、ＳｉＣ層の上
に、Ｓｉの組成とＣの組成とが互いにほぼ等しいＳｉＧ
ｅＣ層をエピタキシャル成長させることを特徴とする半
導体装置の製造方法。 - 【請求項４】請求項１〜３のうちいずれか１つに記載の
半導体装置の製造方法において、 上記ＳｉＣ層を準備する工程は、 Ｓｉ基板上にＳｉＧｅＣ層をエピタキシャル成長させる
工程と、 上記ＳｉＧｅＣ層の上にＳｉＣ層をエピタキシャル成長
させる工程とを備えていることを特徴とする半導体装置
の製造方法。 - 【請求項５】 ＳｉＣ層を活性層として有する半導体装
置の製造方法であって、 Ｓｉ基板上にＳｉＧｅＣ層をエピタキシャル成長させる
工程と、 上記ＳｉＧｅＣ層の上に上記ＳｉＣ層をエピタキシャル
成長させる工程とを備え、 上記ＳｉＧｅＣ層をエピタキシャル成長させる工程で
は、Ｓｉ組成とＣ組成とを等しくしながら、Ｇｅ組成を
減少させることを特徴とする半導体装置の製造方法。 - 【請求項６】 請求項５記載の半導体装置の製造方法に
おいて、 上記ＳｉＧｅＣ層をエピタキシャル成長させる工程で
は、Ｇｅ組成をＳｉＧｅＣ層の格子定数が単結晶Ｓｉの
格子定数とほぼ等しくなる値からほぼ０まで減少させる
ことを特徴とする半導体装置の製造方法。 - 【請求項７】 ＳｉＣ層により構成される第１の半導体
層と、 化学的量論比１：１を有するＳｉＣ層にＧｅを導入して
形成されたＳｉＧｅＣ層により構成される第２の半導体
層とを備え、 上記第１の半導体層と第２の半導体層との間の境界にヘ
テロ接合部が形成されていることを特徴とする半導体装
置。 - 【請求項８】 請求項７記載の半導体装置において、 上記第１の半導体層は、第１導電型のエミッタ層であ
り、 上記第２の半導体層は、上記エミッタ層の下方に設けら
れた第２導電型のベース層であり、 上記ベース層の下方に設けられたＳｉＣ層からなる第１
導電型のコレクタ層をさらに備え、 ヘテロバイポーラトランジスタとして機能することを特
徴とする半導体装置。 - 【請求項９】 請求項７記載の半導体装置において、 上記第１の半導体層と上記第２の半導体層とは互いに積
層されて、両者の境界部にエネルギー不連続部であるキ
ャリア蓄積層が形成されており、 上記第１の半導体層と第２の半導体層とを横方向に挟む
ソース・ドレイン領域と、 上記第１及び第２の半導体層の上方に設けられたゲート
電極とをさらに備え、上記キャリア蓄積層内を２次元キ
ャリアガスが走行するＨＥＭＴとして機能することを特
徴とする半導体装置。 - 【請求項１０】 請求項７〜９のうちいずれか１つに記
載の半導体装置において、 Ｓｉ基板と、 上記Ｓｉ基板上に設けられた格子緩和用ＳｉＧｅＣ層と
をさらに備え、 上記第１の半導体層は、上記格子緩和用ＳｉＧｅＣ層の
上に設けられていることを特徴とする半導体装置。 - 【請求項１１】 Ｓｉ基板と、 上記Ｓｉ基板の上に設けられた格子緩和用ＳｉＧｅＣ層
と、 上記格子緩和用ＳｉＧｅＣ層の上に設けられたＳｉＣ層
とを備え、 上記ＳｉＣ層を動作層として有するとともに、 上記格子緩和用ＳｉＧｅＣ層は、ほぼ等しいＳｉ組成と
Ｃ組成とを有し、かつ上方に向かって漸次減少するＧｅ
組成を有することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11859798A JP3201993B2 (ja) | 1998-04-28 | 1998-04-28 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11859798A JP3201993B2 (ja) | 1998-04-28 | 1998-04-28 | 半導体装置とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11312686A JPH11312686A (ja) | 1999-11-09 |
| JP3201993B2 true JP3201993B2 (ja) | 2001-08-27 |
Family
ID=14740526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11859798A Expired - Fee Related JP3201993B2 (ja) | 1998-04-28 | 1998-04-28 | 半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3201993B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3528756B2 (ja) * | 2000-05-12 | 2004-05-24 | 松下電器産業株式会社 | 半導体装置 |
| JP4882141B2 (ja) * | 2000-08-16 | 2012-02-22 | 富士通株式会社 | ヘテロバイポーラトランジスタ |
| US6852602B2 (en) | 2001-01-31 | 2005-02-08 | Matsushita Electric Industrial Co., Ltd. | Semiconductor crystal film and method for preparation thereof |
| US6534371B2 (en) * | 2001-06-11 | 2003-03-18 | International Business Machines Corporation | C implants for improved SiGe bipolar yield |
| JP4874527B2 (ja) | 2004-04-01 | 2012-02-15 | トヨタ自動車株式会社 | 炭化珪素半導体基板及びその製造方法 |
| JP4857697B2 (ja) * | 2005-10-05 | 2012-01-18 | トヨタ自動車株式会社 | 炭化珪素半導体装置 |
| JP4923543B2 (ja) * | 2005-11-30 | 2012-04-25 | トヨタ自動車株式会社 | 炭化珪素半導体装置及びその製造方法 |
| US7683400B1 (en) * | 2006-06-26 | 2010-03-23 | Northrop Grumman Systems Corporation | Semiconductor heterojunction devices based on SiC |
| JP6833742B2 (ja) | 2018-02-07 | 2021-02-24 | 株式会社東芝 | 半導体装置、基板、半導体装置の製造方法、及び、基板の製造方法 |
| JP6782263B2 (ja) | 2018-02-07 | 2020-11-11 | 株式会社東芝 | 半導体装置、基板、半導体装置の製造方法、及び、基板の製造方法 |
-
1998
- 1998-04-28 JP JP11859798A patent/JP3201993B2/ja not_active Expired - Fee Related
Non-Patent Citations (2)
| Title |
|---|
| Ｌ．Ｄ．Ｌａｎｚｅｌｏｔｔｉ ｅｔ．ａｌ．"Ｓｉ／ＳｉＧｅＣ１−ｘ−ｙ／Ｓｉ Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒｓ"ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ，ｖｏｌ．１７，ｎｏ．７，ｐｐ．３３４−３３７（１９９６） |
| Ｘ．Ｌｕ ＆ Ｎ．Ｗ．Ｃｈｅｕｎｇ"ＳｉＧｅ ａｎｄ ＳｉＧｅＣ Ｓｕｒｆａｃｅ Ａｌｌｏｙ Ｆｏｒｍａｔｉｏｎ Ｕｓｉｎｇ Ｈｉｇｈ−ｄｏｓｅ Ｉｍｐｌａｎｔａｔｉｏｎ ａｎｄ Ｓｏｌｉｄ Ｐｈａｓｅ Ｅｐｉｔａｘｙ"Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ １１ｔｈ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｉｏｎ Ｉｍｐｌａｎｔａｔｉｏｎ Ｔｅｃｈｎｏｌｏｇｙ，ｐｐ．６８６−６８９（１９９６） |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11312686A (ja) | 1999-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2582519B2 (ja) | バイポーラ・トランジスタおよびその製造方法 | |
| US5637889A (en) | Composite power transistor structures using semiconductor materials with different bandgaps | |
| US9306007B2 (en) | Semiconductor device and method for manufacturing the same | |
| US5698890A (en) | Semiconductor device having bipolar transistor free from leakage current across thin base region | |
| US5422502A (en) | Lateral bipolar transistor | |
| JP2000106371A (ja) | 炭化珪素半導体装置の製造方法 | |
| KR20120032531A (ko) | 이온주입 없이 ｖｊｆｅｔ와 ｂｊｔ를 제조하는 방법 및 그 장치 | |
| US9431246B2 (en) | Semiconductor device with low contact resistance SIC region | |
| JPH04335538A (ja) | 半導体装置およびその製造方法 | |
| JP4774196B2 (ja) | 成長したベース領域を有する炭化ケイ素バイポーラ接合トランジスタ | |
| JP4990458B2 (ja) | 自己整合されたシリコンカーバイトｌｍｏｓｆｅｔ | |
| JP3201993B2 (ja) | 半導体装置とその製造方法 | |
| JP3307112B2 (ja) | 半導体装置の製造方法 | |
| JPH05182980A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2004039893A (ja) | 異種材料を利用した半導体装置 | |
| JP3515944B2 (ja) | ヘテロバイポーラトランジスタ | |
| JP2011091125A (ja) | 炭化珪素半導体装置及びその製造方法 | |
| JP4075218B2 (ja) | ヘテロ接合型半導体装置 | |
| JP3351691B2 (ja) | 半導体装置 | |
| JP3183468B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JP3986822B2 (ja) | ＳｉＧｅＣを用いた半導体装置及びその製造方法 | |
| JP3102189B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2576770B2 (ja) | 半導体装置およびその製造方法 | |
| JPH04322432A (ja) | 半導体装置及びその製造方法 | |
| CN115910931A (zh) | 碳化硅异质外延功率集成电路工艺方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010605 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080622 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090622 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |