JP2007246350A - SiC基板の製造方法及びSiC基板並びに半導体装置 - Google Patents
SiC基板の製造方法及びSiC基板並びに半導体装置 Download PDFInfo
- Publication number
- JP2007246350A JP2007246350A JP2006073596A JP2006073596A JP2007246350A JP 2007246350 A JP2007246350 A JP 2007246350A JP 2006073596 A JP2006073596 A JP 2006073596A JP 2006073596 A JP2006073596 A JP 2006073596A JP 2007246350 A JP2007246350 A JP 2007246350A
- Authority
- JP
- Japan
- Prior art keywords
- sic
- substrate
- epitaxial growth
- growth layer
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Physical Vapour Deposition (AREA)
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】SiC基板の製造方法及びSiC基板並びに半導体装置において、マイクロパイプだけでなく基底面内転位及び積層欠陥も低減すること。
【解決手段】マイクロパイプを有するSiC単結晶基板1上に、SiCエピタキシャル成長層2を化学的気相成長させるSiC基板の製造方法であって、SiC単結晶基板1の表面近傍又はSiCエピタキシャル成長層2の中間領域に、ブリスタリングが生じない条件で水素又は希ガス元素のイオン注入を行う工程を備えている。
【選択図】 図1
【解決手段】マイクロパイプを有するSiC単結晶基板1上に、SiCエピタキシャル成長層2を化学的気相成長させるSiC基板の製造方法であって、SiC単結晶基板1の表面近傍又はSiCエピタキシャル成長層2の中間領域に、ブリスタリングが生じない条件で水素又は希ガス元素のイオン注入を行う工程を備えている。
【選択図】 図1
Description
本発明は、パワーデバイス等の形成用基板に好適なSiC基板の製造方法及びSiC基板並びに半導体装置に関する。
近年、電力制御用のパワーデバイスや高周波デバイス等の形成用基板として、シリコンよりも大きなバンドギャップ、高い飽和ドリフト速度、高い熱伝導度、大きい絶縁破壊電界強度等を有するSiC(炭化珪素)が注目されている。例えば、このSiCを用いたパワーデバイスでは、低損失化、高性能化及び小型化が可能であり、電源電力変換の省エネルギー化、およびハイブリット車、電気自動車の性能向上等に大いに寄与するものと考えられている。
パワーデバイスに用いられるSiC単結晶基板は、種基板を用いた昇華成長技術であるいわゆる改良レーリー法によって成長させた単結晶SiCインゴットから作製されるものが知られている。
パワーデバイス等をSiCを用いて作製する場合、SiC単結晶基板上にデバイス形成領域としてSiCエピタキシャル成長層を成長するが、バルク移動度が高い4H−SiC等のα−SiCの市販基板には、結晶のc軸に沿ってマイクロパイプと呼ばれる中空の貫通欠陥が多数存在し、その基板上に成長したSiCエピタキシャル成長層にも、欠陥が生じてしまっていた。作製したパワーデバイスの電極を付けた場所に、一つでもこのマイクロパイプが存在すると、大幅な素子特性の低下が生じてしまう不都合があった。
パワーデバイス等をSiCを用いて作製する場合、SiC単結晶基板上にデバイス形成領域としてSiCエピタキシャル成長層を成長するが、バルク移動度が高い4H−SiC等のα−SiCの市販基板には、結晶のc軸に沿ってマイクロパイプと呼ばれる中空の貫通欠陥が多数存在し、その基板上に成長したSiCエピタキシャル成長層にも、欠陥が生じてしまっていた。作製したパワーデバイスの電極を付けた場所に、一つでもこのマイクロパイプが存在すると、大幅な素子特性の低下が生じてしまう不都合があった。
従来、例えば特許文献1には、マイクロパイプを閉塞する方法として液相成長法(LPE)でSiCエピタキシャル成長層を成長する方法が提案されている。
また、特許文献2には、炭化珪素単結晶の表面を被覆し、炭化珪素蒸気種で飽和状態にした雰囲気で、熱処理工程を昇温、降温を繰り返し行うことによりマイクロパイプを閉塞する方法が提案されている。
また、特許文献2には、炭化珪素単結晶の表面を被覆し、炭化珪素蒸気種で飽和状態にした雰囲気で、熱処理工程を昇温、降温を繰り返し行うことによりマイクロパイプを閉塞する方法が提案されている。
さらに、特許文献3には、CVD(化学的気相成長)炉により、マイクロパイプを閉塞する方法として、C(炭素)原料とSi(珪素)原料との供給比C/Siを炭素供給律速の条件でSiCエピタキシャル成長層(マイクロパイプ閉塞層)の成長を行うことで、マイクロパイプの100%近くが閉塞されたことが記載されている。この方法によれば、同一炉を用いて、マイクロパイプの閉塞層とデバイス活性層とを連続して作製することが可能になる。
また、特許文献4には、面方位(11−20)方向に結晶成長させることにより、マイクロパイプを結晶表面に継承しない方法が提案されている。
また、特許文献4には、面方位(11−20)方向に結晶成長させることにより、マイクロパイプを結晶表面に継承しない方法が提案されている。
上記従来の技術には、以下の課題が残されている。
すなわち、従来の特許文献1に記載の技術では、マイクロパイプが閉塞される代わりに試料表面の凹凸が非常に大きくなってしまう問題があった。また、大面積の基板には適用が困難であった。
また、特許文献2に記載の技術では、被覆工程及び熱処理工程等の追加の工程が必要になり、また、被覆するSiC結晶が、基板と異なる多形となるため、積層欠陥を形成し易く、電子素子に適用する事が困難である。
また、特許文献4に記載の技術では、マイクロパイプを低減させることができるが、マイクロパイプと直交する向きに成長させるため新たに積層欠陥を形成し易いという問題がある。このような積層欠陥もデバイスの電気特性に悪影響を及ぼす不都合があった。
一方、特許文献3に記載の技術では、十分なマイクロパイプ閉塞率が得られると報告されている。しかし、T.Ohno等、J.Crys.Growth 271(2004)1-7.によれば、基底面内転位が結晶表面に多く残留する問題が指摘されている。この転位中には、炭素供給律速の雰囲気で多く発生するエピタキシャル成長中欠陥である基底面内転位−貫通刃状転位ペアが発生したことによる基底面内転位が含まれている。このような基底面内転位もまた、デバイスの電気特性に悪影響を及ぼす不都合があった。さらに、特許文献1および3に記載された技術に関しては、マイクロパイプを閉塞した箇所に作製した素子が通電中に劣化する事が報告されている(R.Rupp, et al., 5th European Conference on Silicon Carbide and Related Materials (ECSCRM2004), Aug 31 - Sept 4 , Bologna (Italy), Sa11-03)。
すなわち、従来の特許文献1に記載の技術では、マイクロパイプが閉塞される代わりに試料表面の凹凸が非常に大きくなってしまう問題があった。また、大面積の基板には適用が困難であった。
また、特許文献2に記載の技術では、被覆工程及び熱処理工程等の追加の工程が必要になり、また、被覆するSiC結晶が、基板と異なる多形となるため、積層欠陥を形成し易く、電子素子に適用する事が困難である。
また、特許文献4に記載の技術では、マイクロパイプを低減させることができるが、マイクロパイプと直交する向きに成長させるため新たに積層欠陥を形成し易いという問題がある。このような積層欠陥もデバイスの電気特性に悪影響を及ぼす不都合があった。
一方、特許文献3に記載の技術では、十分なマイクロパイプ閉塞率が得られると報告されている。しかし、T.Ohno等、J.Crys.Growth 271(2004)1-7.によれば、基底面内転位が結晶表面に多く残留する問題が指摘されている。この転位中には、炭素供給律速の雰囲気で多く発生するエピタキシャル成長中欠陥である基底面内転位−貫通刃状転位ペアが発生したことによる基底面内転位が含まれている。このような基底面内転位もまた、デバイスの電気特性に悪影響を及ぼす不都合があった。さらに、特許文献1および3に記載された技術に関しては、マイクロパイプを閉塞した箇所に作製した素子が通電中に劣化する事が報告されている(R.Rupp, et al., 5th European Conference on Silicon Carbide and Related Materials (ECSCRM2004), Aug 31 - Sept 4 , Bologna (Italy), Sa11-03)。
本発明は、前述の課題に鑑みてなされたもので、マイクロパイプだけでなく基底面内転位及び積層欠陥も低減することができるSiC基板の製造方法及びこれにより作製されたSiC基板並びに半導体装置を提供することを目的とする。
本発明は、前記課題を解決するために以下の構成を採用した。すなわち、本発明のSiC基板の製造方法は、マイクロパイプを有するSiC単結晶基板上に、SiCエピタキシャル成長層を化学的気相成長させるSiC基板の製造方法であって、前記SiC単結晶基板の表面近傍又は前記SiCエピタキシャル成長層の中間領域に、ブリスタリングが生じない条件で水素又は希ガス元素のイオン注入を行う工程を備えていることを特徴とする。
また、本発明のSiC基板は、マイクロパイプを有するSiC単結晶基板と、前記SiC単結晶基板上に形成されたSiCエピタキシャル成長層と、を備えたSiC基板であって、前記SiC単結晶基板の表面近傍又は前記SiCエピタキシャル成長層の中間領域に、水素又は希ガス元素の濃度がその他の領域よりも高い高濃度領域が形成されていることを特徴とする。
上記本発明のSiC基板の製造方法では、SiC単結晶基板の表面近傍又はSiCエピタキシャル成長層の中間領域に、ブリスタリング(Blistering)が生じない条件で水素又は希ガス元素のイオン注入を行うことにより、SiC単結晶基板の表面近傍又はSiCエピタキシャル成長層の中間領域に、水素又は希ガス元素の濃度がその他の領域よりも高い高濃度領域が形成されたSiC基板が作製される。このSiC基板では、高濃度領域が、多くの水素又は希ガス元素が結晶中に入り込み結晶格子が壊れて欠陥が多数生じた領域となる。このため、高濃度領域の多くの欠陥により結晶の歪みが緩和され、その上に成長するSiCエピタキシャル成長層での歪みも緩和されることで、ストレスに起因した基底面内転位の積層欠陥への拡張が低減される。さらに、高濃度領域の欠陥によって転位の方向性が変わって異なる種類の転位に変換され、その後に成長したSiCエピタキシャル成長層において、基底面内転位をデバイスの電気特性に悪影響を及ぼし難い転位に変更することができる。
また、水素又は希ガス元素を用いるので、電気的な悪影響を防ぐことができる。
また、水素又は希ガス元素を用いるので、電気的な悪影響を防ぐことができる。
また、本発明のSiC基板は、前記SiCエピタキシャル成長層上に、さらにSiC層をエピタキシャル成長により形成したことを特徴とする。
また、本発明の半導体装置は、上記本発明のいずれかのSiC基板を用いたことを特徴とする。
すなわち、このSiC基板では、上記本発明のSiC基板の製造方法によって作製されているため、デバイス作製領域の全てのマイクロパイプが閉塞され基底面内転位及び積層欠陥が低減された良好な表面状態を有しており、この基板上にSiC層をエピタキシャル成長することで厚く良好な結晶状態のSiC層が得られる。そこで、このSiC基板を用いることで、素子特性に優れた半導体装置(半導体デバイス)を得ることができる。
また、本発明の半導体装置は、上記本発明のいずれかのSiC基板を用いたことを特徴とする。
すなわち、このSiC基板では、上記本発明のSiC基板の製造方法によって作製されているため、デバイス作製領域の全てのマイクロパイプが閉塞され基底面内転位及び積層欠陥が低減された良好な表面状態を有しており、この基板上にSiC層をエピタキシャル成長することで厚く良好な結晶状態のSiC層が得られる。そこで、このSiC基板を用いることで、素子特性に優れた半導体装置(半導体デバイス)を得ることができる。
本発明によれば、以下の効果を奏する。
すなわち、本発明に係るSiC基板の製造方法によれば、SiC単結晶基板の表面近傍又はSiCエピタキシャル成長層の中間領域に、ブリスタリングが生じない条件で水素又は希ガス元素のイオン注入を行うことにより、SiC単結晶基板の表面近傍又はSiCエピタキシャル成長層の中間領域に、水素又は希ガス元素の濃度がその他の領域よりも高い高濃度領域が形成された本発明に係るSiC基板が作製される。すなわち、このSiC基板では、高濃度領域上の結晶のストレスを軽減すると共に転位の方向性を変え、その後に成長したSiCエピタキシャル成長層において、マイクロパイプの閉塞が行われると共に基底面内転位及び積層欠陥が低減される。
したがって、これらのSiC基板を用いて形成した半導体装置では、デバイスの良好な電気特性を得ることができ、特性劣化が少なく優れた信頼性を得ることができる。
すなわち、本発明に係るSiC基板の製造方法によれば、SiC単結晶基板の表面近傍又はSiCエピタキシャル成長層の中間領域に、ブリスタリングが生じない条件で水素又は希ガス元素のイオン注入を行うことにより、SiC単結晶基板の表面近傍又はSiCエピタキシャル成長層の中間領域に、水素又は希ガス元素の濃度がその他の領域よりも高い高濃度領域が形成された本発明に係るSiC基板が作製される。すなわち、このSiC基板では、高濃度領域上の結晶のストレスを軽減すると共に転位の方向性を変え、その後に成長したSiCエピタキシャル成長層において、マイクロパイプの閉塞が行われると共に基底面内転位及び積層欠陥が低減される。
したがって、これらのSiC基板を用いて形成した半導体装置では、デバイスの良好な電気特性を得ることができ、特性劣化が少なく優れた信頼性を得ることができる。
以下、本発明に係るSiC基板の製造方法及びSiC基板並びに半導体装置の一実施形態を、図1及び図2を参照しながら説明する。
本実施形態のSiC基板の製造方法は、電力制御用のパワーデバイスや高周波デバイス等の形成用基板を作製する方法であって、図1の(a)(b)に示すように、マイクロパイプ(図示略)を有するSiC単結晶基板1上に、マイクロパイプを閉塞させるSiCエピタキシャル成長層2を化学的気相成長させるSiC基板の製造方法である。このSiC基板の製造方法では、SiC単結晶基板1として、4H−SiCの<0001>軸が<11−20>方向に8°傾いたオフ角を有するSi面鏡面基板を用いる。
まず、SiC単結晶基板1の表面近傍に、図1の(a)に示すように、ブリスタリング(Blistering)と呼ばれる気泡の形成が生じない条件で水素又は希ガス元素のイオンを打ち込んで、水素又は希ガス元素の濃度がその他の領域よりも高い注入領域である高濃度領域1aを形成する。この高濃度領域1aでは、多くの水素又は希ガス元素が結晶中に入り込み結晶格子が壊れて欠陥が多数生じた領域となる。
このイオン注入の条件は、例えば、H+イオンを加速エネルギー20keV、ドーズ量1015cm−2でイオン注入する。
なお、ブリスタリングが生じない条件とした理由は、ブリスタリングが生じる条件でイオン注入を行うと、エピタキシャル成長に必要な温度に昇温した際に、イオン注入した高濃度領域1a付近を境にして剥離が生じるためである。
なお、ブリスタリングが生じない条件とした理由は、ブリスタリングが生じる条件でイオン注入を行うと、エピタキシャル成長に必要な温度に昇温した際に、イオン注入した高濃度領域1a付近を境にして剥離が生じるためである。
イオン注入を行ったSiC単結晶基板1上に、図1の(b)に示すように、横型減圧HW−CVD(ホットウォール化学的気相成長)炉によりマイクロパイプ閉塞層であるSiCエピタキシャル成長層2を形成する。このSiCエピタキシャル成長層2は、積層に伴ってマイクロパイプが閉塞される条件で成膜する。
上記SiCエピタキシャル成長層2は、例えば、成膜条件として、温度T=1585℃、水素(キャリアガス)流量45slm、圧力P=100mbar、SiH4=7.2sccm、炭素供給律速の条件である供給比C/Si=1.2に設定し、3μmの層厚で成膜する。また、窒素添加により不純物濃度を5×1017cm−3としたn型半導体になるように成膜する。この成膜条件では、SiCエピタキシャル成長層2の積層により閉塞されるマイクロパイプの大きさと膜厚との関係は、およそ1:1である。例えば、内径3μmのマイクロパイプは、SiCエピタキシャル成長層2を3μm成膜することで、ほぼ閉塞させることができる条件である。
また、比較例として、本実施形態と同一メーカー製の同一ロットのSiC単結晶基板1を用いて、上記イオン注入を行わない状態で上記と同様にSiCエピタキシャル成長層2を成膜した試料も作製した。
また、使用したSiC単結晶基板1は、いずれも表面に180個ほどのマイクロパイプが存在し、最大で内径2.8μmの大きさのマイクロパイプを有していた。
また、使用したSiC単結晶基板1は、いずれも表面に180個ほどのマイクロパイプが存在し、最大で内径2.8μmの大きさのマイクロパイプを有していた。
上記製造方法により作製されたSiC基板では、図1の(b)に示すように、イオン注入により形成された高濃度領域1aの多くの欠陥により結晶の歪みが緩和され、その上に成長するSiCエピタキシャル成長層2での歪みも緩和されることで、ストレスに起因した基底面内転位の積層欠陥への拡張が低減される。さらに、高濃度領域1aの欠陥によって転位の方向性が変わって異なる種類の転位に変換され、その後に成長したSiCエピタキシャル成長層2において、基底面内転位をデバイスの電気特性に悪影響を及ぼし難い転位に変更することができる。また、水素又は希ガス元素を用いるので、電気的な悪影響を防ぐことができる。
次に、本実施形態のSiC基板上に、図2に示すように、さらに活性層(SiC層)3を成膜した。この活性層3は、例えば、成膜条件として、温度T=1585℃、水素(キャリアガス)流量45slm、圧力P=100mbar、SiH4=7.2sccm、供給比C/Si=1.8に設定し、5μmの層厚で成膜する。また、窒素添加により不純物濃度を5×1015cm−3としたn型半導体になるように成膜する。なお、上記比較例のSiC基板についても、同様に活性層3を積層した。
このように成膜した基板の表面観察を行ったところ、本実施形態及び比較例のいずれの基板でも全てのマイクロパイプが閉塞されていた。
このように成膜した基板の表面観察を行ったところ、本実施形態及び比較例のいずれの基板でも全てのマイクロパイプが閉塞されていた。
さらに、このSiC基板の表面側(活性層3側)にショットキー電極4を形成すると共に、裏面側にオーミック電極5を形成し、ショットキー電極4と活性層3との間にショットキー障壁部(半導体素子)が形成されたショットキーバリアダイオード(半導体装置)6を作製した。
なお、上記比較例についても、同様に表裏面に電極(ショットキー電極4、オーミック電極5)を形成し、ショットキーバリアダイオードを作製した。
なお、上記比較例についても、同様に表裏面に電極(ショットキー電極4、オーミック電極5)を形成し、ショットキーバリアダイオードを作製した。
作製したショットキーバリアダイオード6のうち、ショットキー電極4にマイクロパイプの閉塞した後の部分が含まれている70個のダイオードに対して逆方向耐圧に対する耐久試験を行い、リーク電流を比較した。この結果、比較例は実施例に比べてリーク電流の増加が多く耐性が低いことが分かった。
このように、本実施形態のSiC基板を用いたショットキーバリアダイオード6では、良好な結晶性を有する活性層3を備え、デバイスの良好な電気特性を得ることができると共に、特性劣化が少なく優れた信頼性を得ることができる。
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、上記実施形態では、SiC単結晶基板1の表面近傍に水素又は希ガス元素をイオン注入して高濃度領域1aを形成しているが、SiCエピタキシャル成長層2の中間領域にブリスタリングが生じない条件で水素又は希ガス元素のイオン注入を行うことで高濃度領域を形成しても構わない。この場合、SiCエピタキシャル成長層2を途中まで成膜した状態で、一旦、成膜装置から取り出して上記イオン注入を行い、この後、再度成膜装置にて残りのSiCエピタキシャル成長層2を成膜する。この際、イオン注入後に成膜する残りのSiCエピタキシャル成長層2において、歪みが緩和されて基底面内転位等が低減された良好な結晶性を得ることができる。
また、上記実施形態では、水素(H)をイオン注入したが、希ガス元素として、ヘリウム (He)、ネオン (Ne)、アルゴン (Ar)、クリプトン (Kr)、キセノン (Xe)、ラドン (Rn)等をイオン注入しても良い。
1…SiC単結晶基板、1a…高濃度領域、2…SiCエピタキシャル成長層、3…活性層(SiC層)、4…ショットキー電極、5…オーミック電極、6…ショットキーバリアダイオード(半導体装置)
Claims (5)
- マイクロパイプを有するSiC単結晶基板上に、SiCエピタキシャル成長層を化学的気相成長させるSiC基板の製造方法であって、
前記SiC単結晶基板の表面近傍又は前記SiCエピタキシャル成長層の中間領域に、ブリスタリングが生じない条件で水素又は希ガス元素のイオン注入を行う工程を備えていることを特徴とするSiC基板の製造方法。 - 請求項1に記載のSiC基板の製造方法によって作製されたことを特徴とするSiC基板。
- マイクロパイプを有するSiC単結晶基板と、
前記SiC単結晶基板上に形成されたSiCエピタキシャル成長層と、を備えたSiC基板であって、
前記SiC単結晶基板の表面近傍又は前記SiCエピタキシャル成長層の中間領域に、水素又は希ガス元素の濃度がその他の領域よりも高い高濃度領域が形成されていることを特徴とするSiC基板。 - 請求項2又は3に記載のSiC基板において、
前記SiCエピタキシャル成長層上に、さらにSiC層をエピタキシャル成長により形成したことを特徴とするSiC基板。 - 請求項2から4のいずれか一項に記載のSiC基板を用いたことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006073596A JP2007246350A (ja) | 2006-03-16 | 2006-03-16 | SiC基板の製造方法及びSiC基板並びに半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006073596A JP2007246350A (ja) | 2006-03-16 | 2006-03-16 | SiC基板の製造方法及びSiC基板並びに半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007246350A true JP2007246350A (ja) | 2007-09-27 |
Family
ID=38591030
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006073596A Withdrawn JP2007246350A (ja) | 2006-03-16 | 2006-03-16 | SiC基板の製造方法及びSiC基板並びに半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007246350A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103295884A (zh) * | 2012-03-02 | 2013-09-11 | 株式会社东芝 | 半导体装置的制造方法 |
JP2015002207A (ja) * | 2013-06-13 | 2015-01-05 | 昭和電工株式会社 | SiCエピタキシャルウェハ及びその製造方法 |
WO2015189929A1 (ja) * | 2014-06-11 | 2015-12-17 | 株式会社日立製作所 | 半導体装置、パワーモジュール、電力変換装置および半導体装置の製造方法 |
JP2017154955A (ja) * | 2016-03-04 | 2017-09-07 | 株式会社デンソー | 炭化珪素にて構成される半導体基板およびその製造方法 |
JP2020161735A (ja) * | 2019-03-27 | 2020-10-01 | 富士電機株式会社 | 炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
JP2021057381A (ja) * | 2019-09-27 | 2021-04-08 | 株式会社デンソー | 炭化珪素半導体装置 |
WO2024100958A1 (ja) * | 2022-11-10 | 2024-05-16 | 信越半導体株式会社 | 半導体エピタキシャル基板の製造方法、半導体エピタキシャル基板、及び半導体装置 |
-
2006
- 2006-03-16 JP JP2006073596A patent/JP2007246350A/ja not_active Withdrawn
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103295884A (zh) * | 2012-03-02 | 2013-09-11 | 株式会社东芝 | 半导体装置的制造方法 |
JP2013183064A (ja) * | 2012-03-02 | 2013-09-12 | Toshiba Corp | 半導体装置の製造方法 |
JP2015002207A (ja) * | 2013-06-13 | 2015-01-05 | 昭和電工株式会社 | SiCエピタキシャルウェハ及びその製造方法 |
WO2015189929A1 (ja) * | 2014-06-11 | 2015-12-17 | 株式会社日立製作所 | 半導体装置、パワーモジュール、電力変換装置および半導体装置の製造方法 |
JP2017154955A (ja) * | 2016-03-04 | 2017-09-07 | 株式会社デンソー | 炭化珪素にて構成される半導体基板およびその製造方法 |
WO2017149945A1 (ja) * | 2016-03-04 | 2017-09-08 | 株式会社デンソー | 炭化珪素にて構成される半導体基板およびその製造方法 |
JP2020161735A (ja) * | 2019-03-27 | 2020-10-01 | 富士電機株式会社 | 炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
JP7443669B2 (ja) | 2019-03-27 | 2024-03-06 | 富士電機株式会社 | 炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
JP2021057381A (ja) * | 2019-09-27 | 2021-04-08 | 株式会社デンソー | 炭化珪素半導体装置 |
JP7331590B2 (ja) | 2019-09-27 | 2023-08-23 | 株式会社デンソー | 炭化珪素半導体装置 |
WO2024100958A1 (ja) * | 2022-11-10 | 2024-05-16 | 信越半導体株式会社 | 半導体エピタキシャル基板の製造方法、半導体エピタキシャル基板、及び半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108292686B (zh) | 碳化硅外延基板及碳化硅半导体装置 | |
JP4185215B2 (ja) | SiCウエハ、SiC半導体デバイス、および、SiCウエハの製造方法 | |
JP4249184B2 (ja) | 窒化物半導体成長用基板 | |
JP4844330B2 (ja) | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 | |
JP3854508B2 (ja) | SiCウエハ、SiC半導体デバイス、およびSiCウエハの製造方法 | |
JP5458509B2 (ja) | 炭化珪素半導体基板 | |
JP5343889B2 (ja) | 炭化珪素基板の製造方法 | |
WO2011142470A1 (ja) | エピタキシャル炭化珪素単結晶基板及びその製造方法 | |
US20120056201A1 (en) | Insulated gate bipolar transistor | |
US20080318359A1 (en) | Method of manufacturing silicon carbide semiconductor substrate | |
JP4463448B2 (ja) | SiC基板及びSiC半導体素子の製造方法 | |
JP2009088223A (ja) | 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置 | |
JP5011493B2 (ja) | 炭化珪素半導体素子の製造方法 | |
JP4879507B2 (ja) | バイポーラ型半導体装置の順方向電圧回復方法、積層欠陥縮小方法およびバイポーラ型半導体装置 | |
JP2007246350A (ja) | SiC基板の製造方法及びSiC基板並びに半導体装置 | |
JP2003318388A (ja) | 半導体装置及びその製造方法 | |
JP2007250693A (ja) | SiC基板の製造方法及びSiC基板並びに半導体装置 | |
JP2019067982A (ja) | 炭化珪素半導体装置 | |
WO2008015766A1 (en) | Method for recovering forward voltage of bipolar semiconductor device, method for reducing lamination defect and bipolar semiconductor device | |
JP2023068113A (ja) | 炭化珪素半導体装置 | |
JP2014022698A (ja) | 窒化物半導体成長用Si基板およびそれを用いた電子デバイス用エピタキシャル基板およびそれらの製造方法 | |
JP2007210861A (ja) | SiC基板の製造方法及びSiC基板並びに半導体装置 | |
JP2006120897A (ja) | 炭化珪素素子及びその製造方法 | |
JP2012178412A (ja) | バイポーラ半導体素子 | |
JP5532248B2 (ja) | ダイヤモンド電子素子及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20090602 |