JP5343889B2 - 炭化珪素基板の製造方法 - Google Patents

炭化珪素基板の製造方法 Download PDF

Info

Publication number
JP5343889B2
JP5343889B2 JP2010034669A JP2010034669A JP5343889B2 JP 5343889 B2 JP5343889 B2 JP 5343889B2 JP 2010034669 A JP2010034669 A JP 2010034669A JP 2010034669 A JP2010034669 A JP 2010034669A JP 5343889 B2 JP5343889 B2 JP 5343889B2
Authority
JP
Japan
Prior art keywords
substrate
silicon carbide
single crystal
defect
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010034669A
Other languages
English (en)
Other versions
JP2011168453A (ja
Inventor
弘紀 渡辺
泰男 木藤
建策 山本
秀史 高谷
雅裕 杉本
淳 森本
行彦 渡辺
成雅 副島
剛 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Original Assignee
Denso Corp
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp filed Critical Denso Corp
Priority to JP2010034669A priority Critical patent/JP5343889B2/ja
Priority to DE102011004247A priority patent/DE102011004247A1/de
Priority to US13/029,791 priority patent/US20110203513A1/en
Priority to CN2011100429668A priority patent/CN102162134A/zh
Publication of JP2011168453A publication Critical patent/JP2011168453A/ja
Application granted granted Critical
Publication of JP5343889B2 publication Critical patent/JP5343889B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02529Silicon carbide
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/36Carbides
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02Heat treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02378Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02658Pretreatments
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices

Description

本発明は、炭化珪素(以下、SiCという)単結晶を成長させる際に用いられる種結晶、または、デバイスを製造する際に用いられる基板として利用されるSiC基板の製造方法に関するものである。
従来より、SiC基板は高耐圧デバイスへの応用が期待されているが、SiC基板中の結晶欠陥はデバイスの特性に悪影響を及ぼすことが知られている。特に、結晶欠陥のうちらせん転位は歪みが大きいため、SiC基板の表層部にらせん転位が存在していると、pnダイオードやMOSFET等のデバイスを製造した場合に、当該らせん転位がリーク電流等の原因となることが報告されている(例えば、非特許文献1および2参照)。
そして、らせん転位が表層部に存在することを低減するSiC基板の製造方法としては、例えば、次の方法が開示されている(例えば、特許文献1参照)。まず、SiC単結晶からなる第1種結晶を用意し、この第1種結晶のうち(1−100)面を主表面(成長面)として〈1−100〉方向にSiC単結晶を成長させる。そして、成長させたSiC単結晶を(11−20)面が主表面となるようにスライスして第2種結晶を製造する。続いて、第2種結晶の〈11−20〉方向にSiC単結晶を成長させた後、成長させたSiC単結晶を(0001)面が主表面となるようにスライスして第3種結晶を製造する。その後、第3種結晶の〈0001〉方向にSiC単結晶を成長させてSiC単結晶インゴットを製造し、このSiC単結晶インゴットをスライスすることによりSiC基板を製造する。
このような製造方法では、らせん転位は〈0001〉方向に成長させた際に導入されやすいこと、〈1−100〉方向や〈11−20〉方向にSiC単結晶を成長させるときにはらせん転位より積層欠陥が生成されやすいことから、〈1−100〉方向および〈11−20〉方向にSiC単結晶を成長させるときには、SiC単結晶中にらせん転位が生成されることが抑制される。このため、第3種結晶の主表面にらせん転位が存在しない状態とすることができる。また、SiC単結晶を成長させる場合には、SiC単結晶は種結晶の主表面に存在する欠陥(歪み)を引き継ぎながら成長することが知られている。
したがって、上記製造方法では、第3種結晶の主表面にらせん転位が存在しないことから、第3種結晶上にSiC単結晶を成長させてSiC単結晶インゴットを製造した場合には、当該SiC単結晶インゴット中にらせん転位が生成されることを抑制することができる。そして、SiC単結晶インゴット中にらせん転位が生成されることを抑制することができるため、当該SiC単結晶インゴットをスライスしてSiC基板を製造した場合には、SiC基板内にらせん転位が含まれることを抑制することができ、もちろん表層部にらせん転位が存在することを抑制することができる。
特開2003−119097号公報
辻崇「ALイオン注入されたC面pnダイオードの逆方向特性の調査・解析」、SiC及び関連ワイドギャップ半導体研究集会第4回個別討論会予稿集、2009年7月31日、P74 鈴木拓馬「C面4H−SiC MOSゲート絶縁膜の形成方法とチャネル移動度及び信頼性の関係」、SiC及び関連ワイドギャップ半導体研究集会第4回個別討論会予稿集、2009年7月31日、P50
しかしながら、上記SiC基板の製造方法では、第3種結晶の主表面には、〈1−100〉方向、または〈11−20〉方向にSiC単結晶を成長させた際に生成した積層欠陥の端部が到達している場合がある。すると、第3種結晶の主表面にSiC単結晶を成長させてSiC単結晶インゴットを製造する場合には、第3種結晶の主表面にらせん転位は存在しないが、積層欠陥の端部から〈0004〉方向の歪みを受け継いでらせん転位が生成されるという問題がある。そして、SiC単結晶インゴット中にらせん転位が生成された場合には、SiC単結晶インゴットをスライスしてSiC基板を製造すると、SiC基板内にらせん転位が含まれることになり、もちろんSiC基板の表層部にもらせん転位が含まれることになる。
また、このような製造方法では、SiC単結晶を成長させている途中で、SiC単結晶の成長方向を変更しなければならないため、製造工程が複雑であるという問題がある。
本発明は上記点に鑑みて、製造工程を簡略化すると共に、表層部にらせん転位が存在することを抑制することができるSiC基板の製造方法を提供することを目的とする。
上記目的を達成するため、請求項1に記載の発明では、SiCからなり、主表面および当該主表面の反対面である裏面を備え、らせん転位(1)を表層部(2a)に含む欠陥含有基板(2)を用意する工程と、欠陥含有基板(2)のうち主表面に外力を印加することにより表層部(2a)の結晶性を低下させる第1外力印加工程と、当該第1外力印加工程の後、欠陥含有基板(2)を熱処理することにより表層部(2a)の結晶性を回復させる第1熱処理工程と、を含むことを特徴としている。
さらに、請求項1および6に記載の発明では、第1熱処理工程の後に、欠陥含有基板(2)の主表面に炭化珪素単結晶(4)を成長させる第1炭化珪素単結晶成長工程を行うことを特徴としている。また、請求項1に記載の発明では、第1炭化珪素単結晶成長工程後に、成長した炭化珪素単結晶(4)の主表面に外力を印加することにより炭化珪素単結晶(4)の表層部(4a)の結晶性を低下させる第2外力印加工程と、当該第2外力印加工程の後、欠陥含有基板(2)を熱処理することにより炭化珪素単結晶(4)の表層部(4a)の結晶性を回復させる第2熱処理工程と、を含むことを特徴としている。
このような製造方法では、明確な理由は明らかではないが、第1外力印加工程により外力が印加されて表層部(2a)の結晶性が低下するとき、当該外力がらせん転位(1)と作用してらせん転位(1)を消滅することができると考えられ、欠陥含有基板(2)の表層部(2a)かららせん転位を消滅させることができる。すなわち、表層部(2a)にらせん転位が存在することを抑制したSiC基板を製造することができる。
また、このような製造方法では、欠陥含有基板(2)に対して第1外力印加工程と、第1熱処理工程を行うのみでよいため、SiC単結晶の成長方向を変化させながらSiC基板を製造する従来の製造方法と比較して、製造工程を簡略化することができる。さらに、欠陥含有基板(2)の主表面に成長させたSiC単結晶(4)により、欠陥含有基板(2)の主表面の歪みを緩和することができ、表面に歪みが少ないSiC基板を製造することができる。そして、欠陥含有基板(2)の表層部(2a)にらせん転位の一部が残存し、SiC単結晶(4)を成長させたときに、SiC単結晶(4)中にらせん転位が生成されたとしても、さらに、SiC単結晶(4)の表層部(4a)に第2外力印加工程を行うことにより表層部(4a)の結晶性を低下させると共に、熱処理することにより当該表層部(4a)の結晶性を回復しているので、SiC単結晶(4)の表層部(4a)に生成されたらせん転位を消滅させたSiC基板を製造することができる。
また、請求項2および8に記載の発明のように、第1熱処理工程の後に、欠陥含有基板(2)の主表面に対して機械的研磨を行う研磨工程を行うことができる。
さらに、請求項に記載の発明では、主表面および当該主表面の反対面である裏面を備え、表層部(2a)に1×1021cm−3以上の不純物濃度を有する第1導電型もしくは第2導電型の不純物層が形成されるSiC基板の製造方法であって、バルク基板(2b)と、バルク基板(2b)の表面に成長させられた第1導電型エピタキシャル成長層(2c)と、第1導電型エピタキシャル成長層(2c)の表面に成長させられた第2導電型エピタキシャル成長層(2d)と、を有し、第2導電型エピタキシャル成長層(2d)の表面が主表面に相当するとし、らせん転位を表層部(2a)に含む欠陥含有基板(2)を用意する工程と、欠陥含有基板(2)のうち主表面に外力を印加することにより表層部(2a)の結晶性を低下させる外力印加工程と、外力印加工程の後、欠陥含有基板(2)を熱処理することにより表層部(2a)の結晶性を回復させる熱処理工程と、を含むことを特徴としている。
このような製造方法では、請求項1に記載の発明と同様に、らせん転位(1)が表層部(2a)に存在することを抑制したSiC基板を製造することができる。そして、このSiC基板の表層部(2a)に1×1021cm−3以上の不純物濃度を有する第1導電型もしくは第2導電型の不純物層を形成したとしても、SiC基板の表層部(2a)にはらせん転位が存在しないので、不純物が欠陥含有基板(2)内に拡散することを抑制することができる。
そして、請求項4および5に記載の発明では、熱処理工程では、欠陥含有基板(2)を1400℃以上1600℃以下に加熱することを特徴としている。
また、請求項7に記載の発明のように、第1SiC単結晶成長工程では、CVD(化学気層成長)法によりSiC単結晶(4)をエピタキシャル成長させ、第1SiC単結晶成長工程の後に、昇華成長法、ガス成長法、もしくは液相成長法によりさらにSiC単結晶(5)を成長させる第2SiC単結晶成長工程を行うこともできる。
このような製造方法では、第1SiC成長工程で成長させたSiC単結晶(4)により欠陥含有基板(2)の主表面の歪みを減少させることができると共に、当該SiC単結晶(4)上に成長させたSiC単結晶(5)により、さらに第1SiC単結晶成長工程で成長させたSiC単結晶(4)の歪みを緩和することができるので、表面に歪みが少ないSiC基板を製造することができる。
さらに、第1SiC単結晶成長工程では、SiC単結晶(4)をエピタキシャル成長させることにより、昇華法等によりSiC単結晶(4)を成長させる場合と比較して、SiC単結晶(4)の結晶性を向上させることができ、欠陥含有基板(2)の主表面に存在する欠陥(歪み)をより引き継がせながら成長させることができる。すなわち、欠陥含有基板(2)の主表面には、らせん転位が存在しないので、SiC単結晶(4)中にらせん転位が生成されることを抑制することができる。
また、請求項に記載の発明のように、請求項1ないしのいずれか1つに記載の製造方法において、外力印加工程としてイオン注入を行うことができる。この場合、請求項10に記載の発明のように、N、P、As、Sb、B、Al、Ga、In、Si、C、F、He、Ne、Ar、Kr、Xeのうちのいずれか1つの不純物をイオン注入することができる。
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
本発明の第1実施形態におけるSiC基板の製造工程を示す断面図である。 図1に示す製造工程により得られたSiC基板の断面TEM写真である。 本発明の第2実施形態におけるSiC基板の製造工程を示す断面図である。 本発明の第3実施形態におけるSiC基板の製造工程を示す断面図である。 本発明の第4実施形態におけるSiC基板の製造工程を示す断面図である。 本発明の第5実施形態におけるSiC基板の製造工程を示す断面図である。 本発明の第6実施形態におけるSiC基板の製造工程を示す断面図である。
(第1実施形態)
本発明の第1実施形態について説明する。図1は、本実施形態のSiC基板の製造工程を示す断面図であり、この図に基づいて説明する。
まず、図1(a)に示されるように、主表面および当該主表面の反対面である裏面を備えるSiCからなり、貫通混合転位1を有すると共に、主表面に当該貫通混合転位1の端部が到達している欠陥含有基板2を用意する。言い換えると、表層部2aにらせん転位を含む欠陥含有基板2を用意する。
この欠陥含有基板2は、本実施形態では、オフ角が4〜8°とされており、(0001)面を主表面とした4H型のSiC単結晶を用いて構成されている。また、欠陥含有基板2は、例えば、従来の製造方法により得られたSiC単結晶インゴットをスライスすることで得られたものを用いることができる。なお、本実施形態では、貫通混合転位1にらせん転位が含まれている。
その後、図2(b)に示されるように、欠陥含有基板2に対して、主表面である(0001)面から、n型の不純物であるN、P、As、Sb、p型の不純物であるB、Al、Ga、In、不活性不純物であるSi、C、F、He、Ne、Ar、Kr、Xe等の不純物元素をイオン注入することにより、欠陥含有基板2のうちの表層部2aに外力を印加して歪みを導入し、当該表層部2aの結晶性を低下させる。言い換えると、欠陥含有基板2の表層部2aをアモルファス化する。
このイオン注入は、例えば、欠陥含有基板2の温度を約500℃とし、不純物元素の加速電圧を20KeV〜700KeVとして行うことができる。また、不純物をイオン注入する場合には、不純物濃度が1×1015cm−3〜1.0×1022cm−3となるようにして行うことができる。なお、本実施形態では、欠陥含有基板2の主表面に対してイオン注入する工程が、本発明の第1外力印加工程に相当している。
続いて、欠陥含有基板2を熱処理して表層部2aの結晶性を回復させる第1熱処理工程を行う。言い換えると、欠陥含有基板2の表層部2aがアモルファス化しているので、当該表層部2aを再結晶化させる。なお、この第1熱処理工程は、欠陥含有基板2が溶融し始める温度以上であって、かつ昇華しない温度で行うことが好ましく、例えば、1400〜1600℃で行うのがよい。以上のようにして、本実施形態のSiC基板10が製造される。
なお、このように製造されたSiC基板10の表層部2aでは、らせん転位(成分)が貫通混合転位1から消滅して、刃状転位3になっている。
以上説明したように、本実施形態では、欠陥含有基板2の主表面からイオン注入工程を行って歪みを導入することにより表層部2aの結晶性を低下させ、その後第1熱処理工程を行うことで当該表層部2aの結晶性を回復している。これにより、明確な理由は明らかではないが、イオン注入工程時に導入された歪みがらせん転位を生成する歪みと作用すると考えられ、欠陥含有基板2の表層部2aかららせん転位を消滅させることができる。
図2は、本実施形態の製造方法により製造されたSiC基板10の断面TEM(透過型電子顕微鏡)写真であり、(a)はg=0004にて撮影した写真、(b)はg=11−20にて撮影した写真である。ここで、gは回折ベクトルである。
一般的に、六方晶系であるSiC基板には、転位として、バーガースベクトルが、α〈0001〉であるらせん転位、1/3<2−1−10>である刃状転位、1/3<2−1−13>である混合転位が導入されることが知られている。また、断面TEM写真では、転位のバーガースベクトルをbとすると、g・b=0のときに転位のコントラストが消滅することが知られている。
以上より、図2(a)ではSiC基板10の表層部2aで転位のコントラストが消滅しており、図2(b)ではSiC基板10の表層部2aで転位のコントラストが残存していることから、SiC基板10の表層部2aの転位は刃状転位3であることが確認できる。言い換えると、欠陥含有基板2には貫通混合転位1が導入されていたが、イオン注入工程を行って歪みを導入することにより表層部2aの結晶性を低下させ、その後第1熱処理工程を行って当該表層部2aの結晶性を回復させてSiC基板10を製造することにより、SiC基板10の表層部2aではらせん転位が消滅し、貫通混合転位1が刃状転位3に変換されている。
このように本実施形態では、表層部2aに存在していたらせん転位を消滅させることができ、表層部2aにらせん転位が存在することを抑制したSiC基板10を製造することができる。
このため、このSiC基板10を種結晶として用い、種結晶の主表面上にSiC単結晶を成長させる場合には、従来の種結晶と比較して、表層部2aにらせん転位がない、つまり、主表面にらせん転位がないため、成長させたSiC単結晶中にらせん転位が生成されることを抑制することができる。
同様に、このSiC基板10をデバイス用の基板として用いる場合には、例えば、SiC基板10の主表面にエピタキシャル層等を成長させる場合、当該エピタキシャル層にらせん転位が生成されることを抑制することができる。
また、このようなSiC基板の製造方法は、欠陥含有基板2にイオン注入を行う工程および熱処理する第1熱処理工程を行うのみでよく、SiC単結晶の成長方向を変化させながらSiC基板を製造する従来の製造方法と比較して、製造工程を簡略化することができる。
なお、SiC基板10の表層部2aには、刃状転位3が存在しているが、エピタキシャル層を成長させた場合には、エピタキシャル層内には刃状転位3が引き継がれて成長することになり、刃状転位3に起因してらせん転位は生成されない。
また、上記図1(b)の工程において、不純物濃度が1.0×1021cm−3以上となるようにイオン注入を行った場合には、貫通混合転位1のうちらせん転位に沿って不純物が拡散することになる。しかしながら、本実施形態の製造方法で得られるSiC基板10を、種結晶として用いた場合には特に問題ないし、デバイス用の基板として用いた場合には、SiC基板10の主表面にエピタキシャル層を成長させて当該エピタキシャル層にソース層等が形成されることになるため、特に問題はない。
(第2実施形態)
本発明の第2実施形態について説明する。本実施形態のSiC基板10の製造方法は、第1実施形態に対して、図1(b)の工程の後にSiC単結晶を成長させたものであり、その他に関しては第1実施形態と同様であるため、ここでは説明を省略する。図3は、本実施形態のSiC基板10の製造工程を示す断面図である。
本実施形態では、図3(a)および(b)に示されるように、図1(a)および(b)と同様の工程を行った後、図3(c)に示されるように、欠陥含有基板2の主表面に、CVD法、昇華成長法、液相成長法、ガス成長法等によりSiC単結晶4を成長させる第1SiC単結晶成長工程を行うことにより、SiC基板10が製造される。
このような製造方法では、SiC単結晶4により欠陥含有基板2の主表面の歪みの影響を減少させることができ、表面において当該歪みが緩和されたSiC基板を得つつ、上記第1実施形態と同様の効果を得ることができる。また、このようなSiC基板10を種結晶として用いる場合には、SiC単結晶4により欠陥含有基板2の主表面の歪みの影響を減少させることができるので、上記第1実施形態より高品質なSiC単結晶を成長させることができる。
なお、上記図3(b)の工程後は、欠陥含有基板2の表層部2aでは、混合貫通転位1かららせん転位が消滅して刃状転位3になっているため、成長させたSiC単結晶4には刃状転位3が生成されることになる。
(第3実施形態)
本発明の第3実施形態について説明する。本実施形態のSiC基板10の製造方法は、第2実施形態に対して、図3(c)の工程の後に、さらにSiC単結晶を成長させたものであり、その他に関しては第2実施形態と同様であるため、ここでは説明を省略する。図4は、本実施形態のSiC基板10の製造工程を示す断面図である。
本実施形態では、図4(a)〜(c)に示されるように、まず、図3(a)〜(c)と同様の工程を行う。なお、図4(c)の第1SiC単結晶成長工程では、CVD法によりSiC単結晶4をエピタキシャル成長させる。その後、図4(d)に示されるように、当該SiC単結晶4上に、昇華成長法、液相成長法、ガス成長法等によりSiC単結晶5を成長させる第2SiC単結晶成長工程を行うことにより、SiC基板10が製造される。
このような製造方法では、SiC単結晶4により欠陥含有基板2の主表面の歪みの影響を減少させることができると共に、SiC単結晶5によりさらにSiC単結晶4の歪みの影響を減少させることができ、表面においてさらに歪みが緩和されたSiC基板を得つつ、上記第1実施形態と同様の効果を得ることができる。
そして、このようなSiC基板10を種結晶として用いる場合には、上記第2実施形態と比較して、SiC基板10の表面ではさらに欠陥含有基板2の主表面の歪みが緩和されているので、さらに高品質なSiC単結晶を成長させることができる。
また、第1SiC単結晶成長工程では、SiC単結晶4をエピタキシャル成長させている。これにより、昇華法等によりSiC単結晶4を成長させる場合と比較して、SiC単結晶4の結晶性を向上させることができ、欠陥含有基板2の主表面に存在する欠陥(歪み)をより引き継がせながら成長させることができる。すなわち、欠陥含有基板2の主表面には、刃状転位3が存在するので、刃状転位3を生成させながら成長させることができる、つまり、欠陥含有基板2の主表面に存在する刃状転位3に起因してらせん転位が生成されることを抑制することができる。
(第4実施形態)
本発明の第4実施形態について説明する。本実施形態のSiC基板10の製造方法は、第2実施形態に対して、図3(c)の工程の後に、さらにイオン注入および熱処理を行ったものであり、その他に関しては第2実施形態と同様であるため、ここでは説明を省略する。図5は、本実施形態のSiC基板10の製造工程を示す断面図である。
本実施形態では、図5(a)〜(c)に示されるように、まず、図3(a)〜(c)と同様の工程を行う。その後、図5(d)に示されるように、SiC単結晶4の表面側、すなわち、SiC単結晶4のうち欠陥含有基板2の主表面側と反対側から不純物元素をイオン注入する工程を行うことにより、SiC単結晶4のうちの表層部4aに歪みを導入し、当該表層部4aの結晶性を低下させる。なお、本実施形態では、SiC単結晶4の表面側からイオン注入する工程が、本発明の第2外力印加工程に相当している。その後、第2熱処理工程を行って表層部4aの結晶性を回復させることにより、SiC基板10が製造される。なお、図5(d)で行われるイオン注入工程および第2熱処理工程は、図1(b)で行われるイオン注入工程および第1熱処理工程と同様の条件にて行うことができる。
このような製造方法では、図5(b)の工程において、表層部2aにらせん転位(成分)の一部が残存し、図5(c)の工程において、SiC単結晶4を成長させたときに、表層部2aに残存したらせん転位に起因してSiC単結晶4中にらせん転位が生成されたとしても、さらに、SiC単結晶4の表層部4aにイオン注入をすることにより歪みを導入して表層部4aの結晶性を低下させると共に、第2熱処理工程を行う事により結晶性を回復しているので、SiC単結晶4に生成されたらせん転位を消滅させることができる。したがって、上記第2実施形態と比較して、表層部4aにらせん転位が存在することをさらに抑制したSiC基板10を得つつ、上記第2実施形態と同様の効果を得ることができる。そして、このようなSiC基板10を種結晶として用いる場合には、上記第2実施形態と比較して、より表層部4aにらせん転位が存在することを抑制しており、さらに高品質なSiC単結晶を成長させることができる。
(第5実施形態)
本発明の第5実施形態について説明する。本実施形態のSiC基板10の製造方法は、第1実施形態に対して、図1(b)の工程の後に、機械的研磨を行うものであり、その他に関しては第1実施形態と同様であるため、ここでは説明を省略する。図6は、本実施形態のSiC基板10の製造工程を示す断面図である。
本実実施形態では、図6(a)および(b)に示されるように、図1(a)および(b)と同様の工程を行った後、図6(c)に示されるように、欠陥含有基板2の主表面をCMP(Chemical Mechanical Polishing)研磨して平坦化する研磨工程を行う事により、SiC基板10が製造される。
このような製造方法では、上記第1実施形態と比較して、表面を平坦化したSiC基板10を得つつ、上記第1実施形態と同様の効果を得ることができる。このため、このSiC基板10を種結晶とし、当該SiC基板10の一面上にSiC単結晶を成長させた場合には、第1実施形態と比較して、成長させたSiC単結晶の内部に、SiC基板10の表面に凹凸があることに起因して、歪みが導入されること、およびこれに伴って欠陥が発生することを抑制することができる。
同様に、このSiC基板10をデバイス用の基板として用いる場合には、例えば、SiC基板10の主表面にエピタキシャル層等を成長させる場合、第1実施形態と比較して、エピタキシャル層の内部に、SiC基板10の表面に凹凸があることに起因して、歪みが導入されること、およびこれに伴って欠陥が発生することを抑制することができる。
(第6実施形態)
本発明の第6実施形態について説明する。本実施形態のSiC基板10の製造方法は、第1実施形態に対して、欠陥含有基板2を変更したものであり、その他に関しては第1実施形態と同様であるため、ここでは説明を省略する。図7は、本実施形態のSiC基板10の製造工程を示す断面図である。
本実施形態では、図7(a)に示されるように、貫通混合転位1を有するバルクSiC基板2bを用意し、主表面にn型エピタキシャル層2cを成長させ、さらに、その上にp型エピタキシャル層2dを成長させたものを欠陥含有基板2として用意する。なお、バルクSiC基板2bは、貫通混合転位1を有しているため、バルクSiC基板2bの主表面上に成長させられたn型エピタキシャル層2cおよびp型エピタキシャル層2dには、バルクSiC基板2bの主表面に存在する貫通混合転位1を引き継いで貫通混合転位1が導入されている。なお、本実施形態では、n型エピタキシャル層2cが本発明の第1導電型エピタキシャル層に相当し、p型エピタキシャル層2dが本発明の第2導電型エピタキシャル層に相当している。
続いて、図7(b)に示されるように、p型エピタキシャル層2dの表層部2aに、例えば、Alをイオン注入することにより歪みを導入して、表層部2aの結晶性を低下させる。その後、欠陥含有基板2を熱処理して当該表層部2aの結晶性を回復させることにより、SiC基板10が製造される。
なお、図7(b)の工程では、Alイオンを注入する場合には不純物濃度が1×1015cm−3〜1.0×1020cm−3となるようして行うのがよい。不純物濃度が1.0×1021cm−3以上となるようにイオン注入を行うと、イオン注入している間に不純物がらせん転位に沿って拡散する可能性があるためである。
このような製造方法では、表層部2aかららせん転位を消滅させたSiC基板10を得つつ、上記第1実施形態と同様の効果を得ることができる。
このため、ソース領域およびソース電極を形成し、表層部2aに、例えば、p型不純物を用いて1×1021cm−3以上の不純物濃度とされたコンタクト層を有するMOSFET等のSiC半導体装置を製造することができる。なお、ここでは、コンタクト層が本発明の不純物層に相当している。
すなわち、従来の製造方法により製造されたSiC基板では、SiC基板の表層部にらせん転位が存在していることから、p型不純物を用いて1×1021cm−3以上の不純物濃度とされたコンタクト層を形成した場合には、p型不純物がらせん転位に沿ってSiC基板の内部に拡散することなり、拡散したp型不純物がリーク電流等の原因になる。しかしながら、本実施形態の製造方法では、p型エピタキシャル層2dの表層部2aにおいてらせん転位を消滅させたSiC基板10を製造することができる。このため、当該表層部2aにコンタクト層を形成した場合、p型不純物がSiC基板10の内部に拡散することを抑制でき、リーク電流が発生することを抑制することができる。ただし、コンタクト層のイオン注入深さはらせん転位を消滅させるためのイオン注入深さより浅くすることが必要である。
なお、p型不純物がらせん転位に沿って拡散するのは、SiC基板10に1×1021cm−3以上の不純物濃度を有するコンタクト層を形成した場合である。したがって、1×1021cm−3以上の不純物濃度を有するコンタクト層を備えたSiC半導体装置を製造する場合に、本実施形態の製造方法によりSiC基板10を製造することが好ましい。
(他の実施形態)
上記各実施形態では、欠陥含有基板2の一面に外力を印加する第1外力印加工程として、イオン注入を例に挙げて説明したが、もちろんこれに限定されるものではなく、第1外力印加工程として、例えば、CMP研磨等の機械的研磨を行うことにより、欠陥含有基板2の表層部2aに歪みを導入して結晶性を低下させることもできる。また、上記第4実施形態では、第2外力印加工程としてイオン注入を例に挙げて説明したが、例えば、第2外力印加工程として、CMP研磨等の機械的研磨を行うことにより、SiC単結晶4の表層部4aに歪みを導入して結晶性を低下させることもできる。
また、上記各実施形態では、(0001)面を主表面とした4H型のSiCを用いて構成された欠陥含有基板2を例に挙げて説明したが、もちろんこれに限定されるものではなく、例えば、(11−20)面を主表面としてもよいし、2H型や6H型のSiC単結晶を用いて構成することもできる。
さらに、上記各実施形態では、貫通混合転位1を有する欠陥含有基板2を例に挙げて説明したが、もちろん貫通らせん転位を有る欠陥含有基板2に本発明を適用することもできるし、表層部2aにのみらせん転位が存在する欠陥含有基板2にも本発明を適用することができる。
また、上記第5実施形態においては、図5(d)の工程を行った後、図3(c)と同様に、SiC単結晶4上に、さらに新たなSiC単結晶を成長させることにより、SiC基板10を製造するようにしてもよい。このような製造方法では、新たに成長させたSiC単結晶によりSiC単結晶4の歪みを緩和したSiC基板10を製造することができる。
そして、上記第6実施形態では、第1導電型エピタキシャル層をn型エピタキシャル層とし、第2導電型エピタキシャル層をp型エピタキシャル層とした例について説明したが、もちろん、第1導電型エピタキシャル層をp型エピタキシャル層とし、第2導電型エピタキシャル層をn型エピタキシャル層とすることもできる。また、もちろんn型不純物を用いてコンタクト層を形成することもできる。
また、上記第6実施形態では、Alをイオン注入することにより歪みを導入する工程について説明したが、もちろん不純物としては、p型不純物、n型不純物、不活性不純物のいずれであってもよい。なお、p型不純物、n型不純物をイオン注入する場合には、不純物をイオン注入している間に、不純物がらせん転位に沿って拡散することを抑制するために、不純物濃度が1×1015cm−3〜1.0×1020cm−3となるようして行うのがよい。また、不活性不純物をイオン注入する場合には、拡散したとしても特に問題はないので、上記第1実施形態と同様の条件で行うことができる。
1 貫通混合転位
2 欠陥含有基板
2a 表層部
3 刃状転位
4 SiC単結晶
4a 表層部
5 SiC単結晶

Claims (10)

  1. 炭化珪素からなり、主表面および当該主表面の反対面である裏面を備え、らせん転位(1)を表層部(2a)に含む欠陥含有基板(2)を用意する工程と、
    前記欠陥含有基板(2)のうち前記主表面に外力を印加することにより前記表層部(2a)の結晶性を低下させる第1外力印加工程と、
    前記外力印加工程の後、前記欠陥含有基板(2)を熱処理することにより前記表層部(2a)の結晶性を回復させる第1熱処理工程と、を含み、
    前記第1熱処理工程の後に、前記欠陥含有基板(2)の主表面に炭化珪素単結晶(4)を成長させる第1炭化珪素単結晶成長工程を行い、
    前記第1炭化珪素単結晶成長工程後に、成長した前記炭化珪素単結晶(4)の主表面に外力を印加することにより前記炭化珪素単結晶(4)の表層部(4a)の結晶性を低下させる第2外力印加工程と、当該第2外力印加工程の後、前記欠陥含有基板(2)を熱処理することにより前記炭化珪素単結晶(4)の前記表層部(4a)の結晶性を回復させる第2熱処理工程と、を含むことを特徴とする炭化珪素基板の製造方法。
  2. 前記第1熱処理工程の後に、前記欠陥含有基板(2)の主表面に対して機械的研磨を行う研磨工程を行うことを特徴とする請求項に記載の炭化珪素基板の製造方法。
  3. 主表面および当該主表面の反対面である裏面を備え、表層部(2a)に1×1021cm−3以上の不純物濃度を有する第1導電型もしくは第2導電型の不純物層が形成される炭化珪素基板の製造方法であって、
    バルク基板(2b)と、前記バルク基板(2b)の表面に成長させられた第1導電型エピタキシャル成長層(2c)と、前記第1導電型エピタキシャル成長層(2c)の表面に成長させられた第2導電型エピタキシャル成長層(2d)と、を有し、前記第2導電型エピタキシャル成長層(2d)の表面が前記主表面に相当し、らせん転位を前記表層部(2a)に含む欠陥含有基板(2)を用意する工程と、
    前記欠陥含有基板(2)のうち前記主表面に外力を印加することにより前記表層部(2a)の結晶性を低下させる外力印加工程と、
    前記外力印加工程の後、前記欠陥含有基板(2)を熱処理することにより前記表層部(2a)の結晶性を回復させる熱処理工程と、を含むことを特徴とする炭化珪素基板の製造方法。
  4. 前記熱処理工程では、前記欠陥含有基板(2)を1400℃以上1600℃以下に加熱することを特徴とする請求項1ないしのいずれか1つに記載の炭化珪素基板の製造方法。
  5. 炭化珪素からなり、主表面および当該主表面の反対面である裏面を備え、らせん転位(1)を表層部(2a)に含む欠陥含有基板(2)を用意する工程と、
    前記欠陥含有基板(2)のうち前記主表面に外力を印加することにより前記表層部(2a)の結晶性を低下させる第1外力印加工程と、
    前記外力印加工程の後、前記欠陥含有基板(2)を熱処理することにより前記表層部(2a)の結晶性を回復させる第1熱処理工程と、を含み、
    前記熱処理工程では、前記欠陥含有基板(2)を1400℃以上1600℃以下に加熱することを特徴とする炭化珪素基板の製造方法。
  6. 前記第1熱処理工程の後に、前記欠陥含有基板(2)の主表面に炭化珪素単結晶(4)を成長させる第1炭化珪素単結晶成長工程を行うことを特徴とする請求項に記載の炭化珪素基板の製造方法。
  7. 前記第1炭化珪素単結晶成長工程では、CVD法により前記炭化珪素単結晶(4)をエピタキシャル成長させ、
    前記第1炭化珪素単結晶成長工程の後に、昇華成長法、ガス成長法、もしくは液相成長法によりさらに炭化珪素単結晶(5)を成長させる第2炭化珪素単結晶成長工程を行うことを特徴とする請求項に記載の炭化珪素基板の製造方法。
  8. 前記第1熱処理工程の後に、前記欠陥含有基板(2)の主表面に対して機械的研磨を行う研磨工程を行うことを特徴とする請求項ないしのいずれか1つに記載の炭化珪素基板の製造方法。
  9. 前記外力印加工程では、イオン注入を行うことを特徴とする請求項1ないしのいずれか1つに記載の炭化珪素基板の製造方法。
  10. 前記イオン注入では、N、P、As、Sb、B、Al、Ga、In、Si、C、F、He、Ne、Ar、Kr、Xeのうちのいずれか1つの不純物を用いることを特徴とする請求項に記載の炭化珪素基板の製造方法。
JP2010034669A 2010-02-19 2010-02-19 炭化珪素基板の製造方法 Active JP5343889B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010034669A JP5343889B2 (ja) 2010-02-19 2010-02-19 炭化珪素基板の製造方法
DE102011004247A DE102011004247A1 (de) 2010-02-19 2011-02-16 Verfahren zur Herstellung eines Siliziumkarbid-Substrats
US13/029,791 US20110203513A1 (en) 2010-02-19 2011-02-17 Method of manufacturing silicon carbide substrate
CN2011100429668A CN102162134A (zh) 2010-02-19 2011-02-18 碳化硅衬底的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010034669A JP5343889B2 (ja) 2010-02-19 2010-02-19 炭化珪素基板の製造方法

Publications (2)

Publication Number Publication Date
JP2011168453A JP2011168453A (ja) 2011-09-01
JP5343889B2 true JP5343889B2 (ja) 2013-11-13

Family

ID=44356963

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010034669A Active JP5343889B2 (ja) 2010-02-19 2010-02-19 炭化珪素基板の製造方法

Country Status (4)

Country Link
US (1) US20110203513A1 (ja)
JP (1) JP5343889B2 (ja)
CN (1) CN102162134A (ja)
DE (1) DE102011004247A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5633328B2 (ja) * 2010-11-18 2014-12-03 住友電気工業株式会社 半導体装置の製造方法
JP5888774B2 (ja) * 2011-11-18 2016-03-22 一般財団法人電力中央研究所 炭化珪素ウェハの製造方法
JP5717674B2 (ja) * 2012-03-02 2015-05-13 株式会社東芝 半導体装置の製造方法
JP5668724B2 (ja) * 2012-06-05 2015-02-12 トヨタ自動車株式会社 SiC単結晶のインゴット、SiC単結晶、及び製造方法
JP6124287B2 (ja) * 2013-03-04 2017-05-10 一般財団法人電力中央研究所 炭化珪素基板又は炭化珪素半導体素子の検査方法及び炭化珪素基板又は炭化珪素半導体素子の製造方法
CN105637646A (zh) * 2013-10-28 2016-06-01 富士电机株式会社 碳化硅半导体装置及其制造方法
US10403509B2 (en) * 2014-04-04 2019-09-03 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Basal plane dislocation elimination in 4H—SiC by pulsed rapid thermal annealing
JP2016132604A (ja) * 2015-01-21 2016-07-25 住友電気工業株式会社 炭化珪素基板および炭化珪素基板の製造方法
WO2017199792A1 (ja) * 2016-05-20 2017-11-23 三菱電機株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置
US10559653B2 (en) 2016-07-21 2020-02-11 Mitsubishi Electric Corporation Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device
JP7163587B2 (ja) 2018-02-07 2022-11-01 富士電機株式会社 炭化珪素エピタキシャル基板の製造方法及び半導体装置の製造方法
JP7443669B2 (ja) 2019-03-27 2024-03-06 富士電機株式会社 炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3414321B2 (ja) * 1998-05-29 2003-06-09 株式会社デンソー 炭化珪素単結晶の製造方法
JP4329211B2 (ja) * 2000-03-01 2009-09-09 株式会社デンソー 炭化珪素単結晶を用いた炭化珪素半導体装置およびその製造方法
JP4581270B2 (ja) * 2001-03-05 2010-11-17 住友電気工業株式会社 SiC半導体のイオン注入層及びその製造方法
JP3750622B2 (ja) * 2002-03-22 2006-03-01 株式会社デンソー エピタキシャル膜付きSiCウエハ及びその製造方法並びにSiC電子デバイス
DE10247017B4 (de) 2001-10-12 2009-06-10 Denso Corp., Kariya-shi SiC-Einkristall, Verfahren zur Herstellung eines SiC-Einkristalls, SiC-Wafer mit einem Epitaxiefilm und Verfahren zur Herstellung eines SiC-Wafers, der einen Epitaxiefilm aufweist
JP3745668B2 (ja) 2001-10-12 2006-02-15 株式会社豊田中央研究所 SiC単結晶の製造方法並びにSiC種結晶の製造方法
JP2007210861A (ja) * 2006-02-10 2007-08-23 Mitsubishi Materials Corp SiC基板の製造方法及びSiC基板並びに半導体装置
JP2008112834A (ja) * 2006-10-30 2008-05-15 Sumitomo Electric Ind Ltd 炭化ケイ素半導体装置の製造方法
US20100025695A1 (en) * 2007-04-20 2010-02-04 Canon Anelva Corporation Annealing method for semiconductor device with silicon carbide substrate and semiconductor device
JP2009088223A (ja) * 2007-09-28 2009-04-23 Hitachi Cable Ltd 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置

Also Published As

Publication number Publication date
US20110203513A1 (en) 2011-08-25
JP2011168453A (ja) 2011-09-01
CN102162134A (zh) 2011-08-24
DE102011004247A1 (de) 2011-08-25

Similar Documents

Publication Publication Date Title
JP5343889B2 (ja) 炭化珪素基板の製造方法
JP3854508B2 (ja) SiCウエハ、SiC半導体デバイス、およびSiCウエハの製造方法
JP4185215B2 (ja) SiCウエハ、SiC半導体デバイス、および、SiCウエハの製造方法
JP4844330B2 (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
CN109478495B (zh) 半导体基板
KR20120023710A (ko) 반도체 장치
JP4879507B2 (ja) バイポーラ型半導体装置の順方向電圧回復方法、積層欠陥縮小方法およびバイポーラ型半導体装置
JP2012038973A (ja) シリコンウエハ及びその製造方法
WO2015064256A1 (ja) 炭化シリコン半導体装置及びその製造方法
JP2007131504A (ja) SiCエピタキシャルウエーハおよびそれを用いた半導体デバイス
WO2007032214A1 (ja) 炭化珪素半導体素子の製造方法
JP2006066722A (ja) エピタキシャルSiC膜とその製造方法およびSiC半導体デバイス
JPWO2015170500A1 (ja) SiCエピタキシャルウエハおよび炭化珪素半導体装置の製造方法
JP4984557B2 (ja) 縦型窒化ガリウム半導体装置を作製する方法、エピタキシャル基板を作製する方法
WO2008015766A1 (en) Method for recovering forward voltage of bipolar semiconductor device, method for reducing lamination defect and bipolar semiconductor device
JP2007250693A (ja) SiC基板の製造方法及びSiC基板並びに半導体装置
JP2007246350A (ja) SiC基板の製造方法及びSiC基板並びに半導体装置
JP2007288165A (ja) 歪み緩和バッファー層の製造方法及び歪み緩和バッファー層を備えた積層体
JP2011140429A (ja) エピタキシャルウエハ及び半導体素子
JP5921089B2 (ja) エピタキシャルウエハの製造方法及び半導体装置の製造方法
JP4826373B2 (ja) 単結晶ウェハの製造方法
JP5540296B2 (ja) ダイヤモンド電子素子及びその製造方法
JP2011023502A (ja) 炭化珪素半導体素子及びその製造方法並びに炭化珪素エピタキシャル基板の製造方法
JP2009182240A (ja) 半導体装置の製造方法および半導体装置
WO2012050157A1 (ja) ダイヤモンド電子素子及びその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20120803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120803

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120903

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130716

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130729

R150 Certificate of patent or registration of utility model

Ref document number: 5343889

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250