JP7443669B2 - 炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置および炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置および炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP7443669B2
JP7443669B2 JP2019061968A JP2019061968A JP7443669B2 JP 7443669 B2 JP7443669 B2 JP 7443669B2 JP 2019061968 A JP2019061968 A JP 2019061968A JP 2019061968 A JP2019061968 A JP 2019061968A JP 7443669 B2 JP7443669 B2 JP 7443669B2
Authority
JP
Japan
Prior art keywords
silicon carbide
semiconductor substrate
carbide semiconductor
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019061968A
Other languages
English (en)
Other versions
JP2020161735A (ja
Inventor
武志 俵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2019061968A priority Critical patent/JP7443669B2/ja
Priority to US16/814,554 priority patent/US11201218B2/en
Publication of JP2020161735A publication Critical patent/JP2020161735A/ja
Priority to JP2024024223A priority patent/JP2024055914A/ja
Application granted granted Critical
Publication of JP7443669B2 publication Critical patent/JP7443669B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring

Description

この発明は、炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置および炭化珪素半導体装置の製造方法に関する。
高耐圧、大電流を制御するパワー半導体素子の材料としては、従来シリコン（Ｓｉ）単結晶が用いられている。シリコンパワー半導体素子にはいくつかの種類があり、用途に合わせてそれらが使い分けられているのが現状である。例えば、ＰｉＮダイオード（Ｐ－ｉｎｔｒｉｎｓｉｃ－Ｎ ｄｉｏｄｅ）やバイポーラトランジスタ、さらに、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）は、いわゆるバイポーラ型デバイスである。これら素子は、電流密度は多く取れるものの高速でのスイッチングができず、バイポーラトランジスタは数ｋＨｚが、ＩＧＢＴでは２０ｋＨｚ程度の周波数がその使用限界である。一方、パワーＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電解効果トランジスタ）は、大電流は取れないものの、数ＭＨｚまでの高速で使用できる。しかしながら、市場では大電流と高速性を兼ね備えたパワーデバイスへの要求は強く、シリコンＩＧＢＴやパワーＭＯＳＦＥＴなどの改良に力が注がれ、現在ではほぼシリコン材料物性限界に近いところまで開発が進んできた。
また、パワー半導体素子の観点からの材料検討も行われ、炭化珪素（ＳｉＣ）が次世代のパワー半導体素子として、低オン電圧、高速・高温特性に優れた素子であることから、最近特に注目を集めている。というのも、ＳｉＣは化学的に非常に安定な材料であり、バンドギャップが３ｅＶと広く、高温でも半導体として極めて安定的に使用でき、また、最大電界強度もシリコンより１桁以上大きいからである。ＳｉＣはシリコンにおける材料限界を超える可能性大であることから、パワー半導体用途で今後の伸長が大きく期待される。
図１４は、従来の炭化珪素エピタキシャル基板の構造を示す断面図である。従来の炭化珪素半導体装置では、単結晶４Ｈ－ＳｉＣ（四層周期六方晶の炭化珪素）からなるｎ+型炭化珪素基板１０１のおもて面上にエピタキシャル成長により、ｎ型炭化珪素エピタキシャル層１０２が設けられた炭化珪素エピタキシャル基板２００が用いられる。ｎ型炭化珪素エピタキシャル層１０２は、エピタキシャル成長により形成されるため高純度で、ドーパント濃度、膜厚を所望の値に制御することが可能である。このｎ型炭化珪素エピタキシャル層１０２内にＳＢＤ、ＭＯＳＦＥＴ、ＩＧＢＴやＰｉＮダイオードなどのデバイス構造が作成される。炭化珪素エピタキシャル基板の内部には、基底面転位（ＢＰＤ：Ｂａｓａｌ Ｐｌａｎｅ Ｄｉｓｌｏｃａｔｉｏｎ）１２０、１２２、貫通刃状転位（ＴＥＤ：Ｔｈｒｅａｄｉｎｇ Ｅｄｇｅ Ｄｉｓｌｏｃａｔｉｏｎ）１２１等の結晶欠陥が存在している。
図１５は、従来の炭化珪素基板の構造を示す断面図である。図１５に示すように、ｎ+型炭化珪素基板１０１の内部には基底面転位１２０と呼ばれる欠陥が１０2～１０3／ｃｍ2のオーダーの密度で含まれている。基底面転位１２０の大部分は、ｎ型炭化珪素エピタキシャル層１０２をエピタキシャル成長させる際に、貫通刃状転位１２１に変換されるが、一部はｎ型炭化珪素エピタキシャル層１０２を貫通する貫通ＢＰＤ１２２となる（図１４参照）。
貫通ＢＰＤ１２２がｎ型炭化珪素エピタキシャル層１０２に存在すると、ＭＯＳＦＥＴ、ＩＧＢＴやＰｉＮダイオードなどのデバイスをバイポーラ動作させると、ｎ型炭化珪素エピタキシャル層１０２内の貫通ＢＰＤ１２２から三角形状の積層欠陥（ＳＦ：Ｓｔａｃｋｉｎｇ Ｆａｕｌｔ）が拡大する。積層欠陥は抵抗成分になるため、ＭＯＳＦＥＴ、ＩＧＢＴやＰｉＮダイオードなどのデバイスで順方向オン電圧が増加してしまう。
この発明は、上述した従来技術による問題点を解消するため、ＢＰＤが貫通ＢＰＤに変換されることを低減する炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素エピタキシャル基板は、次の特徴を有する。第１導電型の炭化珪素半導体基板のおもて面に接して前記炭化珪素半導体基板より低不純物濃度の第１導電型の炭化珪素エピタキシャル層が設けられる。前記炭化珪素半導体基板内に、前記炭化珪素半導体基板のおもて面から離して所定の深さに、前記炭化珪素半導体基板より炭素、珪素以外の異種元素の密度が高い異種元素高密度領域が設けられる。前記異種元素は、マグネシウム、カルシウム、スカンジウム、チタン、バナジウム、クロム、またはマンガンである。
また、この発明にかかる炭化珪素エピタキシャル基板は、上述した発明において、前記異種元素高密度領域の厚さは、０．１μｍ以上、１．０μｍ以下であることを特徴とする。
また、この発明にかかる炭化珪素エピタキシャル基板は、上述した発明において、前記異種元素高密度領域内の異種元素の密度は、１×１０14／ｃｍ3以上、１×１０18／ｃｍ3以下であることを特徴とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置は、次の特徴を有する。第１導電型の炭化珪素半導体基板内に、前記炭化珪素半導体基板のおもて面から離して所定の深さに、前記炭化珪素半導体基板より異種元素の密度が高い異種元素高密度領域が設けられる。前記炭化珪素半導体基板のおもて面に接して、前記炭化珪素半導体基板より低不純物濃度の第１導電型の炭化珪素エピタキシャル層が設けられる。前記炭化珪素エピタキシャル層の、前記炭化珪素半導体基板側に対して反対側の表面に第２導電型の第２半導体層が設けられる。前記第２半導体層の表面に第１電極が設けられる。前記炭化珪素半導体基板の裏面に第２電極が設けられる。前記異種元素は、マグネシウム、カルシウム、スカンジウム、チタン、バナジウム、クロム、またはマンガンである。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素エピタキシャル基板の製造方法は、次の特徴を有する。まず、第１導電型の炭化珪素半導体基板のおもて面に、異種元素を０．１μｍ以上の深さでイオン注入し、前記炭化珪素半導体基板の内部に前記おもて面から離して異種元素高密度領域を設ける第１工程を行う。次に、前記異種元素高密度領域を設けた前記炭化珪素半導体基板のおもて面に、前記炭化珪素半導体基板より低不純物濃度の第１導電型の炭化珪素エピタキシャル層をエピタキシャル成長により形成する第２工程を行う。前記異種元素は、マグネシウム、カルシウム、スカンジウム、チタン、バナジウム、クロム、またはマンガンである。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置の製造方法は、次の特徴を有する。第１導電型の炭化珪素半導体基板のおもて面に、異種元素を０．１μｍ以上の深さで照射し、前記炭化珪素半導体基板の内部に前記おもて面から離して異種元素高密度領域を設ける第１工程を行う。次に、前記異種元素高密度領域を設けた前記炭化珪素半導体基板のおもて面に、前記炭化珪素半導体基板より低不純物濃度の第１導電型の炭化珪素エピタキシャル層をエピタキシャル成長により形成する第２工程を行う。次に、前記炭化珪素エピタキシャル層の、前記炭化珪素半導体基板側に対して反対側の表面に第１導電型の第２半導体層を形成する第３工程を行う。次に、前記第２半導体層の、前記炭化珪素半導体基板側に対して反対側の表面に第２導電型の第３半導体層を形成する第４工程を行う。次に、前記第３半導体層の表面に第１電極を形成する第５工程を行う。次に、前記炭化珪素半導体基板の裏面に第２電極を形成する第６工程を行う。前記異種元素は、マグネシウム、カルシウム、スカンジウム、チタン、バナジウム、クロム、またはマンガンである。
上述した発明によれば、炭化珪素エピタキシャル基板は、ｎ+型炭化珪素基板内に異種元素の密度が高い領域を設けている。異種元素は転位が移動する際の障害となり、転位の移動を妨げているため、熱応力がかかってもＢＰＤ中の結晶欠陥が拡大せず、ＢＰＤがＴＥＤに変換されやすくなり、ＢＰＤの変換効率が向上する。
本発明にかかる炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置および炭化珪素半導体装置の製造方法によれば、ＢＰＤが貫通ＢＰＤに変換されることを低減するという効果を奏する。
実施の形態にかかる炭化珪素エピタキシャル基板の構造を示す断面図である。 実施の形態にかかる炭化珪素エピタキシャル基板の製造途中の状態を模式的に示す断面図である（その１）。 実施の形態にかかる炭化珪素エピタキシャル基板の製造途中の状態を模式的に示す断面図である（その２）。 従来の炭化珪素エピタキシャル基板での貫通ＢＰＤ変換を示す図である。 通常昇温でのエピタキシャル成長炉の温度プロファイルを示すグラフである。 アニール時間を設けた、エピタキシャル成長炉の温度プロファイルを示すグラフである。 アニール時間と貫通ＢＰＤ数との関係を示すグラフである。 貫通ＢＰＤ増加箇所を示す炭化珪素半導体基板の上面図である。 実施の形態にかかる炭化珪素エピタキシャル基板でのＴＥＤ変換を示す図である。 実施の形態にかかる炭化珪素半導体装置の構造を示す断面図である。 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その１）。 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その２）。 トレンチ型の炭化珪素ＭＯＳＦＥＴの構造を示す断面図である。 従来の炭化珪素エピタキシャル基板の構造を示す断面図である。 従来の炭化珪素基板の構造を示す断面図である。
以下に添付図面を参照して、この発明にかかる炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置および炭化珪素半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および－は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。＋および－を含めたｎやｐの表記が同じ場合は近い濃度であることを示し濃度が同等とは限らない。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
（実施の形態）
本発明にかかる炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置および炭化珪素半導体装置の製造方法の内、最初に炭化珪素エピタキシャル基板を説明する。図１は、実施の形態にかかる炭化珪素エピタキシャル基板の構造を示す断面図である。
図１に示すように、炭化珪素エピタキシャル基板１００はｎ+型炭化珪素基板１とｎ型炭化珪素エピタキシャル層２とを備える。ｎ型炭化珪素エピタキシャル層２は、ｎ+型炭化珪素基板１のおもて面に設けられ、ｎ+型炭化珪素基板１より不純物濃度の低いエピタキシャル成長により形成された半導体層である。
ｎ+型炭化珪素基板１は内部には、ｎ+型炭化珪素基板１のおもて面から所定の深さに異種元素高密度領域２４が設けられている。異種元素高密度領域２４は、異種元素２３の密度がｎ+型炭化珪素基板１よりも高くなっている領域である。異種元素高密度領域２４は、例えば０．１μｍ以上１μｍ以下の膜厚ｈであることが好ましい。
実施の形態の炭化珪素エピタキシャル基板１００は、異種元素高密度領域２４内の異種元素２３が基底面転位２０の移動を妨げるため、ｎ+型炭化珪素基板１内の基底面転位２０が貫通刃状転位２１に変換される割合を増加させ、貫通基底面転位に変換される割合を減少させ、ＢＰＤ変換効率を改善している。ＢＰＤ変換効率は、基底面転位２０が貫通刃状転位２１に変換される割合であり、ＢＰＤ変換効率が高いほど基底面転位２０が貫通刃状転位２１に多く変換され、この結果、貫通基底面転位に変換される数が減少し、三角形状の積層欠陥も減少し、順方向オン電圧が増加することを減少できる。
異種元素２３は、密度が高いほど基底面転位２０の移動を妨げる効果は高いが、過剰に導入するとその上に成膜するｎ型炭化珪素エピタキシャル層２の欠陥が増大するため、１×１０14／ｃｍ3以上、１×１０18／ｃｍ3以下であることが好ましい。
実施の形態にかかる炭化珪素エピタキシャル基板は以下のように製造される。図２および図３は、実施の形態にかかる炭化珪素エピタキシャル基板の製造途中の状態を模式的に示す断面図である。まず、ｎ+型炭化珪素基板１を用意する。ｎ+型炭化珪素基板１の内部には、基底面転位２０と呼ばれる欠陥が１０2～１０3／ｃｍ2のオーダーの密度で含まれている。ここまでの状態が図２に記載される。
次に、ｎ+型炭化珪素基板１のおもて面から異種元素２５をイオン注入することにより、ＳｉＣ結晶中の異種元素２３を導入し、異種元素高密度領域２４を形成する。異種元素２５は、例えば、水素、マグネシウム、カルシウム、スカンジウム、チタン、バナジウム、クロム、マンガン、または鉄等を使用できる。異種元素２５は、炭化珪素を構成する珪素原子及び炭素原子と大きさが大きく異なることが好ましい。また、ｎ型炭化珪素エピタキシャル層２をエピタキシャル成長させる前のエッチングにより除去されないように、異種元素２５のイオン注入は、異種元素がｎ+型炭化珪素基板１のおもて面から０．１μｍ以上の深さまで注入されるようにすることが好ましい。ここまでの状態が図３に記載される。
次に、ｎ+型炭化珪素基板１上に、ｎ型の不純物の窒素（Ｎ）をドーピングしながら、ｎ型炭化珪素エピタキシャル層２となる炭化珪素エピタキシャル層を堆積する。ｎ型炭化珪素エピタキシャル層２を成膜する面はＳｉ面でもよいし、Ｃ面でもよいし、それ以外の面でもよいが、実施の形態ではＳｉ面を用いる。以上のようにして、図１に示す実施の形態の炭化珪素エピタキシャル基板１００が製造される。
次に発明者らが提案するＢＰＤが貫通するモデルについて詳細に説明する。図４は、従来の炭化珪素エピタキシャル基板での貫通ＢＰＤ変換を示す図である。図４（ａ）～（ｄ）は、炭化珪素エピタキシャル基板２００の断面図である。図４（ａ）に示すように、ｎ+型炭化珪素基板１０１の表面近傍には２本部分転位（Ｓｉ（ｇ））と（Ｃ（ｇ））とその間の微細な積層欠陥（図４（ａ）のハッチング部分）からなるＢＰＤ１２０が存在している。次に、図４（ｂ）に示すように、ｎ型炭化珪素エピタキシャル層２をエピタキシャル成長させる前に熱応力がかかると、ＢＰＤ１２０内の部分転位の内、Ｓｉコア部分転位Ｓｉ（ｇ）が矢印Ａ方向に移動し、積層欠陥が拡大する。次に、図４（ｃ）に示すように、熱応力がかかった状態でおもて面を水素エッチングすると、表面は水素エッチングにより除去されるが、同時にその下では積層欠陥が矢印Ａ方向に拡大する。次に、図４（ｄ）に示すように、ｎ型炭化珪素エピタキシャル層（不図示）をエピタキシャル成長させる。図４（ｄ）で点線Ｃは、ｎ+型炭化珪素基板１０１とｎ型炭化珪素エピタキシャル層との界面を示す。図４（ｄ）に示すように、エピタキシャル成長の開始により、積層欠陥がわずかに縮小するが、縮小しきらずに貫通ＢＰＤ１２２となってしまう。一方、積層欠陥が十分縮小していると、エピタキシャル成長時には部分転位の交差滑りが起き、ＴＥＤに変換する。
発明者らはモデルを検証するために、熱応力によってどの程度ＢＰＤが貫通するかを調べた。熱応力はエピタキシャル成長炉の温度分布によって与えている。発明者らはエピタキシャル成長の昇温時に温度を一定に保ったアニール時間を設けることで、熱応力を印加し、貫通ＢＰＤ数を比較した。図５は、通常昇温でのエピタキシャル成長炉の温度プロファイルを示すグラフであり、図６は、アニール時間を設けたエピタキシャル成長炉の温度プロファイルを示すグラフである。図５および図６において、横軸は時間を示し、単位は分である。また、縦軸は温度を示し、単位は℃である。
図５は、ｎ型炭化珪素エピタキシャル層２をエピタキシャル成長する際の温度プロファイルである。図５に示すように、ｎ+型炭化珪素基板１をエピタキシャル成長炉内に入れて、１６００℃まで昇温を行い、水素（Ｈ2）エッチングを行った後、ｎ型炭化珪素エピタキシャル層２をエピタキシャル成長させ、成長後降温させている。
図６は、エピタキシャル成長の前にアニール時間を設けた温度プロファイルである。図５に示すように、ｎ+型炭化珪素基板１をエピタキシャル成長炉内に入れて、９００℃まで昇温して、６０分間アニールを行う。この後、図５と同様に、ｎ+型炭化珪素基板１をエピタキシャル成長炉内に入れて、１６００℃まで昇温を行い、水素（Ｈ2）エッチングを行った後、ｎ型炭化珪素エピタキシャル層２をエピタキシャル成長させ、成長後降温させている。
図７は、実験により得られたアニール時間と貫通ＢＰＤ数との関係を示すグラフである。図７において、横軸はアニール時間を示し、単位は分である。また、縦軸は半導体ウェハあたりの貫通ＢＰＤの数を示し、単位は個である。図７では、エピタキシャル成長の前にアニール時間の温度と時間を変化させた場合の貫通ＢＰＤ数を示している。図７に示すように、アニール時間が長いほど、つまり、アニールによる熱応力を長時間かけるほど、半導体ウェハあたりの貫通ＢＰＤの数が増えている。
さらに発明者らはウェハ面内の貫通ＢＰＤの増加箇所について調べた。図８は、貫通ＢＰＤ増加箇所を示す炭化珪素半導体基板の上面図である。図８は、昇温時のアニールを１２５０℃で３０分間行った場合の炭化珪素半導体基板において、昇温時のアニールを行わなかった炭化珪素半導体基板と比較して、面積１×１．４ｍｍ2の矩形の中で貫通ＢＰＤが２個以上増加した箇所を示している。図８において、昇温中にアニールしない場合と比べ、貫通ＢＰＤが２個以上増加した箇所は円で囲まれた部分に集中している。
発明者らがウェハ面内の温度分布より計算した熱応力の分布（不図示）と図８とを比べると、貫通ＢＰＤが増加した箇所は、シアストレス（熱応力）が強い箇所となっていることが分かった。以上の実験結果から、発明者らは提案するモデルについて、アニールによる熱応力を長時間かけるほど、半導体ウェハあたりの貫通ＢＰＤの数が増えることを検証した。
続いて発明者らは本モデルに基づき、以下の貫通ＢＰＤの低減手法を提案する。すなわち、例え熱応力が加わったとしても部分転位が移動しないようにすることにより、積層欠陥の拡大を抑制し、貫通ＢＰＤ数を減少させる。部分転位の移動を妨げるために、水素、マグネシウム、カルシウム、スカンジウム、チタン、バナジウム、クロム、マンガン、または鉄等をイオン注入して、ｎ+型炭化珪素基板１の中に異種元素高密度領域２４を形成している。金属工学でよく知られているように、異種元素による固溶強化機構によって転位のすべり運動が抑制される。異種元素は対象元素と大きさが異なるほど、より強固に運動を抑制することができる。
図９は、実施の形態にかかる炭化珪素エピタキシャル基板でのＴＥＤ変換を示す図である。図９（ａ）～（ｄ）は、炭化珪素エピタキシャル基板２０の断面図である。図９（ａ）に示すように、ｎ+型炭化珪素基板１の表面近傍には２本部分転位（Ｓｉ（ｇ））と（Ｃ（ｇ））とその間の微細な積層欠陥（図９（ａ）のハッチング部分）からなるＢＰＤ２０が存在している。次に、図９（ｂ）に示すように、ｎ型炭化珪素エピタキシャル層２をエピタキシャル成長させる前に熱応力がかかる場合でも、実施の形態にかかる炭化珪素エピタキシャル基板では、異種元素２３の固溶強化機構により、部分転位Ｓｉ（ｇ）が動くことがないため、積層欠陥は拡大しない。次に、図９（ｃ）に示すように、熱応力がかかった状態でおもて面を水素エッチングしても、表面は水素エッチングにより除去されるが異種元素２３は除去されず残りピンニング効果は継続するため、結晶欠陥は拡大しない。次に、図９（ｄ）に示すように、ｎ型炭化珪素エピタキシャル層（不図示）をエピタキシャル成長させる。図９（ｄ）で点線Ｃは、ｎ+型炭化珪素基板１０１とｎ型炭化珪素エピタキシャル層との界面を示す。図４（ｄ）に示すように、エピタキシャル成長開始により、積層欠陥が縮小し、ＢＰＤ２０がＴＥＤ２１に変換される。
以上、説明したように、実施の形態の炭化珪素エピタキシャル基板は、ｎ+型炭化珪素基板内に異種元素の密度が高い領域を設けている。異種元素は転位が移動する際の障害となり、転位の移動を妨げているため、熱応力がかかってもＢＰＤ中の積層欠陥が拡大せず、ＢＰＤがＴＥＤに変換されやすくなり、ＢＰＤの変換効率が向上する。
次に、実施の形態にかかる炭化珪素エピタキシャル基板を用いた炭化珪素半導体装置として、炭化珪素ＰｉＮダイオードを例に説明する。図１０は、実施の形態にかかる炭化珪素半導体装置の構造を示す断面図である。
図１０に示すように、炭化珪素半導体装置は、ｎ+型炭化珪素基板（第１導電型の炭化珪素半導体基板）１のおもて面に、ｎ型炭化珪素エピタキシャル層（第１導電型の第１半導体層）２と、ｐ型炭化珪素層（第２導電型の第２半導体層）３と、を順に積層してなる炭化珪素基板を用いて構成される。
ｎ+型炭化珪素基板１は、例えば窒素がドーピングされた炭化珪素単結晶基板であり、炭化珪素のポリタイプとしては３Ｃ－ＳｉＣ、４Ｈ－ＳｉＣ、６Ｈ－ＳｉＣなどがある。実施の形態では、ｎ+型炭化珪素基板１は内部には、ｎ+型炭化珪素基板１のおもて面から所定の深さに異種元素２３の密度がｎ+型炭化珪素基板１より高い異種元素高密度領域２４が設けられている。
ｎ型炭化珪素エピタキシャル層２は、ｎ+型炭化珪素基板１より低キャリア濃度で、例えば窒素がドーピングされているドリフト層である。また、ｎ型炭化珪素エピタキシャル層２上にｐ型炭化珪素層３が設けられ、ｎ+型炭化珪素基板１の裏面には、カソード電極６が設けられ、ｐ型炭化珪素層３の表面にアノード電極５が設けられる。
さらに、ｎ+型炭化珪素基板１とｎ型炭化珪素エピタキシャル層２との間に少数キャリアの短ライフタイム層となるバッファ層を設ける形態としてもよい。バッファ層は、例えば窒素（Ｎ）を高濃度にドーピングした炭化珪素エピタキシャル層（以下、高密度窒素層）や、窒素にホウ素（Ｂ）、バナジウム（Ｖ）、チタン（Ｔｉ）、鉄（Ｆｅ）、クロム（Ｃｒ）等の異種元素を同時添加（コドープ）した炭化珪素エピタキシャル層（以下、コドープ層）であってもよい。バッファ層を設けることで、ｐ層より注入されたホールがバッファ層内で再結合し、ｎ+型炭化珪素基板１に到達することが防止され、ｎ+型炭化珪素基板１からの積層欠陥の発生を防ぐことができる。
また、さらに異種元素をイオン注入する前に、十分にＢＰＤ中の積層欠陥を縮小させるために、５００℃以上の均一な温度下でアニールを行ってもよい。ＳｉＣの積層欠陥は温度不安定であり、外部応力や紫外線照射がない状態ではおよそ５００℃以上で縮小することが知られている。
（実施の形態にかかる炭化珪素半導体装置の製造方法）
実施の形態にかかる炭化珪素半導体装置の製造方法について、半導体材料として炭化珪素を用い、ＰｉＮダイオードを作製（製造）する場合を例に説明する。図１１および図１２は、実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。
まず、ｎ+型炭化珪素基板１を用意して、上述したように、異種元素高密度領域２４を有する炭化珪素エピタキシャル基板を製造する（図２および図３参照）。ここまでの状態が図１１に記載される。
次に、ｎ型炭化珪素エピタキシャル層２上に、エピタキシャル成長により、ｐ型炭化珪素層３を堆積させる。ここで、ｐ型炭化珪素層３は、ｐ型の不純物のイオン注入により、ｎ型炭化珪素エピタキシャル層２の表面に形成することもできる。ここまでの状態が図１２に記載される。次に、イオン注入によってそれぞれ形成された拡散領域を活性化させるための活性化アニール（熱処理）を行う。
次に、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）をｐ型炭化珪素層３の表面に成膜することで、アノード電極５を形成する。次に、例えば、ニッケル（Ｎｉ）をｎ+型炭化珪素基板１の裏面に成膜して、熱処理することでカソード電極６を形成する。このようにして、図１０に示す縦型ＰｉＮダイオードが完成する。
上記実施の形態では、ＰｉＮダイオードを例に説明してきたが、本発明は、炭化珪素ＭＯＳＦＥＴの内蔵ダイオードにも適用可能である。図１３は、トレンチ型の炭化珪素ＭＯＳＦＥＴの構造を示す断面図である。
図１３において、符号３１～４２、４８は、それぞれｎ+型炭化珪素基板、ｎ-型ドリフト層、第１ｐ+型領域、第２ｐ+型領域、ｎ型領域、ｐ型ベース層、ｎ+型ソース領域、ｐ+型コンタクト領域、ゲート絶縁膜、ゲート電極、層間絶縁膜、ソース電極、トレンチである。トレンチ型の炭化珪素ＭＯＳＦＥＴでも、ｎ+型炭化珪素基板３１は内部には、ｎ+型炭化珪素基板１のおもて面から所定の深さに異種元素２３の密度がｎ+型炭化珪素基板３１より高い異種元素高密度領域２４が設けられている。このようなトレンチゲート構造のような縦型ＭＯＳＦＥＴは、ソース－ドレイン間にボディーダイオードとしてｐ型ベース層３６とｎ-型ドリフト層３２とで形成される内蔵ダイオード（寄生ｐｎダイオード）を内蔵する。
このようなＭＯＳＦＥＴでは、電流がＭＯＳチャネルを流れるモード（同期整流モード）の他に、図１３の矢印Ａのように電流が内蔵ダイオードに流れるモード（バイポーラモード）が存在する。ＰｉＮダイオードの場合と同様に、バイポーラモードでは、ｎ-型ドリフト層３２内ホール密度が所定値を超えると、ｎ-型ドリフト層３２内の貫通ＢＰＤより積層欠陥が拡大し、素子の抵抗が増加することにより、順方向電圧（Ｖｆ）劣化が発生する。
このため、実施の形態では、ＢＰＤの変換効率が向上した異種元素高密度領域を有する炭化珪素エピタキシャル基板を用いる。これにより、ＰｉＮダイオードの場合と同様にＭＯＳＦＥＴにおいても、ｎ+型炭化珪素基板３１に積層欠陥が発生することを抑制し、性能劣化を抑えることができる。
さらにＰｉＮダイオードの場合と同様にｎ+型炭化珪素基板３１とｎ-型ドリフト層３２との間に少数キャリアの短ライフタイム層となるバッファ層が設けられる形態としてもよい。バッファ層は、高密度窒素層やコドープ層であってもよい。バッファ層を設けることで、ｐｎ界面から注入されたホールがバッファ層内で再結合し、ｎ+型炭化珪素基板３１に到達することが防止され、ｎ+型炭化珪素基板３１からの積層欠陥の発生を防ぐことができる。
以上、説明したように、実施の形態にかかる炭化珪素装置は、ＢＰＤの変換効率が向上した異種元素高密度領域を有する炭化珪素エピタキシャル基板を用いることで、炭化珪素半導体装置の順方向に高電流が印加されても、積層欠陥が拡大することを抑制できる。このため、順方向オン電圧が増加することのない高信頼性を有した炭化珪素半導体装置を提供できる。
以上において本発明は本発明の趣旨を逸脱しない範囲で種々変更可能であり、上述した各実施の形態において、例えば各部の寸法や不純物濃度等は要求される仕様等に応じて種々設定される。また、本発明では、各実施の形態では第１導電型をｐ型とし、第２導電型をｎ型としたが、本発明は第１導電型をｎ型とし、第２導電型をｐ型としても同様に成り立つ。
以上のように、本発明にかかる炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置および炭化珪素半導体装置の製造方法は、インバータなどの電力変換装置や種々の産業用機械などの電源装置や電気自動車のインバータなどに使用されるパワー半導体装置に有用である。
１、１０１ ｎ+型炭化珪素基板
２、１０２ ｎ型炭化珪素エピタキシャル層
３ ｐ型炭化珪素層
５ アノード電極
６ カソード電極
２０、１２０ 基底面転位（ＢＰＤ）
２１、１２１ 貫通刃状転位（ＴＥＤ）
２２、１２２ 貫通基底面転位（貫通ＢＰＤ）
２３ ＳｉＣ中の異種元素
２４ 異種元素高密度領域
２５ 異種元素
３１ ｎ+型炭化珪素基板
３２ ｎ-型ドリフト層
３３ 第１ｐ+型領域
３４ 第２ｐ+型領域
３５ ｎ型領域
３６ ｐ型ベース層
３７ ｎ+型ソース領域
３８ ｐ+型コンタクト領域
３９ ゲート絶縁膜
４０ ゲート電極
４１ 層間絶縁膜
４２ ソース電極
４８ トレンチ
１００、２００ 炭化珪素エピタキシャル基板

Claims (6)

  1. 第１導電型の炭化珪素半導体基板と、
    前記炭化珪素半導体基板のおもて面に接して設けられた、前記炭化珪素半導体基板より低不純物濃度の第１導電型の炭化珪素エピタキシャル層と、
    前記炭化珪素半導体基板内に、前記炭化珪素半導体基板のおもて面から離して所定の深さに設けられた、前記炭化珪素半導体基板より炭素、珪素以外の異種元素の密度が高い異種元素高密度領域と、
    を備え、
    前記異種元素は、マグネシウム、カルシウム、スカンジウム、チタン、バナジウム、クロム、またはマンガンであることを特徴とする炭化珪素エピタキシャル基板。
  2. 前記異種元素高密度領域の厚さは、０．１μｍ以上、１．０μｍ以下であることを特徴とする請求項１に記載の炭化珪素エピタキシャル基板。
  3. 前記異種元素高密度領域内の異種元素密度は、１×１０14／ｃｍ3以上、１×１０18／ｃｍ3以下であることを特徴とする請求項１または２に記載の炭化珪素エピタキシャル基板。
  4. 第１導電型の炭化珪素半導体基板と、
    前記炭化珪素半導体基板内に、前記炭化珪素半導体基板のおもて面から離して所定の深さに設けられた、前記炭化珪素半導体基板より炭素、珪素以外の異種元素の密度が高い異種元素高密度領域と、
    前記炭化珪素半導体基板のおもて面に接して設けられた、前記炭化珪素半導体基板より低不純物濃度の第１導電型の炭化珪素エピタキシャル層と、
    前記炭化珪素エピタキシャル層の、前記炭化珪素半導体基板側に対して反対側の表面に設けられた第２導電型の第２半導体層と、
    前記第２半導体層の表面に設けられた第１電極と、
    前記炭化珪素半導体基板の裏面に設けられた第２電極と、
    を備え、
    前記異種元素は、マグネシウム、カルシウム、スカンジウム、チタン、バナジウム、クロム、またはマンガンであることを特徴とする炭化珪素半導体装置。
  5. 第１導電型の炭化珪素半導体基板のおもて面に、炭素、珪素以外の異種元素を０．１μｍ以上の深さでイオン注入し、前記炭化珪素半導体基板の内部に前記おもて面から離して異種元素高密度領域を設ける第１工程と、
    前記異種元素高密度領域を設けた前記炭化珪素半導体基板のおもて面に、前記炭化珪素半導体基板より低不純物濃度の第１導電型の炭化珪素エピタキシャル層をエピタキシャル成長により形成する第２工程と、
    を含み、
    前記異種元素は、マグネシウム、カルシウム、スカンジウム、チタン、バナジウム、クロム、またはマンガンであることを特徴とする炭化珪素エピタキシャル基板の製造方法。
  6. 第１導電型の炭化珪素半導体基板のおもて面に、炭素、珪素以外の異種元素を０．１μｍ以上の深さで照射し、前記炭化珪素半導体基板の内部に前記おもて面から離して異種元素高密度領域を設ける第１工程と、
    前記異種元素高密度領域を設けた前記炭化珪素半導体基板のおもて面に、前記炭化珪素半導体基板より低不純物濃度の第１導電型の炭化珪素エピタキシャル層をエピタキシャル成長により形成する第２工程と、
    前記炭化珪素エピタキシャル層の、前記炭化珪素半導体基板側に対して反対側の表面に第１導電型の第２半導体層を形成する第３工程と、
    前記第２半導体層の、前記炭化珪素半導体基板側に対して反対側の表面に第２導電型の第３半導体層を形成する第４工程と、
    前記第３半導体層の表面に第１電極を形成する第５工程と、
    前記炭化珪素半導体基板の裏面に第２電極を形成する第６工程と、
    を含み、
    前記異種元素は、マグネシウム、カルシウム、スカンジウム、チタン、バナジウム、クロム、またはマンガンであることを特徴とする炭化珪素半導体装置の製造方法。
JP2019061968A 2019-03-27 2019-03-27 炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置および炭化珪素半導体装置の製造方法 Active JP7443669B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019061968A JP7443669B2 (ja) 2019-03-27 2019-03-27 炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US16/814,554 US11201218B2 (en) 2019-03-27 2020-03-10 Silicon carbide epitaxial substrate, method of manufacturing thereof, silicon carbide semiconductor device, and method of manufacturing thereof
JP2024024223A JP2024055914A (ja) 2019-03-27 2024-02-21 炭化珪素半導体装置の製造方法および炭化珪素エピタキシャル基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019061968A JP7443669B2 (ja) 2019-03-27 2019-03-27 炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2024024223A Division JP2024055914A (ja) 2019-03-27 2024-02-21 炭化珪素半導体装置の製造方法および炭化珪素エピタキシャル基板の製造方法

Publications (2)

Publication Number Publication Date
JP2020161735A JP2020161735A (ja) 2020-10-01
JP7443669B2 true JP7443669B2 (ja) 2024-03-06

Family

ID=72604721

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019061968A Active JP7443669B2 (ja) 2019-03-27 2019-03-27 炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2024024223A Pending JP2024055914A (ja) 2019-03-27 2024-02-21 炭化珪素半導体装置の製造方法および炭化珪素エピタキシャル基板の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2024024223A Pending JP2024055914A (ja) 2019-03-27 2024-02-21 炭化珪素半導体装置の製造方法および炭化珪素エピタキシャル基板の製造方法

Country Status (2)

Country Link
US (1) US11201218B2 (ja)
JP (2) JP7443669B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7023882B2 (ja) * 2019-02-04 2022-02-22 株式会社東芝 半導体装置の製造方法、基板の製造方法、半導体装置、基板、及び、基板の製造装置
CN112701030B (zh) * 2020-12-28 2021-11-23 瀚天天成电子科技（厦门）有限公司 一种降低碳化硅外延片生长缺陷的方法及碳化硅衬底
GB2613871A (en) * 2021-12-17 2023-06-21 Anvil Semiconductors Ltd Reducing electrical activity of defects in silicon carbide grown on silicon
WO2023157972A1 (ja) * 2022-02-21 2023-08-24 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007246350A (ja) 2006-03-16 2007-09-27 Mitsubishi Materials Corp ＳｉＣ基板の製造方法及びＳｉＣ基板並びに半導体装置
JP2011168453A (ja) 2010-02-19 2011-09-01 Denso Corp 炭化珪素基板の製造方法
JP2015020945A (ja) 2013-07-17 2015-02-02 国立大学法人東北大学 炭化珪素基板ならびに半導体素子
JP2017085047A (ja) 2015-10-30 2017-05-18 一般財団法人電力中央研究所 エピタキシャルウェハの製造方法、エピタキシャルウェハ、半導体装置の製造方法及び半導体装置
JP2018117084A (ja) 2017-01-20 2018-07-26 国立研究開発法人産業技術総合研究所 半導体装置および半導体装置の製造方法
JP2018166196A (ja) 2017-03-28 2018-10-25 富士電機株式会社 半導体装置およびその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7138668B2 (en) * 2003-07-30 2006-11-21 Nissan Motor Co., Ltd. Heterojunction diode with reduced leakage current

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007246350A (ja) 2006-03-16 2007-09-27 Mitsubishi Materials Corp ＳｉＣ基板の製造方法及びＳｉＣ基板並びに半導体装置
JP2011168453A (ja) 2010-02-19 2011-09-01 Denso Corp 炭化珪素基板の製造方法
JP2015020945A (ja) 2013-07-17 2015-02-02 国立大学法人東北大学 炭化珪素基板ならびに半導体素子
JP2017085047A (ja) 2015-10-30 2017-05-18 一般財団法人電力中央研究所 エピタキシャルウェハの製造方法、エピタキシャルウェハ、半導体装置の製造方法及び半導体装置
JP2018117084A (ja) 2017-01-20 2018-07-26 国立研究開発法人産業技術総合研究所 半導体装置および半導体装置の製造方法
JP2018166196A (ja) 2017-03-28 2018-10-25 富士電機株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2024055914A (ja) 2024-04-19
JP2020161735A (ja) 2020-10-01
US11201218B2 (en) 2021-12-14
US20200312966A1 (en) 2020-10-01

Similar Documents

Publication Publication Date Title
JP7443669B2 (ja) 炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US9064840B2 (en) Insulated gate bipolar transistors including current suppressing layers
US9548374B2 (en) High power insulated gate bipolar transistors
US7687825B2 (en) Insulated gate bipolar conduction transistors (IBCTS) and related methods of fabrication
JP5101985B2 (ja) ジャンクションバリアショットキーダイオード
JP7263740B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US20150303268A1 (en) Diode and power conversion device
JP6113298B2 (ja) 半導体装置の製造方法、および、半導体装置
JPWO2016080288A1 (ja) 炭化珪素半導体装置の製造方法
JP2011109018A (ja) バイポーラ半導体素子
JP2015056644A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
WO2021005903A1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
WO2013119548A1 (en) Sic devices with high blocking voltage terminated by a negative bevel
JP7127748B2 (ja) 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法
JP2022038594A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
Schustereder Challenges for ion implantation in power device processing
CN112216601A (zh) 半导体器件的制造方法以及半导体器件

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20200423

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231023

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240123

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240205

R150 Certificate of patent or registration of utility model

Ref document number: 7443669

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150