WO2024100958A1 - 半導体エピタキシャル基板の製造方法、半導体エピタキシャル基板、及び半導体装置 - Google Patents

半導体エピタキシャル基板の製造方法、半導体エピタキシャル基板、及び半導体装置 Download PDF

Info

Publication number
WO2024100958A1
WO2024100958A1 PCT/JP2023/030555 JP2023030555W WO2024100958A1 WO 2024100958 A1 WO2024100958 A1 WO 2024100958A1 JP 2023030555 W JP2023030555 W JP 2023030555W WO 2024100958 A1 WO2024100958 A1 WO 2024100958A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
sic
semiconductor epitaxial
semiconductor
epitaxial substrate
Prior art date
Application number
PCT/JP2023/030555
Other languages
English (en)
French (fr)
Inventor
剛 大槻
寿樹 松原
温 鈴木
達夫 阿部
Original Assignee
信越半導体株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 信越半導体株式会社 filed Critical 信越半導体株式会社
Publication of WO2024100958A1 publication Critical patent/WO2024100958A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2015—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate the substrate being of crystalline semiconductor material, e.g. lattice adaptation, heteroepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Definitions

  • the present invention relates to a method for manufacturing a semiconductor epitaxial substrate, a semiconductor epitaxial substrate, and a semiconductor device.
  • SiC has a wide band gap of 2.2 to 3.3 eV, giving it high dielectric breakdown strength, and it also has high thermal conductivity, making it a promising material for use in a variety of semiconductor devices, including power devices and high-frequency devices.
  • Non-Patent Document 1 When actual devices such as diodes are made using SiC, a large number of carriers are injected into the substrate and dislocations expand when a current is passed in the forward direction, causing fluctuations in the forward characteristics (Vf fluctuations), leading to unstable operation and reduced reliability; this phenomenon is known to occur and is a major problem known as forward degradation (Non-Patent Document 1).
  • Non-Patent Document 2 As a method for stopping the extension of dislocations, a method of implanting Cu ions (Non-Patent Document 2) was proposed in 2010, and it has been reported recently that H + has a similar effect (Non-Patent Documents 3 and 4). Specifically, Non-Patent Documents 3 and 4 propose a method of injecting H + at about 1 ⁇ 1015 atoms/ cm2 . This method requires injecting a high dose of H + into a deep position (5 ⁇ m or more for SiC epitaxial), but due to the device configuration, it is difficult to simultaneously satisfy a high dose of H + and a deep position (high acceleration), and this poses a problem in practical application (if high acceleration is prioritized, it takes 10 hours or more to inject H + into one SiC wafer).
  • Patent Document 1 discloses a method in which two SiC single crystal wafers are prepared, an oxide film is formed on each of them, hydrogen ions are injected into one of the substrates, and then the wafers are bonded together at room temperature via the oxide film, and then heated to 500 ° C. or higher to divide the SiC single crystal wafer into two at the hydrogen ion-implanted portion, thereby producing a semiconductor electronic device substrate.
  • an oxide film is present at the junction, and when a vertical device is formed, this oxide film functions as an insulating layer, greatly limiting the function as a power device substrate.
  • Patent Document 2 discloses a method in which a single crystal and a polycrystalline SiC substrate implanted with H + are bonded together, and then the single crystal and the polycrystalline are peeled off, but there is an increase in cost due to the peeling twice, and it is difficult to peel off in each of the specified steps, and no mention is made of forward degradation.
  • Patent Document 3 discloses a method in which a high-resistance substrate with a low defect density is transferred using H + injection, focusing on impurity concentration and defect density. This method reduces the defects that exist in the original substrate, but there is no mention of forward degradation that affects the reliability.
  • Patent Document 4 discloses a technology that causes substrate peeling due to H + and mentions the diffusion barrier (oxygen diffusion barrier) function, but there is no mention of forward degradation.
  • the last Patent Document 5 describes separation due to H + , but similarly does not provide a solution to forward degradation.
  • the present invention has been made to solve the above problems, and has been made to solve the problem of forward degradation of the above-mentioned SiC elements at the substrate level. More specifically, the present invention solves the problem of forward degradation (degradation due to current flow) in 4H-SiC, which is expected to be a high-voltage device substrate, in which dislocations expand due to carrier injection when a current is passed through it, causing changes in electrical characteristics.
  • the present invention aims to provide a method for manufacturing a semiconductor epitaxial substrate, a semiconductor epitaxial substrate, and a semiconductor device that make it easier to suppress forward degradation than before.
  • the present invention has been made to achieve the above-mentioned object, and provides a method for manufacturing a semiconductor epitaxial substrate, comprising: an ion implantation step of implanting H + into a surface of a 4H—SiC substrate; and an epitaxial growth step of epitaxially growing 4H—SiC on the surface of the 4H—SiC substrate after the ion implantation step.
  • H + is ion-implanted into the surface of the 4H-SiC substrate, and then 4H-SiC is epitaxially grown on the surface of the 4H-SiC substrate.
  • this H can suppress the expansion of dislocations from the substrate to the epitaxial layer, and forward deterioration due to the expansion of dislocations can be suppressed.
  • H + diffuses outward during epitaxial growth, but H + is trapped by the damage caused by ion implantation, and its presence in SiC during epitaxial growth makes it possible to suppress the extension of dislocations.
  • hydrogen gas or a compound containing hydrogen can be used as an ion source.
  • the ion source can be hydrogen gas, and any compound containing hydrogen can be used, expanding the options for the ion source.
  • the ion source may be something like CH4
  • the ions to be implanted may be something like cluster ions (for example, as described in JP-A-2006-515711 and JP-A-2014-099477), and are selected appropriately.
  • the amount of H + ions implanted into the surface of the 4H—SiC substrate can be set to 1 ⁇ 10 13 atoms/cm 2 or more and 5 ⁇ 10 15 atoms/cm 2 or less.
  • the H + concentration is determined appropriately since it changes during subsequent heat treatment, etc., but by setting the H + implantation amount to 1 ⁇ 1013 atoms/ cm2 or more, the H + concentration required to suppress the expansion of dislocations into the epitaxial layer can be sufficiently ensured.
  • H + implantation amount 5 ⁇ 1015 atoms/ cm2 or less, peeling of the epitaxial layer from the 4H-SiC substrate starting from the implanted layer into which H + is implanted during subsequent heat treatment can be sufficiently prevented.
  • the present invention also provides a semiconductor epitaxial substrate comprising: a 4H—SiC substrate having an implantation layer implanted with H + ; and a 4H—SiC epitaxial layer provided on the 4H—SiC substrate.
  • H + in the injection layer can suppress the expansion of dislocations in the epitaxial layer, and forward degradation due to the expansion of dislocations can be easily suppressed.
  • the present invention also provides a semiconductor device comprising the semiconductor epitaxial substrate described above.
  • the semiconductor device since the semiconductor device includes a semiconductor epitaxial substrate in which forward degradation due to dislocation propagation is suppressed, the semiconductor device can also be prevented from decreasing in reliability due to forward degradation.
  • the method for manufacturing a semiconductor epitaxial substrate of the present invention makes it possible to more easily suppress forward degradation than ever before.
  • the semiconductor epitaxial substrate and semiconductor device of the present invention make it possible to more easily suppress forward degradation than ever before.
  • FIG. 1 shows a flow diagram of a method for manufacturing a semiconductor epitaxial substrate according to an embodiment of the present invention.
  • the procedure of the test method for the forward degradation test of the embodiment is shown below.
  • 4 shows the measurement results of Vf in a forward deterioration test of an embodiment.
  • 1 shows the relationship between the amount of H + injected and ⁇ Vf in a forward degradation test of an embodiment.
  • a semiconductor epitaxial substrate comprising a 4H—SiC substrate having an implantation layer implanted with H + , and a 4H—SiC epitaxial layer provided on the 4H—SiC substrate, can more easily suppress forward degradation than conventional methods, and have thus completed the present invention.
  • a semiconductor device comprising the above-described semiconductor epitaxial substrate can more easily suppress forward degradation than conventional devices, and thus completed the present invention.
  • a method for manufacturing a semiconductor epitaxial substrate, a semiconductor epitaxial substrate, and a semiconductor device according to an embodiment of the present invention will be described below with reference to FIG. First, a method for manufacturing a semiconductor epitaxial substrate will be described.
  • a 4H-SiC substrate 1 (bulk 4H-SiC) is prepared, and as shown in FIG. 1(b), an ion implantation device is used to implant H + ions into the surface of the substrate under conditions of, for example, an implantation amount of 1 ⁇ 10 13 atoms/cm 2 or more, to form an implanted layer 2 (ion implantation step).
  • hydrogen gas or a compound containing hydrogen such as CH 4 may be used as the ion source of H + .
  • the ions to be implanted may be cluster ions or the like, and are appropriately selected.
  • the implantation depth does not need to be so deep, since the acceleration energy of the H + to be implanted increases as the implantation depth becomes deeper, and may be at most about 5 ⁇ m (acceleration energy of about 50 keV).
  • this concentration may be injected into the target, but preferably the H + injection amount is 1 ⁇ 1013 atoms/ cm2 and the volume concentration is 1 ⁇ 1019 atoms/ cm3 or more.
  • the H + injection amount 1 ⁇ 1013 atoms/cm2 or more the H + concentration required to suppress the extension of dislocations into the epitaxial layer 3 can be sufficiently ensured.
  • the amount of H + implantation is preferably 5 ⁇ 1015 atoms/ cm2 or less. This is because this can sufficiently prevent the epitaxial layer 3 from peeling off from the 4H—SiC substrate 1 starting from the implantation layer 2 into which H + has been implanted during the subsequent heat treatment for forming the epitaxial layer 3. From the viewpoint of more reliably preventing the epitaxial layer 3 from peeling off, it is more preferable to set the amount of H + implantation to 1 ⁇ 1015 atoms/ cm2 or less.
  • 4H-SiC is homoepitaxially grown on the surface of the 4H-SiC substrate 1 that has been subjected to the ion implantation process to form an epitaxial layer 3 (epitaxial growth process).
  • the temperature during the epitaxial growth process is, for example, about 1600° C.
  • CVD epitaxial growth may be performed using SiH 4 and C 3 H 8 as source gases.
  • the semiconductor epitaxial substrate 4 of the present invention comprises a 4H—SiC substrate 1 having an implantation layer 2 implanted with H + ions, and an epitaxial layer 3 of 4H—SiC provided on the 4H—SiC substrate 1 .
  • the semiconductor epitaxial substrate 4 can be manufactured by, for example, a method for manufacturing a semiconductor epitaxial substrate 4 according to the present invention.
  • the semiconductor epitaxial substrate 4 can be used for a semiconductor device 5.
  • a Schottky barrier diode SBD
  • a semiconductor device 5 including the semiconductor epitaxial substrate 4 is a semiconductor epitaxial substrate 4 on which a Schottky barrier diode is formed.
  • the semiconductor device 5 can also be made into chips by dicing.
  • H + is ion-implanted into the surface of the 4H-SiC substrate 1, and then 4H-SiC is epitaxially grown on the surface of the 4H-SiC substrate 1.
  • this H can suppress the expansion of dislocations from the 4H-SiC substrate 1 to the epitaxial layer 3, and forward deterioration due to the expansion of dislocations can be suppressed.
  • this method since this method only requires ion-implantation of H + on the surface of the 4H-SiC substrate 1, there is no need to perform ion implantation at a deep position in the 4H-SiC substrate 1 or the epitaxial layer 3 as in the conventional H + implantation technology, and there is no need to increase the acceleration voltage. Therefore, it is possible to easily suppress forward deterioration compared to the conventional method.
  • a semiconductor epitaxial substrate 4 was manufactured according to the procedure shown in Figure 1, and a forward degradation test was performed to evaluate the forward characteristics.
  • the specific procedure is as follows.
  • a 4H-SiC substrate 1 having a diameter of 150 mm, a thickness of 355 ⁇ m, an n-type, a resistivity of 0.01 ⁇ cm, and an off-axis angle of 4° with respect to the (0001) plane was prepared, and H + was injected into the substrate at an acceleration energy of 50 keV with an injection amount in the range of 1 ⁇ 10 12 atoms/cm 2 to 1 ⁇ 10 16 atoms/cm 2 (injection at room temperature).
  • a substrate with an implantation amount of H + of 1 ⁇ 1013 atoms/ cm2 and a Schottky barrier diode (SBD) using an Al/Pt electrode 7 was formed on the substrate.
  • a forward stress was applied in a stepwise manner from 20 A/ cm2 every 100 minutes in a stress sequence as shown in Fig. 2, and the relationship between the forward voltage Vf and the current I at each step was measured.
  • Vf forward voltage
  • a method for producing a semiconductor epitaxial substrate comprising: [2]: The method for producing a semiconductor epitaxial substrate according to the above [1], wherein hydrogen gas or a compound containing hydrogen is used as an ion source in the ion implantation step.
  • [3] The method for producing a semiconductor epitaxial substrate according to the above [1] or [2], characterized in that in the ion implantation step, the amount of H + implanted into the surface of the 4H—SiC substrate is 1 ⁇ 10 13 atoms/cm 2 or more and 5 ⁇ 10 15 atoms/cm 2 or less.
  • a semiconductor epitaxial substrate comprising: [5]: A semiconductor device comprising the semiconductor epitaxial substrate according to [4] above.
  • the present invention is not limited to the above-described embodiments.
  • the above-described embodiments are merely examples, and anything that has substantially the same configuration as the technical idea described in the claims of the present invention and provides similar effects is included within the technical scope of the present invention.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本発明は、４Ｈ－ＳｉＣ基板の表面にＨ＋を注入するイオン注入工程と、前記イオン注入工程を行った前記４Ｈ－ＳｉＣ基板の表面に４Ｈ－ＳｉＣをエピタキシャル成長させるエピタキシャル成長工程と、を含むことを特徴とする半導体エピタキシャル基板の製造方法である。これにより転位の拡長による順方向劣化を容易に抑制できる半導体エピタキシャル基板の製造方法の提供が達成される。

Description

半導体エピタキシャル基板の製造方法、半導体エピタキシャル基板、及び半導体装置
　本発明は、半導体エピタキシャル基板の製造方法、半導体エピタキシャル基板、及び半導体装置に関する。
　ＳｉＣは、２．２～３．３ｅＶという広いバンドギャップを有することから高い絶縁破壊強度を有し、また熱伝導率も大きいためパワーデバイスや高周波用デバイスなどの各種半導体デバイス用の半導体材料として期待されている材料である。
　しかしながら、ＳｉＣを用いてダイオードなど実際の素子を作製した場合に順方向に通電した場合、多数のキャリアが基板に注入されて転位が拡張することで、順方向特性が変動してしまい（Ｖｆ変動）、動作が不安定になり信頼性が損なわれる、順方向劣化と呼ばれる現象が生じることが知られており、大きな問題である（非特許文献１）。
　この転位の拡張を止める方法として、Ｃｕイオンを注入する方法（非特許文献２）が2010年に提案されたのち、最近になってＨ＋でも同様の効果があることが報告されている（非特許文献３及び４）。
　具体的には非特許文献３、４ではＨ＋を１×１０１５ａｔｏｍｓ／ｃｍ２程度注入する方法が提案されている。この方法は高ドーズのＨ＋を深い位置（ＳｉＣエピタキシャルであれば５μｍ以上）に注入することが必要であるが、装置構成上、Ｈ＋の高いドーズ量と深い位置（高加速）を同時に満たすことが難しく実際の応用には課題がある（高加速を優先すると、１枚のＳｉＣウェーハにＨ＋を注入するのに１０時間以上を要する）。
　このＨ＋のＳｉＣへの注入に関しては他にもいくつかの先行技術が報告されている。特許文献１には、２枚のＳｉＣ単結晶ウェーハを準備し、それぞれに酸化膜を形成したのち、片方の基板に水素イオンを注入し、その後、酸化膜を介して室温で接合一体化してから、５００℃以上に加熱処理することにより水素イオン注入された箇所でＳｉＣ単結晶ウェーハを２分割し半導体電子素子用基板を作製する方法が開示されている。この方法では、接合部に酸化膜が存在しており、縦方向デバイスとする際に、この酸化膜が絶縁層として機能しパワーデバイス基板としての機能が大きく制限されてしまう。また、特許文献２には、Ｈ＋注入した単結晶と多結晶のＳｉＣ基板を貼り合わせたのちに、単結晶及び多結晶それぞれを剥離する方法が開示されているが、２回剥離をおこなうことによるコストの増加とそれぞれ所定の工程で剥離をおこなう難しさがあり、また順方向劣化については言及がされていない。さらに、特許文献３では、不純物濃度と欠陥密度に注目しており欠陥密度の少ない高抵抗基板をＨ＋注入を用いて転写する方法が開示されている。この方法は、もともとの基板に存在する欠陥を低減する方法ではあるが、その後の信頼性に関わる順方向劣化については言及がない。さらに、特許文献４には、Ｈ＋による基板剥離のもととなる技術が開示されており、拡散バリア（酸素拡散バリア）機能については言及があるが、こちらも順方向劣化については言及がない。最後の特許文献５はＨ＋による分離への記述はあるが、同じく順方向劣化に対する解決策は示されていない。
特開平１１－００３８４２号公報 特開２０１６－０１８８９０号公報 特開２０１４－０２２７１１号公報 特開２００７－３２９４７０号公報 特開２００７－２２７４１５号公報
M. Skowronski and S. Ha, "Degradation of hexagonal silicon-carbide-based bipolar devices", J. Appl., Phys., 99, 01101(2006). B. Chen, H. Matsuhara, T. Sekiguchi, T. Ohyanagi, A. Kinoshita and H. Okumura, "Pinning of recombination-enhanced dislocation mition in 4H-SiC : Role of Cu and EH1 complex", Appl. Phys. Lett., 96, 212110(2010). M. Kato, O. Watanabe, T. Mii, H. Sakane, S. Harada, "Suppression of stacking fault expansion in SiC PiN diodes by H+ implantation", Abstract of 19th International Conference on Silicon Carbide and Related Materials, 453(2022). S. Harada, T. Mii, H. Sakane, M. Kato, "Suppression of recombination enhanced dislocation glide motion in 4HSiC by hydrogen ion implantation", Abstract of 19th International Conference on Silicon Carbide and Related Materials, 459(2022).
　このように、ＳｉＣ基板にＨ＋を注入する方法は多数知られているが、順方向劣化を現実的に解決するには課題がある。
　本発明は、上記課題を解決するためになされたものであり、上記のＳｉＣ素子の順方向劣化の問題を基板レベルで解決するためになされたものである。より詳しくは高耐圧デバイス基板として期待されている４Ｈ－ＳｉＣが、通電によりキャリアが注入されることで転位が拡張して電気特性が変化する順方向劣化（通電劣化）の問題を解決するものであり、従来よりも順方向劣化を容易に抑制することが可能となる半導体エピタキシャル基板の製造方法、半導体エピタキシャル基板、及び半導体装置を提供することを目的とする。
　本発明は、上記目的を達成するためになされたものであり、４Ｈ－ＳｉＣ基板の表面にＨ＋を注入するイオン注入工程と、前記イオン注入工程を行った前記４Ｈ－ＳｉＣ基板の表面に４Ｈ－ＳｉＣをエピタキシャル成長させるエピタキシャル成長工程と、を含むことを特徴とする半導体エピタキシャル基板の製造方法を提供する。
　本発明では４Ｈ－ＳｉＣ基板上にエピタキシャル層を形成する前に、この４Ｈ－ＳｉＣ基板表面にＨ＋をイオン注入しておき、その後に４Ｈ－ＳｉＣ基板表面上に４Ｈ－ＳｉＣをエピタキシャル成長させる。こうすることで、エピタキシャル層と基板の界面にＨが存在するため、このＨが基板からエピタキシャル層への転位の拡張を抑制でき転位の拡長による順方向劣化を抑制できる。エピタキシャル成長中にＨ＋はもちろん外方拡散するが、イオン注入によって生じたダメージによってＨ＋がトラップされ、エピタキシャル成長中にＳｉＣ中に存在することで転位の伸展を抑制することが可能になる。また、この方法では４Ｈ－ＳｉＣ基板表面上にＨ＋をイオン注入すればよいため、従来のＨ＋注入技術のように４Ｈ－ＳｉＣ基板やエピタキシャル層の深い位置にイオン注入を行う必要がなく、加速電圧を高くする必要がない。そのため、従来よりも順方向劣化を容易に抑制することが可能となる。
　前記イオン注入工程において、イオン源として水素ガス、又は水素を含む化合物を用いることができる。
　このように、イオン源は水素ガスを使用することはもちろん、水素を含む化合物であれば使用することが可能であり、イオン源の選択肢を広げることができる。またこの時のイオン源はＣＨ４のようなものでもよいし、注入するイオンはクラスターイオン（例えば特表２００６－５１５７１１号公報、特開２０１４－０９９４７７号公報に記載）のようなものでもよく、適宜選択される。
　前記イオン注入工程において、前記４Ｈ－ＳｉＣ基板の表面へのＨ＋注入量を１×１０１３ａｔｏｍｓ／ｃｍ２以上、５×１０１５ａｔｏｍｓ／ｃｍ２以下とすることができる。
　Ｈ＋の濃度は、その後の熱処理などで変化するので、適宜決定されるが、Ｈ＋注入量を１×１０１３ａｔｏｍｓ／ｃｍ２以上とすることで、エピタキシャル層への転位の拡張を抑制するのに必要なＨ＋の濃度を十分に確保できる。また、Ｈ＋注入量を５×１０１５ａｔｏｍｓ／ｃｍ２以下とすることで、その後の熱処理の際に、Ｈ＋を注入した注入層を起点に４Ｈ－ＳｉＣ基板からエピタキシャル層が剥離するのを十分に防止できる。
　また本発明は、Ｈ＋が注入された注入層を有する４Ｈ－ＳｉＣ基板と、前記４Ｈ－ＳｉＣ基板上に設けられた４Ｈ－ＳｉＣのエピタキシャル層と、を備えることを特徴とする半導体エピタキシャル基板を提供する。
　この構成により、注入層内のＨ＋がエピタキシャル層の転位の拡張を抑制でき、転位の拡長による順方向劣化を容易に抑制できるものとなる。
　そして、本発明は、上記に記載の半導体エピタキシャル基板を備えることを特徴とする半導体装置である。
　この構成では、半導体装置が転位の拡長による順方向劣化が抑制された半導体エピタキシャル基板を備えるため、半導体装置も順方向劣化による信頼性の低下が抑制できるものとなる。
　以上のように、本発明の半導体エピタキシャル基板の製造方法によれば、従来よりも順方向劣化を容易に抑制することが可能となる。本発明の半導体エピタキシャル基板、及び、半導体装置は従来よりも順方向劣化を容易に抑制することが可能なものとなる。
本発明の実施形態に係る半導体エピタキシャル基板の製造方法のフロー図を示す。 実施例の順方向劣化試験の試験方法の手順を示す。 実施例の順方向劣化試験におけるＶｆの測定結果を示す。 実施例の順方向劣化試験におけるＨ＋注入量とΔＶｆの関係を示す。
　以下、本発明を詳細に説明するが、本発明はこれらに限定されるものではない。
　上述のように、転位の拡長による順方向劣化を容易に抑制できる半導体エピタキシャル基板の製造方法が求められていた。
　本発明者らは、上記課題について鋭意検討を重ねた結果、４Ｈ－ＳｉＣ基板の表面にＨ＋を注入するイオン注入工程と、前記イオン注入工程を行った前記４Ｈ－ＳｉＣ基板の表面に４Ｈ－ＳｉＣをエピタキシャル成長させるエピタキシャル成長工程と、を含む方法により、従来よりも順方向劣化を容易に抑制することが可能となることを見出し、本発明を完成した。
　また本発明者らは、上記課題について鋭意検討を重ねた結果、Ｈ＋が注入された注入層を有する４Ｈ－ＳｉＣ基板と、前記４Ｈ－ＳｉＣ基板上に設けられた４Ｈ－ＳｉＣのエピタキシャル層と、を備えることを特徴とする半導体エピタキシャル基板が、従来よりも順方向劣化を容易に抑制することが可能なものとなることを見出し、本発明を完成した。
　さらに本発明者らは、上記課題について鋭意検討を重ねた結果、上記に記載の半導体エピタキシャル基板を備えることを特徴とする半導体装置が、従来よりも順方向劣化を容易に抑制することが可能なものとなることを見出し、本発明を完成した。
　以下、本発明の実施形態に係る半導体エピタキシャル基板の製造方法、半導体エピタキシャル基板、及び半導体装置について図１を参照しながら説明する。
　まず、半導体エピタキシャル基板の製造方法について説明する。
　まず、図１（ａ）に示すように４Ｈ－ＳｉＣ基板１（バルク４Ｈ－ＳｉＣ）を準備し、図１（ｂ）に示すように、この基板表面にイオン注入装置を使用して、例えば注入量が１×１０１３ａｔｏｍｓ／ｃｍ２以上の条件でＨ＋のイオン注入を行い、注入層２を形成する（イオン注入工程）。この際のＨ＋のイオン源としては水素ガスでも良いし、ＣＨ４のような水素を含む化合物を使用してもよい。イオン源が化合物である場合、注入するイオンはクラスターイオンのようなものでもよく、適宜選択される。また、注入深さは、深くなるほど注入するＨ＋の加速エネルギーが高くなるので、それほど深くなくてもよく、最大でも５μｍ程度（加速エネルギーで５０ｋｅＶ程度）でよい。なお、このＨ＋の濃度１×１０１３ａｔｏｍｓ／ｃｍ２の条件は、ピーク濃度では、１×１０１８ａｔｏｍｓ／ｃｍ３に相当するため、この濃度をターゲットに注入すればよいが、好ましくはＨ＋注入量が１×１０１３ａｔｏｍｓ／ｃｍ２、体積濃度では１×１０１９ａｔｏｍｓ／ｃｍ３以上が好ましい。Ｈ＋注入量を１×１０１３ａｔｏｍｓ／ｃｍ２以上とすることで、エピタキシャル層３への転位の拡張を抑制するのに必要なＨ＋の濃度を十分に確保できる。
　一方でＨ＋の注入量は５×１０１５ａｔｏｍｓ／ｃｍ２以下とするのが好ましい。その後のエピタキシャル層３を形成する際の熱処理で、Ｈ＋を注入した注入層２を起点に４Ｈ－ＳｉＣ基板１からエピタキシャル層３が剥離するのを十分に防止できるためである。エピタキシャル層３が剥離するのをより確実に防止する観点からは、Ｈ＋の注入量は１×１０１５ａｔｏｍｓ／ｃｍ２以下とするのが、より好ましい。
　イオン注入工程が終了すると、つぎに図１（ｃ）に示すようにイオン注入工程を行った４Ｈ－ＳｉＣ基板１の表面に４Ｈ－ＳｉＣのホモエピタキシャル成長をおこない、エピタキシャル層３を形成する（エピタキシャル成長工程）。具体的にはエピタキシャル成長工程時の温度は例えば１６００℃前後で、原料ガスとしてＳｉＨ４とＣ３Ｈ８を使用したＣＶＤエピタキシャルをおこなえばよい。
　以上の工程により図１（ｃ）に示すような半導体エピタキシャル基板４が得られる。
　次に、図１を参照して本実施形態に係る半導体エピタキシャル基板４について説明する。
　本発明の半導体エピタキシャル基板４は、Ｈ＋が注入された注入層２を有する４Ｈ－ＳｉＣ基板１と、４Ｈ－ＳｉＣ基板１上に設けられた４Ｈ－ＳｉＣのエピタキシャル層３を備える。
　半導体エピタキシャル基板４は、例えば本発明に係る半導体エピタキシャル基板４の製造方法で製造できる。
　次に、図１を参照して本実施形態に係る半導体装置５について説明する。
　半導体エピタキシャル基板４は半導体装置５に用いることができる。例えば図１（ｃ）に示すように半導体エピタキシャル基板４の表面であるエピタキシャル層３にデバイスを作製した後にＡｌ／Ｐｔ電極７を蒸着し、裏面である４Ｈ－ＳｉＣ基板１にＡｕ電極９を蒸着することで、ショットキーバリアダイオード（ＳＢＤ）を形成できる。よって半導体エピタキシャル基板４を備える半導体装置５としては、ショットキーバリアダイオードを形成した半導体エピタキシャル基板４を例示できる。もちろん、ダイシングすることで、半導体装置５をチップ化することもできる。
　このように本発明に係る半導体エピタキシャル基板４の製造方法では４Ｈ－ＳｉＣ基板１上にエピタキシャル層３を形成する前に、この４Ｈ－ＳｉＣ基板１の表面にＨ＋をイオン注入しておき、その後に４Ｈ－ＳｉＣ基板１の表面上に４Ｈ－ＳｉＣをエピタキシャル成長させる。こうすることで、エピタキシャル層３と４Ｈ－ＳｉＣ基板１の界面にＨが存在するため、このＨが４Ｈ－ＳｉＣ基板１からエピタキシャル層３への転位の拡張を抑制でき転位の拡長による順方向劣化を抑制できる。また、この方法では４Ｈ－ＳｉＣ基板１の表面上にＨ＋をイオン注入すればよいため、従来のＨ＋注入技術のように４Ｈ－ＳｉＣ基板１やエピタキシャル層３の深い位置にイオン注入を行う必要がなく、加速電圧を高くする必要がない。そのため、従来よりも順方向劣化を容易に抑制することが可能となる。
　以下、実施例に基づき本発明を具体的に説明する。図１に示す手順で半導体エピタキシャル基板４を製造して順方向劣化試験を行い、順方向特性を評価した。具体的な手順は以下の通りである。
　直径１５０ｍｍ、厚さ３５５μｍで、ｎ型、抵抗率０．０１Ω・ｃｍで（０００１）面に対して４°オフの４Ｈ－ＳｉＣ基板１を準備し、これにＨ＋を加速エネルギー５０ｋｅＶで注入量１×１０１２ａｔｏｍｓ／ｃｍ２～１×１０１６ａｔｏｍｓ／ｃｍ２の範囲で注入した（注入は室温）。この基板に、ホットウォール型ＣＶＤ装置を用いて、Ｈ２をキャリアガスとして、ＳｉＨ４、Ｃ３Ｈ８を原料ガスとしてエピタキシャル層３の成長をおこない、半導体エピタキシャル基板４を製造した。このときの温度は１６００℃で炉内圧力は７ｋＰａとした。
　この半導体エピタキシャル基板４に、直径１ｍｍのＡｌ／Ｐｔ電極７を蒸着しショットキーバリアダイオード（ＳＢＤ）を形成した（エピタキシャル層３にはＡｌ／Ｐｔ電極７を蒸着し、裏面である４Ｈ－ＳｉＣ基板１にはＡｕ電極９を蒸着した）。
　次に、製造した半導体エピタキシャル基板４に対して、実際に順方向特性を評価し、Ｈ＋を注入した効果を確認した。
　まず、製造した半導体エピタキシャル基板４のうち、Ｈ＋の注入量が１×１０１３ａｔｏｍｓ／ｃｍ２の基板に、Ａｌ／Ｐｔ電極７を使用したショットキーバリアダイオード（ＳＢＤ）を形成したものに対して、図２のようなストレスシーケンスで順方向ストレスを２０Ａ／ｃｍ２から１００分ごとに段階的に増加させて印加し、各段階での順方向電圧Ｖｆと電流Ｉの関係を測定した。その結果、高電流ストレスを印加したにも関わらず、図３のように各段階でのＶｆの差がほとんどないため、Ｖｆの変動がほとんどみられず、すなわち本方法で形成した基板では順方向劣化がほとんどみられないことがわかった。
　次に、製造した全ての半導体エピタキシャル基板４に対して、図２のストレスシーケンスに従って順方向ストレスを印加し、初期（「Ｖｆ測定Ｉｎｉｔ．」）と「Ｖｆ測定４」でのＶｆの差をΔＶｆと定義（このときの電流値は０．０００２Ａ）し、この値を、Ｖｆ変動を示す値とした。その結果、図４に示すようにＨ＋の注入量が多くなるほどΔＶｆが低下し、特に注入量が１×１０１４ａｔｏｍｓ／ｃｍ２を超えると、ΔＶｆが０に近くなり、Ｖｆ変動がほとんど見られなくなった。
　以上の結果から、本発明の実施例によれば、Ｈ＋の注入により、順方向劣化が抑制されることがわかった（図４）。
　本明細書は、以下の態様を包含する。
　［１］：４Ｈ－ＳｉＣ基板の表面にＨ＋を注入するイオン注入工程と、
　前記イオン注入工程を行った前記４Ｈ－ＳｉＣ基板の表面に４Ｈ－ＳｉＣをエピタキシャル成長させるエピタキシャル成長工程と、
　を含むことを特徴とする半導体エピタキシャル基板の製造方法。
　［２］：前記イオン注入工程において、イオン源として水素ガス、又は水素を含む化合物を用いることを特徴とする、上記［１］に記載の半導体エピタキシャル基板の製造方法。
　［３］：前記イオン注入工程において、前記４Ｈ－ＳｉＣ基板の表面へのＨ＋注入量を１×１０１３ａｔｏｍｓ／ｃｍ２以上、５×１０１５ａｔｏｍｓ／ｃｍ２以下とすることを特徴とする上記［１］又は［２］に記載の半導体エピタキシャル基板の製造方法。
　［４］：Ｈ＋が注入された注入層を有する４Ｈ－ＳｉＣ基板と、
　前記４Ｈ－ＳｉＣ基板上に設けられた４Ｈ－ＳｉＣのエピタキシャル層と、
　を備えることを特徴とする半導体エピタキシャル基板。
　［５］：上記［４］に記載の半導体エピタキシャル基板を備えることを特徴とする半導体装置。
　なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (5)

  1. 　４Ｈ－ＳｉＣ基板の表面にＨ＋を注入するイオン注入工程と、
    　前記イオン注入工程を行った前記４Ｈ－ＳｉＣ基板の表面に４Ｈ－ＳｉＣをエピタキシャル成長させるエピタキシャル成長工程と、
    　を含むことを特徴とする半導体エピタキシャル基板の製造方法。
  2. 　前記イオン注入工程において、イオン源として水素ガス、又は水素を含む化合物を用いることを特徴とする、請求項１に記載の半導体エピタキシャル基板の製造方法。
  3. 　前記イオン注入工程において、前記４Ｈ－ＳｉＣ基板の表面へのＨ＋注入量を１×１０１３ａｔｏｍｓ／ｃｍ２以上、５×１０１５ａｔｏｍｓ／ｃｍ２以下とすることを特徴とする請求項１に記載の半導体エピタキシャル基板の製造方法。
  4. 　Ｈ＋が注入された注入層を有する４Ｈ－ＳｉＣ基板と、
    　前記４Ｈ－ＳｉＣ基板上に設けられた４Ｈ－ＳｉＣのエピタキシャル層と、
    　を備えることを特徴とする半導体エピタキシャル基板。
  5. 　請求項４に記載の半導体エピタキシャル基板を備えることを特徴とする半導体装置。
PCT/JP2023/030555 2022-11-10 2023-08-24 半導体エピタキシャル基板の製造方法、半導体エピタキシャル基板、及び半導体装置 WO2024100958A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-180129 2022-11-10
JP2022180129A JP2024069871A (ja) 2022-11-10 2022-11-10 半導体エピタキシャル基板の製造方法、半導体エピタキシャル基板、及び半導体装置

Publications (1)

Publication Number Publication Date
WO2024100958A1 true WO2024100958A1 (ja) 2024-05-16

Family

ID=91032125

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/030555 WO2024100958A1 (ja) 2022-11-10 2023-08-24 半導体エピタキシャル基板の製造方法、半導体エピタキシャル基板、及び半導体装置

Country Status (3)

Country Link
JP (1) JP2024069871A (ja)
TW (1) TW202420443A (ja)
WO (1) WO2024100958A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299277A (ja) * 2001-03-30 2002-10-11 Toshiba Corp 薄膜構造体の製造方法
JP2007246350A (ja) * 2006-03-16 2007-09-27 Mitsubishi Materials Corp ＳｉＣ基板の製造方法及びＳｉＣ基板並びに半導体装置
JP2020161735A (ja) * 2019-03-27 2020-10-01 富士電機株式会社 炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置および炭化珪素半導体装置の製造方法
WO2022163052A1 (ja) * 2021-02-01 2022-08-04 ローム株式会社 ＳｉＣエピタキシャルウェハの製造装置、及びＳｉＣエピタキシャルウェハの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299277A (ja) * 2001-03-30 2002-10-11 Toshiba Corp 薄膜構造体の製造方法
JP2007246350A (ja) * 2006-03-16 2007-09-27 Mitsubishi Materials Corp ＳｉＣ基板の製造方法及びＳｉＣ基板並びに半導体装置
JP2020161735A (ja) * 2019-03-27 2020-10-01 富士電機株式会社 炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置および炭化珪素半導体装置の製造方法
WO2022163052A1 (ja) * 2021-02-01 2022-08-04 ローム株式会社 ＳｉＣエピタキシャルウェハの製造装置、及びＳｉＣエピタキシャルウェハの製造方法

Also Published As

Publication number Publication date
JP2024069871A (ja) 2024-05-22
TW202420443A (zh) 2024-05-16

Similar Documents

Publication Publication Date Title
JP4660733B2 (ja) 縦型デバイスのための裏面オーミックコンタクトの低温形成
JP4597514B2 (ja) 劣化を最少に抑えたＳｉＣバイポーラ半導体デバイス
US20190237558A1 (en) Sic semiconductor device having pn junction interface and method for manufacturing the sic semiconductor device
JP2009088223A (ja) 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置
JP2009295728A (ja) 炭化珪素半導体基板およびその製造方法
WO2007032214A1 (ja) 炭化珪素半導体素子の製造方法
JP2011109018A (ja) バイポーラ半導体素子
JP2009038124A (ja) エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP2012033618A (ja) バイポーラ半導体素子
JP2019528571A (ja) イオン注入を用いた高抵抗窒化物バッファ層の半導体材料成長
JP2016166101A (ja) 炭化珪素単結晶エピタキシャルウェハの製造方法
US20190103462A1 (en) Silicon carbide semiconductor device
KR100694681B1 (ko) 수직형 소자용 후면 옴 접촉부의 저온 형성 방법
JP2007246350A (ja) ＳｉＣ基板の製造方法及びＳｉＣ基板並びに半導体装置
WO2024100958A1 (ja) 半導体エピタキシャル基板の製造方法、半導体エピタキシャル基板、及び半導体装置
KR102037589B1 (ko) 표면 조도가 개선된 반도체 구조체 및 이의 제조 방법
JP2024073933A (ja) 半導体基板の製造方法、半導体基板、及び半導体装置
JP5540296B2 (ja) ダイヤモンド電子素子及びその製造方法
JP2017112324A (ja) 貼り合わせウェーハの製造方法および貼り合わせウェーハ
JP6686419B2 (ja) シリコンゲルマニウムエピタキシャルウェーハの製造方法およびシリコンゲルマニウムエピタキシャルウェーハ
JP2017084852A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6493197B2 (ja) シリコンゲルマニウムエピタキシャルウェーハの製造方法およびシリコンゲルマニウムエピタキシャルウェーハ
JP4370678B2 (ja) 炭化けい素半導体素子の製造方法
JP7415827B2 (ja) シリコンエピタキシャルウエーハ及びその製造方法
JPH08288215A (ja) 半導体基板の製造方法およびその半導体基板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23888313

Country of ref document: EP

Kind code of ref document: A1