JPH08288215A - 半導体基板の製造方法およびその半導体基板 - Google Patents

Abstract

(57)【要約】 【目的】 デバイスが形成される化合物半導体層の結晶
性がよく、シリコン基板と化合物半導体層との界面に生
成する低抵抗層をなくした半導体基板の製造方法および
その半導体基板を提供する。 【構成】 シリコン基板１０上に化合物半導体層１１を
形成した半導体基板の製造方法において、前記シリコン
基板１０表面に、炭素２５を導入する段階と、該シリコ
ン基板１０上に、前記化合物半導体層１１をエピタキシ
ャル成長する段階と、を具備することを特徴とする半導
体基板の製造方法およびその半導体基板。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、シリコン基板上に化合
物半導体を形成した半導体基板およびその製造方法に関
する。

【０００２】

【従来の技術】化合物半導体を用いた半導体装置は、一
般にシリコン半導体を用いたデバイスより高速・高周波
域で動作することが可能であるため、次第にその利用が
広がっている。

【０００３】このように化合物半導体を用いたデバイス
の需要は多くなっているにもかかわらず、それを製造す
るための半導体基板は、化合物半導体のみによるバルク
基板の場合、口径は未だ３〜４インチ、大きくても５イ
ンチ程度であり、６〜８インチさらには１２インチとい
った大口径化が達成されているシリコン基板と比較し
て、その上に形成される半導体装置の量産化を困難とす
る一因になっている。

【０００４】そこで、注目されているのが、シリコン基
板上に、エピタキシャル成長法によって化合物半導体層
を成長させた半導体基板である。このようにシリコン基
板上に化合物半導体をエピタキシャル成長されること
で、提供される化合物半導体基板としての大口径化を行
うことが可能となる。また、このシリコン基板上に化合
物半導体層を形成した基板は、丈夫であり、熱伝導性が
高いために半導体装置を形成した際の放熱性に優れるな
どの特徴を有するものである。

【０００５】このシリコン基板上に化合物半導体層を形
成した半導体基板は、このような多くのメリットを持つ
反面、シリコン基板に化合物半導体をエピタキシャル成
長させる際に、シリコン原子が化合物半導体層中に拡散
し、これが化合物半導体に対してドーパントとなり、シ
リコン基板と化合物半導体層との界面に低抵抗層が形成
されてしまい、デバイスの特性を劣化させるという問題
が生じる。

【０００６】そこで、このシリコン基板と化合物半導体
層との界面での低抵抗層によるデバイスへの影響をなく
するために、例えば、特開平５−１４４７６４号公報で
は、図２に示すように、シリコン基板１上に化合物半導
体であるＧａＡｓ層２をエピタキシャル成長させた後、
ＧａＡｓ層２の上から酸素イオン７を、シリコン基板１
基板とＧａＡｓ層２との界面８に到達するように高エネ
ルギーで注入して、この界面近傍を高抵抗層９化した半
導体基板が開示されている。

【０００７】

【発明が解決しようとする課題】しかしながら、上記の
ごとく酸素イオンを、デバイスが形成されるＧａＡｓ層
上から高エネルギーでイオン注入した場合、ＧａＡｓ層
に与えるダメージが大きい。このため上記公報において
は、このダメージを回復させるために、イオン注入後、
アニールを行っているが、ＧａＡｓ層が３〜４μｍ程度
の厚さを有する場合には、このＧａＡｓ層を通してシリ
コン基板に達するほどの酸素イオンの高エネルギー注入
を行った場合には、そのダメージはアニールによって完
全に回復させることはできず、ＧａＡｓデバイスの大き
な特徴である高い電子移動度が劣化し、ＧａＡｓデバイ
スの本来の特性、例えば、高速動作性などの特性が発揮
できないといった問題がある。

【０００８】そこで、本発明の目的は、デバイスが形成
される化合物半導体層の結晶性がよく、シリコン基板と
化合物半導体層との界面に生成する低抵抗層をなくした
半導体基板の製造方法およびその半導体基板を提供する
ことである。

【０００９】

【課題を解決するための手段】上記目的を達成するため
の本発明は、シリコン基板上に化合物半導体層を形成し
た半導体基板の製造方法において、前記シリコン基板表
面から表面面積１ｃｍ² に対して５×１０¹⁰〜１×１０
¹²個の炭素を導入する段階と、該炭素を導入したシリコ
ン基板上に、前記化合物半導体層をエピタキシャル成長
する段階と、を具備することを特徴とする半導体基板の
製造方法である。

【００１０】また、本発明は、前記炭素の導入後、シリ
コンをエピタキシャル成長する段階と、該シリコンをエ
ピタキシャル成長する段階後、表面面積１ｃｍ² に対し
て５×１０⁹ 〜２×１０¹¹個の炭素を導入する段階と、
を有し、前記シリコンのエピタキシャル成長と該炭素の
導入を複数回繰り返し行うことを特徴とする半導体基板
の製造方法である。

【００１１】また、上記目的を達成するための本発明
は、シリコン基板上に化合物半導体層を形成した半導体
基板において、前記シリコン基板と前記化合物半導体層
との界面部分に炭素の拡散層を有することを特徴とする
半導体基板である。

【００１２】また、本発明は、前記炭素の拡散層が、前
記シリコン基板上にエピタキシャル成長させたシリコン
層であることを特徴とする半導体基板である。

【００１３】

【作用】上述のように構成された本発明の半導体基板の
製造方法は、シリコン基板表面から炭素を導入すること
で、シリコン基板表面の極浅い部分に、炭素の高濃度拡
散層を形成しておき、その後、シリコン基板上に化合物
半導体をエピタキシャル成長することで、このエピタキ
シャル成長時、シリコン基板からのシリコンが化合物半
導体層に固相拡散するとと同時に、シリコン基板中に導
入された炭素が化合物半導体層に拡散する。これによ
り、化合物半導体層中に拡散したシリコンのドナー効果
が、炭素のアクセプタ効果によって打ち消されて、ま
た、炭素濃度が化合物半導体層内に拡散したシリコンの
濃度より高くなった場合でも、炭素は、移動度が電子と
比較して非常に遅いホールをキャリアとするＰ型層を形
成するのでシリコンが化合物半導体中に拡散することに
よる低抵抗層が形成されない。

【００１４】この炭素の導入は、シリコン基板表面から
その極浅い部分に炭素が導入されればよいので、導入方
法としては、例えば、蒸着やスパッタリングなどによっ
ても導入することが可能であり、また、イオン注入によ
って導入することもできる。蒸着によって炭素を導入す
る場合には、イオン化した炭素の運動エネルギーが数十
ｅＶ以下、例えば１〜３０ｅＶで、シリコン基板の極浅
い部分、表面から約０．３ｎｍのところに炭素を導入す
ることができる。また、スパッタリングによる場合に
は、グラファイトなどのターゲットから飛び出した炭素
分子（もしくは炭素イオン）の運動エネルギーが数十ｅ
Ｖ〜数ｋｅＶ、例えば３０ｅＶ〜３ｋｅＶによりシリコ
ン基板の極浅い部分、表面から約３ｎｍのところに炭素
を導入することができる。また、イオン注入を用いた場
合には、加速電圧が例えば３〜１０ｋｅＶとすること
で、約３０ｎｍの部分に炭素を導入することができる。

【００１５】上記蒸着、スパッタリングおよびイオン注
入における運動エネルギーや加速電圧として例示した値
は、その下限未満である場合には、運動エネルギーや加
速電圧が弱すぎて、シリコン基板内に炭素イオンが入ら
ないので、好ましくない、一方、上限の１０ｋｅＶを越
えると、炭素イオンがシリコン基板の奥深くに入りすぎ
て、化合物半導体層をエピタキシャル成長させた際に、
炭素が化合物半導体中に拡散しなくなるので好ましくな
い。なお、これら運動エネルギーや加速電圧について
は、用いる装置によって、上記の範囲中から適宜選択す
ればよく、必ずしもこの様な運動エネルギーや加速電圧
を加えて炭素を導入しなければならないものではなく、
例えば、イオン注入を１ｋｅＶ以下で行い、炭素をシリ
コン基板の極浅い部分に導入することができればそれで
もよい。

【００１６】また、導入する炭素の量ついては、シリコ
ン基板の表面積１ｃｍ² に対して５×１０¹⁰〜１×１０
¹²個とする。これは、５×１０¹⁰個／ｃｍ² 未満である
場合には、化合物半導体層をエピタキシャル成長させた
際に、化合物半導体中に拡散したシリコンのドナー効果
を打ち消すのに足りないためであり、一方、上限の１×
１０¹²個／ｃｍ² を越えて、導入量を多くしたとして
も、その効果は同じであり、余り導入量が多すぎると、
シリコン表面のイオン注入におけるダメージが大きくな
り過ぎ、その後の化合物半導体層のエピタキシャル成長
時に、悪影響を及ぼす。この上限については、一度の炭
素イオン注入によって、シリコンのドナー効果を打ち消
すような濃度とする場合には、１×１０¹²個／ｃｍ² 程
度がより好ましく、また、後述するように、複数回に分
けてイオン注入する場合には、２×１０¹¹個／ｃｍ² 程
度が好ましい。

【００１７】また、本発明の半導体基板の製造方法にお
いては、炭素のイオン注入後に、シリコンのエピタキシ
ャル成長を行い、再び炭素のイオン注入を行うことを複
数回繰り返すことで、シリコン基板表面に、炭素の高濃
度層を一度のイオン注入によって形成しなくてすむの
で、シリコン基板表面の炭素導入による荒れが少なくな
り、化合物半導体層のエピタキシャル成長に際して、結
晶性のよい成長をさせることができる。このとき炭素の
導入には、上記のように蒸着、スパッタリングおよびイ
オン注入などを用いて、５×１０⁹ 〜１×１０¹¹個／ｃ
ｍ² とする。

【００１８】導入する際の炭素の運動エネルギーや加速
電圧は、上記の通りであるが、導入量については、繰り
返す回数にもよるが、５×１０⁹ 個／ｃｍ² 未満である
場合いは、シリコンによるドナー効果を打ち消すような
濃度を得るためには繰り返しの回数が多くなり過ぎて、
製造工程が長くかかるので好ましくなく、一方、２×１
０¹¹個／ｃｍ² を越えると、シリコン基板面やエピタキ
シャル成長させたシリコン層の表面の荒れが大きくなる
ので、炭素を複数に繰り返して導入することによって、
その表面の荒れを少なくする効果が得られない。

【００１９】本発明の半導体基板は、シリコン基板と化
合物半導体層との界面部分に、炭素の拡散層を有するこ
とで、化合物半導体層をエピタキシャル成長させた際
に、シリコン基板から化合物半導体層中に拡散したシリ
コンのドナー効果を、この炭素の拡散層から同様に化合
物半導体から拡散した炭素のアクセプタ効果によって打
ち消し合うため、この界面部分に低抵抗層の形成され
ず、高抵抗な半導体基板となる。なお、この炭素の拡散
層はシリコン基板上にシリコンをエピタキシャル成長さ
せた層であってもよい。

【００２０】

【実施例】以下、添付した図面を参照して、本発明の一
実施例を説明する。

【００２１】図１は、本発明を適用した半導体基板の製
造方法を工程順に示す断面図である。まず、図１ａに示
すように、シリコン基板１０上に、炭素イオンをイオン
注入２０する。これには、加速電圧１．０ｋｅＶ、ドー
ズ量２×１０¹¹個／ｃｍ² によって注入する。これによ
り、炭素のピーク濃度の分布が、シリコン基板１０の極
浅い部分、表面から約３０ｎｍ程度に形成される。

【００２２】次に、図１ｂに示すように、このシリコン
基板１０上に、シリコン層２１をエピタキシャル成長さ
せる。これには、シリコンエピタキシャル成長装置内へ
材料ガスとしてＳｉＨ₄ を導入し、９００℃で成長を行
う。シリコンのエピタキシャル成長はＳｉＣｌ₄ を材料
ガスとして用いても行うことができるが、この場合成長
温度が１１００℃と高いので、シリコン基板に導入した
炭素２５が拡散してしまい好ましくない。

【００２３】このエピタキシャル成長によるシリコン層
の厚さは３０ｎｍとした。このシリコン層の厚さは、炭
素を導入した深さである３０ｎｍより厚くならないこと
が重要である。

【００２４】次に、図１ｃに示すように、このエピタキ
シャル成長したシリコン層２１上から再度、加速電圧
１．０ｋｅＶ、ドーズ量２×１０¹¹個／ｃｍ² によって
炭素イオンをイオン注入し、さらに前記同様のシリコン
のエピタキシャル成長と、この炭素イオンの注入を同一
条件により５回繰り返し行った（ただし図示する場合に
は、繁雑さをさけるため省略し、２層のみ示した）。こ
れによりシリコンエピタキシャル成長層２２の、シリコ
ン層２１を含む厚さは元のシリコン基板面から約１８０
ｎｍ程度となり、このシリコンエピタキシャル成長層２
２での炭素２５の濃度は約７×１０¹⁶個／ｃｍ³ とな
る。

【００２５】次に、図１ｄに示すように、このシリコン
層２１、２２のエピタキシャル成長と炭素イオン注入を
繰り返し行った基板に、化合物半導体層として、約３μ
ｍのＧａＡｓ層１１をエピタキシャル成長する。本実施
例では、２段階成長法を用い、まず、ＭＯＣＶＤエピタ
キシャル成長装置内に上記のシリコン基板１をセット
し、水素雰囲気中で８５０℃以上で１０分間の熱処理を
行い、次いで、４００℃程度に温度を下げて、原料ガス
としてトリメチルガリウムと、アルシンを成長装置内に
導入し、２０ｎｍ程度のＧａＡｓの非晶質を堆積し、そ
の後、トリメチルガリウムの導入を止めて堆積を中断し
て、７００℃程度に１０分間程度かけて昇温し、この非
晶質状態のＧａＡｓを単結晶化して、その上に再び原料
ガスとしてトリメチルガリウムを成長装置内に導入し
て、約３μｍ程度のＧａＡｓ単結晶層１１を成長させ
た。

【００２６】このＧａＡｓ層１１のエピタキシャル成長
中に、シリコンのエピタキシャル成長層２２とＧａＡｓ
層１１との界面部分では、シリコンがＧａＡｓ層１１内
に拡散すると同時に、炭素もＧａＡｓ層１１内に拡散す
る。ＧａＡｓ層１１のエピタキシャル成長中にＧａＡｓ
層１１内に拡散したシリコンのドナー効果を炭素がアク
セプタとなって打ち消し、界面部分に高抵抗層が形成さ
れる。また、炭素濃度がＧａＡｓ層内に拡散したシリコ
ンの濃度より高くなった場合でも、炭素は、移動度が電
子と比較して非常に遅いホールをキャリアとするＰ型層
を形成するので、高抵抗層となる。

【００２７】以上のようにして出来上がった半導体基板
は、エピタキシャル成長させたＧａＡｓ層１１には、従
来のごとくＧａＡｓ層上からイオン注入などを行ってい
ないので、結晶欠陥が少く、また、シリコン基板とＧａ
Ａｓ層との界面では、低抵抗層がないので、ＧａＡｓ基
板の特徴である高電子移動度を保った高抵抗基板とな
り、デバイスを形成した場合には、デバイスとシリコン
界面との間の電気的絶縁が完全となり、優れた特性のデ
バイスが得られるものである。

【００２８】なお、本実施例において化合物半導体層と
してＧａＡｓを用いたが、本発明おいては、ＧａＡｌＡ
ｓ、ＩｎＰなどその他の化合物半導体においても好適に
適用でき、また、本実施例では、ＧａＡｓを一層とした
が、異なる化合物半導体層を積層する場合においても好
適である。

【００２９】

【発明の効果】以上説明したように、本発明によれば、
化合物半導体層のエピタキシャル成長前に予めシリコン
基板中、もしくはシリコンのエピタキシャル成長層中に
炭素を導入しておくことで、化合物半導体のエピタキシ
ャル成長中に化合物半導体内に拡散するシリコンのドナ
ー効果を炭素によって打ち消し、高抵抗化することとし
たので、エピタキシャル成長させ化合物半導体層にイオ
ン注入などによるダメージがなく、シリコン基板もしく
はシリコンエピタキシャル成長層との界面での低抵抗層
がなくなるので、シリコン基板上に化合物半導体層を形
成した半導体基板として、高抵抗な半導体基板が製造で
きる。

【００３０】また、本発明の半導体基板は、シリコン基
板もしくはシリコンエピタキシャル成長層と、化合物半
導体層との界面部分に、炭素の拡散層を有することで、
この界面部分が高抵抗化されており、また、化合物半導
体の大きな特徴である高い電子移動度が保たれ、したが
って、この半導体基板に形成されるデバイスは、バルク
基板並の特性が得られる。

【図面の簡単な説明】

【図１】 本発明を適用した一実施例の製造方法を工程
順に示す断面図である。

【図２】 従来の半導体基板の断面図である。

【符号の説明】

１０…シリコン基板、 １１…ＧａＡｓ層、 ２０…イオン注入、 ２１…シリコンエピタキシャル成長層、 ２５…導入された炭素。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 二木 登史郎 神奈川県相模原市淵野辺５−10−１ 新日 本製鐵株式会社エレクトロニクス研究所内

Claims (4)

【特許請求の範囲】
1. 【請求項１】 シリコン基板上に化合物半導体層を形成
   した半導体基板の製造方法において、 前記シリコン基板表面から表面面積１ｃｍ² に対して５
   ×１０¹⁰〜１×１０¹²個の炭素を導入する段階と、 該炭素を導入したシリコン基板上に、前記化合物半導体
   層をエピタキシャル成長する段階と、を具備することを
   特徴とする半導体基板の製造方法。
2. 【請求項２】 前記炭素の導入後、シリコンをエピタキ
   シャル成長する段階と、 該シリコンをエピタキシャル成長する段階後、表面面積
   １ｃｍ² に対して５×１０⁹ 〜２×１０¹¹個の炭素を導
   入する段階と、を有し、前記シリコンのエピタキシャル
   成長と該炭素の導入を複数回繰り返し行うことを特徴と
   する請求項１記載の半導体基板の製造方法。
3. 【請求項３】 シリコン基板上に化合物半導体層を形成
   した半導体基板において、 前記シリコン基板と前記化合物半導体層との界面部分に
   炭素の拡散層を有することを特徴とする半導体基板。
4. 【請求項４】 前記炭素の拡散層が、前記シリコン基板
   上にエピタキシャル成長させたシリコン層であることを
   特徴とする請求項３記載の半導体基板。