JPH08288214A - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JPH08288214A JPH08288214A JP8835395A JP8835395A JPH08288214A JP H08288214 A JPH08288214 A JP H08288214A JP 8835395 A JP8835395 A JP 8835395A JP 8835395 A JP8835395 A JP 8835395A JP H08288214 A JPH08288214 A JP H08288214A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- semiconductor layer
- layer
- substrate
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 デバイスが形成される化合物半導体層の結晶
性がよく、シリコン基板と化合物半導体層との界面に生
成する低抵抗層のない半導体基板の製造方法を提供す
る。 【構成】 シリコン基板上に化合物半導体層を形成した
半導体基板の製造方法において、前記シリコン基板１０
表面に、化合物半導体層１１を０．０１〜０．１μｍの
厚さエピタキシャル成長する段階と、該化合物半導体層
１１上から、酸素イオンまたは炭素イオンを、前記シリ
コン基板１０と該化合物半導体層１１との界面に達する
ようにイオン注入２０する段階と、前記化合物半導体層
上に、さらに化合物半導体層をエピタキシャル成長する
段階と、を具備することを特徴とする半導体基板の製造
方法。
性がよく、シリコン基板と化合物半導体層との界面に生
成する低抵抗層のない半導体基板の製造方法を提供す
る。 【構成】 シリコン基板上に化合物半導体層を形成した
半導体基板の製造方法において、前記シリコン基板１０
表面に、化合物半導体層１１を０．０１〜０．１μｍの
厚さエピタキシャル成長する段階と、該化合物半導体層
１１上から、酸素イオンまたは炭素イオンを、前記シリ
コン基板１０と該化合物半導体層１１との界面に達する
ようにイオン注入２０する段階と、前記化合物半導体層
上に、さらに化合物半導体層をエピタキシャル成長する
段階と、を具備することを特徴とする半導体基板の製造
方法。
Description
【０００１】
【産業上の利用分野】本発明は、シリコン基板上に化合
物半導体を形成した半導体基板およびその製造方法に関
する。
物半導体を形成した半導体基板およびその製造方法に関
する。
【０００２】
【従来の技術】化合物半導体を用いた半導体装置は、一
般にシリコン半導体を用いたデバイスより高速・高周波
域で動作することが可能であるため、次第にその利用が
広がっている。
般にシリコン半導体を用いたデバイスより高速・高周波
域で動作することが可能であるため、次第にその利用が
広がっている。
【０００３】このように化合物半導体を用いたデバイス
の需要は多くなっているにもかかわらず、それを製造す
るための半導体基板は、化合物半導体のみによるバルク
基板の場合、口径は未だ３〜４インチ、大きくても５イ
ンチ程度であり、６〜８インチさらには１２インチとい
った大口径化が達成されているシリコン基板と比較し
て、その上に形成される半導体装置の量産化を困難とす
る一因になっている。
の需要は多くなっているにもかかわらず、それを製造す
るための半導体基板は、化合物半導体のみによるバルク
基板の場合、口径は未だ３〜４インチ、大きくても５イ
ンチ程度であり、６〜８インチさらには１２インチとい
った大口径化が達成されているシリコン基板と比較し
て、その上に形成される半導体装置の量産化を困難とす
る一因になっている。
【０００４】そこで、注目されているのが、シリコン基
板上に、エピタキシャル成長法によって化合物半導体層
を成長させた半導体基板である。このようにシリコン基
板上に化合物半導体をエピタキシャル成長されること
で、提供される化合物半導体基板としての大口径化を行
うことが可能となる。また、このシリコン基板上に化合
物半導体層を形成した基板は、丈夫であり、熱伝導性が
高いために半導体装置を形成した際の放熱性に優れるな
どの特徴を有するものである。
板上に、エピタキシャル成長法によって化合物半導体層
を成長させた半導体基板である。このようにシリコン基
板上に化合物半導体をエピタキシャル成長されること
で、提供される化合物半導体基板としての大口径化を行
うことが可能となる。また、このシリコン基板上に化合
物半導体層を形成した基板は、丈夫であり、熱伝導性が
高いために半導体装置を形成した際の放熱性に優れるな
どの特徴を有するものである。
【０００５】このシリコン基板上に化合物半導体層を形
成した半導体基板は、このような多くのメリットを持つ
反面、シリコン基板に化合物半導体をエピタキシャル成
長させる際に、シリコン原子が化合物半導体層中に拡散
し、これが化合物半導体に対してドーパントとなり、シ
リコン基板と化合物半導体層との界面に低抵抗層が形成
されてしまい、デバイスの特性を劣化させるという問題
が生じる。
成した半導体基板は、このような多くのメリットを持つ
反面、シリコン基板に化合物半導体をエピタキシャル成
長させる際に、シリコン原子が化合物半導体層中に拡散
し、これが化合物半導体に対してドーパントとなり、シ
リコン基板と化合物半導体層との界面に低抵抗層が形成
されてしまい、デバイスの特性を劣化させるという問題
が生じる。
【０００６】そこで、このシリコン基板と化合物半導体
層との界面での低抵抗層によるデバイスへの影響をなく
するために、例えば、特開平５−１４４７６４号公報で
は、図２に示すように、シリコン基板１上に化合物半導
体であるＧａＡｓ層２をエピタキシャル成長させた後、
ＧａＡｓ層２の上から酸素イオン７を、シリコン基板１
基板とＧａＡｓ層２との界面８に到達するように高エネ
ルギーで注入して、この界面近傍を高抵抗層９化した半
導体基板が開示されている。
層との界面での低抵抗層によるデバイスへの影響をなく
するために、例えば、特開平５−１４４７６４号公報で
は、図２に示すように、シリコン基板１上に化合物半導
体であるＧａＡｓ層２をエピタキシャル成長させた後、
ＧａＡｓ層２の上から酸素イオン７を、シリコン基板１
基板とＧａＡｓ層２との界面８に到達するように高エネ
ルギーで注入して、この界面近傍を高抵抗層９化した半
導体基板が開示されている。
【０００７】
【発明が解決しようとする課題】しかしながら、上記の
ごとく酸素イオンを、デバイスが形成されるＧａＡｓ層
上から高エネルギーでイオン注入した場合、ＧａＡｓ層
に与えるダメージが大きい。このため上記公報において
は、このダメージを回復させるために、イオン注入後、
アニールを行っているが、ＧａＡｓ層が３〜４μｍ程度
の厚さを有する場合には、このＧａＡｓ層を通してシリ
コン基板に達するほどの酸素イオンの高エネルギー注入
を行った場合には、そのダメージはアニールによって完
全に回復させることはできず、ＧａＡｓデバイスの大き
な特徴である高い電子移動度が劣化し、ＧａＡｓデバイ
スの本来の特性、例えば、高速動作性などの特性が発揮
できないといった問題がある。
ごとく酸素イオンを、デバイスが形成されるＧａＡｓ層
上から高エネルギーでイオン注入した場合、ＧａＡｓ層
に与えるダメージが大きい。このため上記公報において
は、このダメージを回復させるために、イオン注入後、
アニールを行っているが、ＧａＡｓ層が３〜４μｍ程度
の厚さを有する場合には、このＧａＡｓ層を通してシリ
コン基板に達するほどの酸素イオンの高エネルギー注入
を行った場合には、そのダメージはアニールによって完
全に回復させることはできず、ＧａＡｓデバイスの大き
な特徴である高い電子移動度が劣化し、ＧａＡｓデバイ
スの本来の特性、例えば、高速動作性などの特性が発揮
できないといった問題がある。
【０００８】そこで、本発明の目的は、デバイスが形成
される化合物半導体層の結晶性がよく、シリコン基板と
化合物半導体層との界面に生成する低抵抗層のない半導
体基板の製造方法を提供することである。
される化合物半導体層の結晶性がよく、シリコン基板と
化合物半導体層との界面に生成する低抵抗層のない半導
体基板の製造方法を提供することである。
【０００９】
【課題を解決するための手段】上記目的を達成するため
の本発明は、シリコン基板上に化合物半導体層を形成し
た半導体基板の製造方法において、前記シリコン基板表
面に、化合物半導体層を０．０１〜０．１μｍの厚さエ
ピタキシャル成長する段階と、該化合物半導体層上か
ら、酸素イオンおよび炭素イオンのうち少なくともいず
れか一つのイオン種を、前記シリコン基板と該化合物半
導体層との界面に達するようにイオン注入する段階と、
該イオン注入する段階後、前記化合物半導体層上に、さ
らに化合物半導体層をエピタキシャル成長する段階と、
を具備することを特徴とする半導体基板の製造方法であ
る。
の本発明は、シリコン基板上に化合物半導体層を形成し
た半導体基板の製造方法において、前記シリコン基板表
面に、化合物半導体層を０．０１〜０．１μｍの厚さエ
ピタキシャル成長する段階と、該化合物半導体層上か
ら、酸素イオンおよび炭素イオンのうち少なくともいず
れか一つのイオン種を、前記シリコン基板と該化合物半
導体層との界面に達するようにイオン注入する段階と、
該イオン注入する段階後、前記化合物半導体層上に、さ
らに化合物半導体層をエピタキシャル成長する段階と、
を具備することを特徴とする半導体基板の製造方法であ
る。
【００１０】また、本発明は、前記イオン注入後の前記
化合物半導体層をエピタキシャル成長させる段階が複数
回繰り返して行われることを特徴とする半導体基板の製
造方法である。
化合物半導体層をエピタキシャル成長させる段階が複数
回繰り返して行われることを特徴とする半導体基板の製
造方法である。
【００１１】また、本発明は、前記イオン注入する段階
後、６００〜１２００℃のアニールを行うことを特徴と
する請求項１または請求項２に記載の半導体基板の製造
方法である。
後、６００〜１２００℃のアニールを行うことを特徴と
する請求項１または請求項２に記載の半導体基板の製造
方法である。
【００１２】また、本発明は、前記化合物半導体層のエ
ピタキシャル成長後、４００〜９００℃の熱サイクルア
ニールを行うことを特徴とする半導体基板の製造方法で
ある。
ピタキシャル成長後、４００〜９００℃の熱サイクルア
ニールを行うことを特徴とする半導体基板の製造方法で
ある。
【００１３】
【作用】上述のように構成された本発明は、シリコン基
板上に０．０１〜１．０μｍの化合物半導体層を形成し
た後、この化合物半導体層とシリコン基板との界面に達
するように酸素イオンまたは炭素イオンの少なくともい
ずれかをイオン注入することによって、この界面近傍で
シリコンが化合物半導体中に拡散して生じる低抵抗層を
打ち消して高抵抗化する。そして、その後化合物半導体
層を所望の厚さになるまで再度エピタキシャル成長する
ことによって、イオン注入によるダメージのない化合物
半導体層がデバイス形成層として出来上がる。
板上に０．０１〜１．０μｍの化合物半導体層を形成し
た後、この化合物半導体層とシリコン基板との界面に達
するように酸素イオンまたは炭素イオンの少なくともい
ずれかをイオン注入することによって、この界面近傍で
シリコンが化合物半導体中に拡散して生じる低抵抗層を
打ち消して高抵抗化する。そして、その後化合物半導体
層を所望の厚さになるまで再度エピタキシャル成長する
ことによって、イオン注入によるダメージのない化合物
半導体層がデバイス形成層として出来上がる。
【００１４】なお、イオン種として酸素イオンを注入し
た場合には、化合物半導体層の結晶性が酸素イオンによ
り破壊され、この部分の電子移動度が低下するので、こ
の界面部分が高抵抗化し、また炭素イオンを注入した場
合には、炭素イオンによるアクセプタ効果が、化合物半
導体中に拡散しているシリコンのドナー効果を打ち消
し、または炭素濃度が高くなることにより、電子に比べ
移動度が非常に遅いホールがキャリアとなるＰ型層が形
成されることにより高抵抗化するものである。また、こ
の化合物半導体層の厚さは、０．０１μｍ未満の場合に
は、その制御が容易ではないため、平坦性が悪くなる可
能性があり、一方１．０μｍを越えて厚くした場合に
は、イオン注入時に必要な注入エネルギーが高くなっ
て、イオン注入によるダメージが大きくなるので好まし
くない。
た場合には、化合物半導体層の結晶性が酸素イオンによ
り破壊され、この部分の電子移動度が低下するので、こ
の界面部分が高抵抗化し、また炭素イオンを注入した場
合には、炭素イオンによるアクセプタ効果が、化合物半
導体中に拡散しているシリコンのドナー効果を打ち消
し、または炭素濃度が高くなることにより、電子に比べ
移動度が非常に遅いホールがキャリアとなるＰ型層が形
成されることにより高抵抗化するものである。また、こ
の化合物半導体層の厚さは、０．０１μｍ未満の場合に
は、その制御が容易ではないため、平坦性が悪くなる可
能性があり、一方１．０μｍを越えて厚くした場合に
は、イオン注入時に必要な注入エネルギーが高くなっ
て、イオン注入によるダメージが大きくなるので好まし
くない。
【００１５】また、本発明においては、イオン注入後の
化合物半導体層のエピタキシャル成長を複数回に分けて
繰り返し行うことで、最初の化合物半導体層のイオン注
入によって生じた結晶欠陥が、その上にエピタキシャル
成長させる化合物半導体層に伝達される割合を少なくす
る。これは、エピタキシャル成長させた半導体層は、そ
の下地層に欠陥がある場合に、その欠陥のいくつかがエ
ピタキシャル成長層に伝達されることがあるので、上記
のごとく化合物半導体層のエピタキシャル成長を一度に
所望する厚さになるまで成長させずに、複数に分けて繰
り返すことで、各回のエピタキシャル成長時に伝達され
る欠陥の割合が少なくなり、デバイス形成面である最上
層の欠陥を少なくするものである。
化合物半導体層のエピタキシャル成長を複数回に分けて
繰り返し行うことで、最初の化合物半導体層のイオン注
入によって生じた結晶欠陥が、その上にエピタキシャル
成長させる化合物半導体層に伝達される割合を少なくす
る。これは、エピタキシャル成長させた半導体層は、そ
の下地層に欠陥がある場合に、その欠陥のいくつかがエ
ピタキシャル成長層に伝達されることがあるので、上記
のごとく化合物半導体層のエピタキシャル成長を一度に
所望する厚さになるまで成長させずに、複数に分けて繰
り返すことで、各回のエピタキシャル成長時に伝達され
る欠陥の割合が少なくなり、デバイス形成面である最上
層の欠陥を少なくするものである。
【００１６】また、本発明においては、イオン注入する
段階以後における化合物半導体層のエピタキシャル成長
前に、６００〜１２００℃アニール行うことでエピタキ
シャル成長時の下地となる化合物半導体層の結晶欠陥を
ある程度回復させておき、その後のエピタキシャル成長
において下地から伝達され得る結晶欠陥の数を少なくす
ることで、その上に形成される化合物半導体層の結晶欠
陥を少なくする。このアニールは、好ましくは、化合物
半導体層のエピタキシャル成長を複数回繰り返す場合に
おいては、各エピタキシャル成長の前ごとに行うとよ
い。これは、結晶欠陥が一回のアニールによっては回復
しずらいので、繰り返すエピタキシャル成長ごとにアニ
ールすることで、結晶欠陥を徐々に少なくするためであ
る。
段階以後における化合物半導体層のエピタキシャル成長
前に、６００〜１２００℃アニール行うことでエピタキ
シャル成長時の下地となる化合物半導体層の結晶欠陥を
ある程度回復させておき、その後のエピタキシャル成長
において下地から伝達され得る結晶欠陥の数を少なくす
ることで、その上に形成される化合物半導体層の結晶欠
陥を少なくする。このアニールは、好ましくは、化合物
半導体層のエピタキシャル成長を複数回繰り返す場合に
おいては、各エピタキシャル成長の前ごとに行うとよ
い。これは、結晶欠陥が一回のアニールによっては回復
しずらいので、繰り返すエピタキシャル成長ごとにアニ
ールすることで、結晶欠陥を徐々に少なくするためであ
る。
【００１７】さらに、本発明においては、化合物半導体
層をエピタキシャル成長させた後、４００〜９００℃の
温度範囲で熱サイクルアニールを行うことで、成長させ
た化合物半導体層にその下地から伝達された結晶欠陥を
減少させる。これは、化合物半導体層のエピタキシャル
成長を複数回に分けて繰り返し行った場合には、各エピ
タキシャル成長ごとに行うことで、より効果的に結晶欠
陥を減少させることができる。
層をエピタキシャル成長させた後、４００〜９００℃の
温度範囲で熱サイクルアニールを行うことで、成長させ
た化合物半導体層にその下地から伝達された結晶欠陥を
減少させる。これは、化合物半導体層のエピタキシャル
成長を複数回に分けて繰り返し行った場合には、各エピ
タキシャル成長ごとに行うことで、より効果的に結晶欠
陥を減少させることができる。
【００１８】
【実施例】以下、添付した図面を参照して、本発明の一
実施例を説明する。図１は、本発明を適用した半導体基
板の製造方法を工程順に示す断面図である。
実施例を説明する。図１は、本発明を適用した半導体基
板の製造方法を工程順に示す断面図である。
【００１９】まず、図１ａに示すように、シリコン基板
１０上に、化合物半導体層として、約０．０５μｍのＧ
ａＡｓ層１１をエピタキシャル成長する。本実施例で
は、２段階成長法を用い、まず、ＭＯＣＶＤエピタキシ
ャル成長装置内に上記のシリコン基板１をセットし、水
素雰囲気中で８５０℃以上で１０分間の熱処理を行い、
次いで、４００℃程度に温度を下げて、原料ガスとして
トリメチルガリウムと、アルシンを成長装置内に導入
し、２０ｎｍ程度のＧａＡｓの非晶質を堆積し、その
後、トリメチルガリウムの導入を止めて堆積を中断し
て、７００℃程度に１０分間程度かけて昇温し、この非
晶質状態のＧａＡｓを単結晶化して、その上に再び原料
ガスとしてトリメチルガリウムを成長装置内に導入し
て、０．０３μｍ程度のＧａＡｓ単結晶層１１を成長さ
せた。
１０上に、化合物半導体層として、約０．０５μｍのＧ
ａＡｓ層１１をエピタキシャル成長する。本実施例で
は、２段階成長法を用い、まず、ＭＯＣＶＤエピタキシ
ャル成長装置内に上記のシリコン基板１をセットし、水
素雰囲気中で８５０℃以上で１０分間の熱処理を行い、
次いで、４００℃程度に温度を下げて、原料ガスとして
トリメチルガリウムと、アルシンを成長装置内に導入
し、２０ｎｍ程度のＧａＡｓの非晶質を堆積し、その
後、トリメチルガリウムの導入を止めて堆積を中断し
て、７００℃程度に１０分間程度かけて昇温し、この非
晶質状態のＧａＡｓを単結晶化して、その上に再び原料
ガスとしてトリメチルガリウムを成長装置内に導入し
て、０．０３μｍ程度のＧａＡｓ単結晶層１１を成長さ
せた。
【００２０】次に、図１ｂに示すように、このＧａＡｓ
層１１を形成した基板に、酸素イオンまたは炭素イオン
をイオン注入２０する。酸素イオンを注入する場合に
は、加速電圧３０ｋｅＶ、ドーズ量２×１０16個／ｃｍ
2 によって注入する。これにより、酸素イオンのピーク
濃度の分布がシリコン基板１０とＧａＡｓ層１１との界
面部分に形成されて、その部分のＧａＡｓ層１１の結晶
性が破壊され、シリコン基板のシリコン原子が上記エピ
タキシャル成長中にＧａＡｓ層内に拡散してできた低抵
抗層部分の電子の移動度が低下し（結晶性が悪くなるた
め）、界面部分に高抵抗層が形成される。
層１１を形成した基板に、酸素イオンまたは炭素イオン
をイオン注入２０する。酸素イオンを注入する場合に
は、加速電圧３０ｋｅＶ、ドーズ量２×１０16個／ｃｍ
2 によって注入する。これにより、酸素イオンのピーク
濃度の分布がシリコン基板１０とＧａＡｓ層１１との界
面部分に形成されて、その部分のＧａＡｓ層１１の結晶
性が破壊され、シリコン基板のシリコン原子が上記エピ
タキシャル成長中にＧａＡｓ層内に拡散してできた低抵
抗層部分の電子の移動度が低下し（結晶性が悪くなるた
め）、界面部分に高抵抗層が形成される。
【００２１】また、炭素イオンを注入する場合には、加
速電圧２５ｋｅＶ、ドーズ量２×１０11個／ｃｍ2 によ
って注入する。これにより、炭素のピーク濃度の分布
が、酸素イン場合と同様に、シリコン基板１０とＧａＡ
ｓ層１１との界面部分に形成されて、上記エピタキシャ
ル成長中にＧａＡｓ層内に拡散したシリコンのドナー効
果を炭素がアクセプタとなって打ち消し、界面部分に高
抵抗層が形成される。また、炭素濃度がＧａＡｓ層内に
拡散しているシリコンの濃度より高くなった場合でも、
炭素は、移動度が電子と比較して非常に遅いホールをキ
ャリアとするＰ型層を形成するので、高抵抗層となる。
速電圧２５ｋｅＶ、ドーズ量２×１０11個／ｃｍ2 によ
って注入する。これにより、炭素のピーク濃度の分布
が、酸素イン場合と同様に、シリコン基板１０とＧａＡ
ｓ層１１との界面部分に形成されて、上記エピタキシャ
ル成長中にＧａＡｓ層内に拡散したシリコンのドナー効
果を炭素がアクセプタとなって打ち消し、界面部分に高
抵抗層が形成される。また、炭素濃度がＧａＡｓ層内に
拡散しているシリコンの濃度より高くなった場合でも、
炭素は、移動度が電子と比較して非常に遅いホールをキ
ャリアとするＰ型層を形成するので、高抵抗層となる。
【００２２】次に、酸素イオンまたは炭素イオンを注入
した基板を８００℃で２０分アニールする。これによ
り、イオン注入によるＧａＡｓ層１１が受けたダメージ
をある程度回復する。
した基板を８００℃で２０分アニールする。これによ
り、イオン注入によるＧａＡｓ層１１が受けたダメージ
をある程度回復する。
【００２３】次に、図１ｃに示すように、化合物半導体
層としてさらにＧａＡｓ層１２をエピタキシャル成長す
る。このエピタキシャル成長は、ＭＯＣＶＤエピタキシ
ャル成長装置内に上記の各工程を経た基板をセットし、
原料ガスとしてトリメチルガリウムと、アルシンを成長
装置内に導入し、７００℃程度に成長装置内を昇温して
０．５μｍ程度のＧａＡｓ単結晶層１２を成長させた。
これにより全体としてＧａＡｓ層の厚さが約０．５５μ
ｍとなる。
層としてさらにＧａＡｓ層１２をエピタキシャル成長す
る。このエピタキシャル成長は、ＭＯＣＶＤエピタキシ
ャル成長装置内に上記の各工程を経た基板をセットし、
原料ガスとしてトリメチルガリウムと、アルシンを成長
装置内に導入し、７００℃程度に成長装置内を昇温して
０．５μｍ程度のＧａＡｓ単結晶層１２を成長させた。
これにより全体としてＧａＡｓ層の厚さが約０．５５μ
ｍとなる。
【００２４】次に、このＧａＡｓ層１２を形成した基板
を８５０〜４００℃で熱サイクルアニールをする。これ
により、ＧａＡｓ層１２にＧａＡｓ層１１から伝達され
た結晶欠陥が取り除かれる。
を８５０〜４００℃で熱サイクルアニールをする。これ
により、ＧａＡｓ層１２にＧａＡｓ層１１から伝達され
た結晶欠陥が取り除かれる。
【００２５】次に、図１ｄに示すように、前記ＧａＡｓ
層１２と同様にしてＧａＡｓ層をエピタキシャル成長
し、前記熱サイクルアニールを行い、さらにＧａＡｓを
成長させる工程を５回繰り返して、ＧａＡｓ層１３を形
成する。これにより、全体（ＧａＡｓ層１１、１２およ
び１３）としてＧａＡｓ層の厚さが約３μｍのシリコン
基板上にＧａＡｓ層を有する半導体基板が出来上がる。
層１２と同様にしてＧａＡｓ層をエピタキシャル成長
し、前記熱サイクルアニールを行い、さらにＧａＡｓを
成長させる工程を５回繰り返して、ＧａＡｓ層１３を形
成する。これにより、全体（ＧａＡｓ層１１、１２およ
び１３）としてＧａＡｓ層の厚さが約３μｍのシリコン
基板上にＧａＡｓ層を有する半導体基板が出来上がる。
【００２６】出来上がったこの半導体基板の再上層のＧ
ａＡｓ層１３は、結晶欠陥がバルクＧａＡｓ基板並に少
く、また、シリコン基板１とＧａＡｓ層１１との界面で
は、低抵抗層がないので、ＧａＡｓ基板の特徴である高
電子移動度を保った高抵抗基板となり、デバイスを形成
した場合には、デバイスとシリコン界面との間の電気的
絶縁が完全となり、優れた特性のデバイスが得られるも
のである。
ａＡｓ層１３は、結晶欠陥がバルクＧａＡｓ基板並に少
く、また、シリコン基板１とＧａＡｓ層１１との界面で
は、低抵抗層がないので、ＧａＡｓ基板の特徴である高
電子移動度を保った高抵抗基板となり、デバイスを形成
した場合には、デバイスとシリコン界面との間の電気的
絶縁が完全となり、優れた特性のデバイスが得られるも
のである。
【００２７】なお、本実施例において各化合物半導体層
としてＧａＡｓを用いたが、本発明おいては、ＧａＡｌ
Ａｓ、ＩｎＰなどその他の化合物半導体においても好適
に適用でき、また、異なる化合物半導体層を積層する場
合においても好適である。
としてＧａＡｓを用いたが、本発明おいては、ＧａＡｌ
Ａｓ、ＩｎＰなどその他の化合物半導体においても好適
に適用でき、また、異なる化合物半導体層を積層する場
合においても好適である。
【００２８】
【発明の効果】以上説明したように、本発明によれば、
デバイスが形成される化合物半導体層では、結晶欠陥が
少なく、なおかつ、シリコン基板と化合物半導体層との
界面においては低抵抗層の存在しない高抵抗な、シリコ
ン基板上に化合物半導体層を有する半導体基板が製造で
きる。
デバイスが形成される化合物半導体層では、結晶欠陥が
少なく、なおかつ、シリコン基板と化合物半導体層との
界面においては低抵抗層の存在しない高抵抗な、シリコ
ン基板上に化合物半導体層を有する半導体基板が製造で
きる。
【図１】 本発明を適用した一実施例の製造方法を工程
順に示す断面図である。
順に示す断面図である。
【図２】 従来の半導体基板の断面図である。
１０…シリコン基板、 １１、１２、１３…ＧａＡｓ層、 ２０…イオン注入。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/324 Ｈ０１Ｌ 21/265 Ｊ (72)発明者 二木 登史郎 神奈川県相模原市淵野辺５−10−１ 新日 本製鐵株式会社エレクトロニクス研究所内
Claims (4)
- 【請求項１】 シリコン基板上に化合物半導体層を形成
した半導体基板の製造方法において、 前記シリコン基板表面に、化合物半導体層を０．０１〜
０．１μｍの厚さエピタキシャル成長する段階と、 該化合物半導体層上から、酸素イオンおよび炭素イオン
のうち少なくともいずれか一つのイオン種を、前記シリ
コン基板と該化合物半導体層との界面に達するようにイ
オン注入する段階と、 該イオン注入する段階後、前記化合物半導体層上に、さ
らに化合物半導体層をエピタキシャル成長する段階と、
を具備することを特徴とする半導体基板の製造方法。 - 【請求項２】 前記イオン注入後の前記化合物半導体層
をエピタキシャル成長させる段階が複数回繰り返して行
われることを特徴とする請求項１に記載の半導体基板の
製造方法。 - 【請求項３】 前記イオン注入する段階後、６００〜１
２００℃のアニールを行うことを特徴とする請求項１ま
たは請求項２に記載の半導体基板の製造方法。 - 【請求項４】 前記化合物半導体層のエピタキシャル成
長後、４００〜９００℃の熱サイクルアニールを行うこ
とを特徴とする請求項１または請求項２に記載の半導体
基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8835395A JPH08288214A (ja) | 1995-04-13 | 1995-04-13 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8835395A JPH08288214A (ja) | 1995-04-13 | 1995-04-13 | 半導体基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08288214A true JPH08288214A (ja) | 1996-11-01 |
Family
ID=13940464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8835395A Withdrawn JPH08288214A (ja) | 1995-04-13 | 1995-04-13 | 半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08288214A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005285955A (ja) * | 2004-03-29 | 2005-10-13 | Ngk Insulators Ltd | 能動的高抵抗半導体層を有する半導体装置及びその製造方法 |
| KR20170003838A (ko) * | 2015-06-30 | 2017-01-10 | (재)한국나노기술원 | 실리콘 기판 상에 결함이 억제된 화합물 반도체 에피층의 성장방법 |
-
1995
- 1995-04-13 JP JP8835395A patent/JPH08288214A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005285955A (ja) * | 2004-03-29 | 2005-10-13 | Ngk Insulators Ltd | 能動的高抵抗半導体層を有する半導体装置及びその製造方法 |
| KR20170003838A (ko) * | 2015-06-30 | 2017-01-10 | (재)한국나노기술원 | 실리콘 기판 상에 결함이 억제된 화합물 반도체 에피층의 성장방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0142191B1 (ko) | 헤테로에피택셜 구조물 및 이의 형성 방법 | |
| JP3970011B2 (ja) | 半導体装置及びその製造方法 | |
| JP4582487B2 (ja) | ＳｉＧｅオンインシュレータ基板材料 | |
| EP0090940B1 (en) | Method of forming emitter and intrinsic base regions of a bipolar transistor | |
| US3900345A (en) | Thin low temperature epi regions by conversion of an amorphous layer | |
| JPH06507274A (ja) | 準安定第１５族合金の酸化物および窒化物および第１５族元素の窒化物およびそれらから形成された半導体装置 | |
| US9536741B2 (en) | Method for performing activation of dopants in a GaN-base semiconductor layer by successive implantations and heat treatments | |
| JP2004363592A (ja) | 十分に格子緩和された高品質ＳｉＧｅオン・インシュレータ基板材料を製造する方法、基板材料、およびヘテロ構造 | |
| JP2009503813A (ja) | シリコンゲルマニウムバッファ層における転位位置を制御するための方法 | |
| JPH0469814B2 (ja) | ||
| JP3353277B2 (ja) | エピタキシャルウェハの製造方法 | |
| JPS5821419B2 (ja) | 格子欠陥除去方法 | |
| JPH08191140A (ja) | Ｓｏｉ基板の製造方法 | |
| JP4856544B2 (ja) | 埋込多孔質シリコン層の酸化によるシリコン・ゲルマニウムオンインシュレータ構造の形成 | |
| JP2001148473A (ja) | 半導体装置及びその製造方法 | |
| JP2002217413A (ja) | 半導体装置製造方法 | |
| JPH08288214A (ja) | 半導体基板の製造方法 | |
| JPH04264724A (ja) | 半導体基板の製造方法 | |
| JP2503628B2 (ja) | バイポ―ラトランジスタの製造方法 | |
| JPH05235005A (ja) | 半導体基板及びその製造方法 | |
| JPS6392030A (ja) | 半導体装置の製造方法 | |
| JPH08288215A (ja) | 半導体基板の製造方法およびその半導体基板 | |
| JPS6327852B2 (ja) | ||
| JPH05335530A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH09306844A (ja) | 半導体装置の製造方法および半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020702 |