JP2009503813A - シリコンゲルマニウムバッファ層における転位位置を制御するための方法 - Google Patents

シリコンゲルマニウムバッファ層における転位位置を制御するための方法 Download PDF

Info

Publication number
JP2009503813A
JP2009503813A JP2008522756A JP2008522756A JP2009503813A JP 2009503813 A JP2009503813 A JP 2009503813A JP 2008522756 A JP2008522756 A JP 2008522756A JP 2008522756 A JP2008522756 A JP 2008522756A JP 2009503813 A JP2009503813 A JP 2009503813A
Authority
JP
Japan
Prior art keywords
silicon germanium
layer
substrate
dislocation
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008522756A
Other languages
English (en)
Other versions
JP5175189B2 (ja
Inventor
シエ，ヤーホン
ユン，テシク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THE REGENTS OF THE UNIVERSITY OF CARIFORNIA
Original Assignee
THE REGENTS OF THE UNIVERSITY OF CARIFORNIA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THE REGENTS OF THE UNIVERSITY OF CARIFORNIA filed Critical THE REGENTS OF THE UNIVERSITY OF CARIFORNIA
Publication of JP2009503813A publication Critical patent/JP2009503813A/ja
Application granted granted Critical
Publication of JP5175189B2 publication Critical patent/JP5175189B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)

Abstract

基板上に設けられたシリコンゲルマニウムバッファ層の中の転位位置を制御するための方法が、基板上に歪んだシリコンゲルマニウム層を蒸着するステップと、シリコンゲルマニウム層の１又はそれ以上の領域に転位誘発物質を照射するステップとを有する。転位誘発物質は、イオン、電子、又は他の照射源を含んでよい。シリコンゲルマニウム層の中の転位が、１又はそれ以上の領域に設けられている。そして、基板及び歪んだシリコンゲルマニウム層にアニーリングプロセスを施して、緩和した状態に歪んだシリコンゲルマニウム層を変える。歪んだシリコン又はシリコンゲルマニウム層の最上部を、緩和したシリコンゲルマニウム層の上に蒸着してもよい。そして、半導体ベースのデバイスを、歪んだシリコン又はシリコンゲルマニウム層の傷を付けていない領域に作製する。貫通転位が、ＳｉＯ２絶縁領域に変わる領域がダメージを受けるのを抑制する。
【選択図】図１１

Description

本開示は、一般に、シリコン又はシリコンゲルマニウムバッファ層といった半導体等のバッファ層における転位位置を制御するための方法に関する。さらに、本開示は、シリコンベース又はシリコンゲルマニウムベースのデバイスといった、半導体で形成される基板の貫通転位を密度を減らすための方法に関する。
シリコンゲルマニウム（ＳｉＧｅ）及び歪んだシリコン（Ｓｉ）べースのデバイスといった半導体材料は、例えば、次世代の半導体デバイスとして注目を集めている。ＳｉＧｅ及びＳｉベースのデバイスは、例えば、シリコン基板上に配置されたシリコンのチャネル層を使用する現在の半導体デバイスに関する問題に取り組んでいる点で興味深い。ＳｉＧｅ及びＳｉベースのチャネルデバイスは、現在のシリコンチャネルデバイスよりも潜在的に高いキャリヤ移動度を具える高速デバイスに使用される可能性がある。
ＳｉＧｅチャネルは、一般に、シリコンとゲルマニウムとの間の格子定数の大きな不整合のため、シリコン基板上に成長させるのが難しい。従って、現在の方法は、良質の緩和シリコンゲルマニウム中間層又は「仮想基板」を採用して、下位のシリコン基板（例えば、基板）よりも大きな格子定数を与えている。例えば、引張歪みを受けるＳｉの薄いエピタキシャル層をＭＯＳＦＥＴチャネルとして使用すべき「仮想基板」の上部に成長させる。
現在の適用においては、例えば、シリコンゲルマニウムバッファ層を、分子線エピタキシー又は化学気相蒸着（ＣＶＤ）を介したヘテロエピタキシーによってシリコン基板上に成長させる。成長条件は、シリコンゲルマニウムバッファ層が、シリコン基板よりもその面に高い面内の格子定数をもたらす成長プロセスにわたって、ほぼ完全な歪み緩和の状態にあることである。格子定数の増加により、緩和シリコンゲルマニウム層に形成される「不整合転位」がもたらされる。エピタキシャル成長及び緩和の代表的温度では、このような転位が、例えば（１１１）面を移動する６０°型の転位を具える。
一般に、緩和プロセスの際に、転位ハーフループの不整合セグメントのみが、面内歪みの緩和に寄与する。従って、（例えば、貫通転位とは対照的に）不整合セグメントは、一般に緩和バッファ層であるのが望ましい。しかしながら、各転位ハーフループに関する貫通アームは望ましくない。このため、緩和ＳｉＧｅバッファ層の作製方法の目的は、貫通転位密度に対する不整合の比を最小限にすることである。さらに、基板の界面の凸凹に関係する界面散乱を減らすのに平らな面が望ましい。
傾斜シリコンゲルマニウムバッファ層の使用が、良質なシリコンゲルマニウム仮想基板を得るための一つの可能性有る方法として研究されている。一般に、これは、ＳｉＧｅバッファ層の中に連続的に傾斜した量のＧｅを具えるＳｉＧｅバッファ層を含む。例えば、シリコン基板上に成長した一定組成を具える（すなわち、傾斜していない）ＳｉＧｅ層のケースでは、成長の際に転位が核生成して相互に作用する。このような相互作用により転位が基板の端部に伝播するのが妨げられ、ＳｉＧｅ層の基板上に多くの貫通アームを残す。
一方、傾斜Ｇｅ組成を使用する場合、シリコン基板上のＳｉＧｅ層の緩和の際に、歪みの蓄積率が減少することによって、面にわたった転位の核形成が抑制される。従って、転位間の相互作用が減り、ＳｉＧｅ層の面の貫通アーム転位の密度が減る。例えば、シリコン基板上に直接成長した一定のＳｉＧｅ層では、貫通転位密度は、約１０８〜９／ｃｍ２である。これに対して、シリコン基板上に成長した傾斜ＳｉＧｅ層における貫通転位密度は、約１０４〜５／ｃｍ２である。傾斜ＳｉＧｅが貫通転位密度を減らす一方で、Ｇｅの傾斜率が一般に１０％／μｍ以下に低下する。従って、傾斜ＳｉＧｅバッファ層の厚さが厚くなけらばならず、他にも理由はあるが、製造コストが増加し熱抵抗が増加するため、このようなことが欠点となる。このため、傾斜ＳｉＧｅバッファ層が厚いことで、ＳｉＧｅベースのデバイスを使用できる実際の適用件数を減らしている。さらに、歪み緩和傾斜ＳｉＧｅバッファ層は、一般に粗い面を有する。
貫通転位密度を減らすための一つの方法は、シリコンゲルマニウム層の成長に先だって、低温シリコンバッファ層を採用することを有している。さらに、歪んだＳｉＧｅ層の成長及びこれに続くアニーリングの後のイオン注入が、貫通転位密度を減らすための可能性のある解決法として研究されている。一般的に、これらの方法は、低温シリコンバッファ層又はイオン注入を介して層に非平衡点欠陥を導入し、その後で点欠陥のクラスタリングを導入して歪みを緩和させることによって機能する。これにより、低密度の貫通転位が生じる。これらの方法により減少した貫通密度の値は１０４／ｃｍ２であると分かっている。
上記のように提案された解決法は、シリコン基板上に直接成長した一定組成のＳｉＧｅ層と比較して貫通転位密度が減少したＳｉＧｅバッファ層を示している。しかしながら、それにもかかわらず、バッファ層がシリコン基板上に成長する場合、貫通転位の密度は約１／ｃｍ２よりも高い。さらに、貫通転位は、基板全体にわたってランダムに分布している。貫通転位のこのようなランダムな分布により、基板上に形成された個々のデバイスの性質が偏ることになる。言い換えれば、貫通転位は、基板の面上に形成されたいくつかのデバイスの品質を下げる一方で、他のデバイスの品質を下げない。
理想的には、緩和ＳｉＧｅバッファ層は、面の全体又はかなりの部分に貫通転位を有しない。しかしながら、デバイス作製の観点から、基板の面全体に必ずしも貫通転位が無いとは限らない。例えば、現在の半導体設計では、個々のデバイスを基板上に作製して、ノンファンクショナル・フィールドオキサイド（ｎｏｎ−ｆｕｎｃｔｉｏｎａｌ ｆｉｅｌｄ ｏｘｉｄｅ）又はトレンチ絶縁領域によって分けられる。これらの領域を採用して近接するデバイスと離してよい。このため、デバイスを組み付けるべき面の領域から貫通転位を取り除くことによって、適切な状態に達する可能性がある。従って、デバイスを組み付ける位置制御を行う領域に貫通転位無しに、緩和ＳｉＧｅ層を形成するのが望ましい。
Ｇｅ注入あり及び注入無しのパターン付けしたシリコンメサ構造を形成することによって、転位分布の位置を制御するための試みがなされている。例えば、Ｆｉｔｚｇｅｒａｌｄらによる、Ｅｌｉｍｉｎａｔｉｏｎ ｏｆ Ｄｉｓｌｏｃａｔｉｏｎｓ ｉｎ Ｈｅｔｅｒｏｅｐｉｔａｘｉａｌ ＭＢＥ ａｎｄ ＲＴＣＶＤ ＧｅｘＳｉ１−ｘ Ｇｒｏｗｎ ｏｎ Ｐａｔｔｅｒｎｅｄ Ｓｉ Ｓｕｂｓｔｒａｔｅｓ，Ｊ．Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ，１９，９４９（１９９０）は、パターン付けしたシリコンメサ構造を作製し、その後その上にＳｉＧｅ層を成長させるプロセスを説明している。パターン付けしたメサ構造は、小さな成長領域に転位相互作用を制限して貫通セグメントがメサ端部から抜けることができることによって、貫通転位密度を減らす。
ＷａｔｓｏｎらによるＩｎｆｌｕｅｎｃｅ ｏｆ Ｍｉｓｆｉｔ Ｄｉｓｌｏｃａｔｉｏｎ Ｉｎｔｅｒａｃｔｉｏｎｓ ｏｎ Ｐｈｏｔｏｌｕｍｉｎｅｓｃｅｎｃｅ Ｓｐｅｃｔｒａ ｏｆ ＳｉＧｅ ｏｎ ｐａｔｔｅｒｎｅｄ Ｓｉ，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．８３，３７７３（１９９８）は、注入の前に予めパターン付けしたＧｅ注入したＳｉ領域へのＳｉＧｅ層の成長の際に転位核生成を制御するためのプロセスを説明している。しかしながら、非平面メサ構造が平らなシリコンＶＬＳＩ技術に基本的に適していないため、メサ構造の使用が複雑となる。
シリコン基板上の成長した平らな歪んだシリコンゲルマニウム層の選択したエリア又は領域に転位を形成するための方法が開示されている。また、この方法は、平らなシリコン基板の選択したエリア又は領域に転位を形成するために使用する。本方法の一態様では、イオン注入、イオンビーム照射、又は他のエネルギビーム照射を介して選択した領域に意図的に傷を付けることによって、転位を形成する。
ダメージ領域は、複数の転位ハーフループ又はフルループを含んでいる。アニーリングプロセスの後に、不整合セグメントが一方のダメージ領域から他方のダメージ領域に伝播できることによって、転位がシリコンゲルマニウム層の歪みを緩和させる。ダメージ領域では、転位密度が極めて高く、広範囲に及ぶ転位間の相互作用をもたらす。ダメージ領域の周辺におけるバーガースベクトルを具えた転位ハーフループは、アニーリングの際に歪んだ膜に自由に移動する。最終的な結果は、ダメージ領域が、転位ハーフループのための障壁／シンク（ｓｉｎｋｓ）とともに、発生源として機能することである。
ある実施例では、方法が、基板又は下位のＳｉＧｅ層のダメージを受けた又はイオン注入した領域に転位、特に貫通転位を形成する。ある態様では、貫通転位の場所をリソグラフィで規定してもよい。
本方法が、（基板面全体にわたって測定されるように）従来の緩和したバッファ層よりも大きい平均貫通密度値を有する基板を形成する一方で、密度が、能動型電子デバイスを形成するのに使用しない１又はそれ以上の領域に集中する。こららの「傷付けられていない」又はダメージを受けていない領域の貫通転位密度は、出発シリコンウェハーと同じ位低い。転位が優先的に形成されるダメージ領域を、トレンチ絶縁領域又はフィールドオキサイド領域のために使用してもよいため、基板の領域を可能性を無駄にする減らす。
本方法を使用するダメージ領域全体の割合は、以下のように見積もられる。従来のリソグラフィ技術を用いてダメージ領域の幅を０．１μｍ程度に狭く規定してもよい。ダメージ領域間の間隔を、５０μｍ又はそれ以上のオーダーである平均不整合転位長さで決定してもよい。結果的に、ダメージ領域によって占められる割合は、おそらく１％よりも低い。
本プロセスの一態様によれば、貫通アームが１又はそれ以上の「ダメージ」領域に位置しており、基板の残りの領域（又は上位層）には、実質的に貫通転位が無い。ダメージ領域は、基板の表面領域全体のうちの小さな割合を占める。デバイス間の絶縁のためにフィールドオキサイド又はトレンチにダメージ領域を形成してもよいため、基板の表面を無駄にすることが避けられる。
別の実施例によれば、薄いシリコン層を核形成抑制層としてシリコンゲルマニウム層の上方に成長させてもよい。シリコン「キャップ」層は、ＳｉＧｅ層自由面における転位ループの核形成を抑制する。また、このプロセスを、成長温度、厚さ、ＳｉＧｅ層のＧｅ組成、及びアニーリング条件といった、他のパラメータに関して最適化して、基板の非ダメージ領域における望ましくない転位の核形成を抑制してもよい。
別の実施例によれば、シリコンゲルマニウムバッファ層における転位位置を制御するための方法が、基板を用意するステップと、基板上に歪んだシリコンゲルマニウム層を蒸着するステップとを有する。そして、シリコンゲルマニウム層の１又はそれ以上の領域に転位誘発物質を放射する。転位誘発物質は、イオンビーム、電子ビーム、他の放射源を有してよい。そして、基板及び歪んだシリコンゲルマニウム層にアニーリングプロセスを施して、歪んだシリコンゲルマニウム層を、コヒーレントに歪んだ状態、すなわち転位の無い状態から、転位を具えた緩和状態に変える。シリコンゲルマニウム層の転位は、１又はそれ以上の領域に優先的に位置する。例えば、１又はそれ以上の領域が高濃度の貫通転位を含む一方で、基板の残りの領域が実質的に貫通転位が無くてもよい。
別の実施例によれば、シリコンゲルマニウムバッファ層における転位位置を制御するための方法が、基板を用意するステップと、転位誘発物質を基板の１又はそれ以上の領域に照射するステップとを有する。そして、歪んだシリコンゲルマニウムを基板上に蒸着する。そして、基板及び歪んだシリコンゲルマニウム層にアニーリングプロセスを施して、歪んだシリコンゲルマニウム層を緩和状態に変える。本プロセスによれば、シリコンゲルマニウム層の転位が１又はそれ以上の領域に位置する。
さらに別の実施例によれば、基板上に量子ドットアレイを形成するための方法が、基板を用意するステップと、基板上に歪んだシリコンゲルマニウム層を蒸着するステップとを有する。シリコンゲルマニウム層の１又はそれ以上の領域に転位誘発物質を照射する。そして、基板及び歪んだシリコンゲルマニウム層にアニーリングプロセスを施して、歪んだシリコンゲルマニウム層を緩和状態に変える。シリコンゲルマニウム層における緩和は、緩和シリコンゲルマニウム層における転位ネットワークを形成する。そして、転位ネットワーク上に量子ドットを形成する。
このように、シリコンゲルマニウムバッファ層における転位位置を制御するための方法を提供することが一つの目的である。貫通転位をダメージ層の中に隔離するように、シリコンゲルマニウム層の選択した領域に傷を付けることが別の目的である。さらに、貫通転位を含むダメージ領域をフィールド・オキサイド領域及び／又は絶縁トレンチに変えることが目的である。
ここで、図１から図１９を参照して、例えば、シリコンゲルマニウム（ＳｉｘＧｅ１−ｘ）で形成したバッファ層の中の転位位置を制御するためのプロセスの一実施例を開示する。当然ながら、バッファ層をシリコンゲルマニウム以外の材料で形成してよい。図１及び図２は、上に配置した歪んだシリコンゲルマニウム層４を有する基板２を示す。基板２を、例えば、シリコン又は他の半導体材料で形成してよい。さらに、基板２は、ウェハー等の形を取ってもよい。歪んだシリコンゲルマニウム層４を、例えば、分子線エピタキシー及び／又は化学気相蒸着（ＣＶＤ）といった製造プロセスを通して形成してもよいが、特許請求の範囲の内容は、このような特定のプロセスの範囲に限定されない。歪んだシリコンゲルマニウム層４を、中に形成される転位が無い状態で形成してもよい。さらに、歪んだシリコンゲルマニウム層４が、ほぼ平らな上面を有してもよい。歪んだシリコンゲルマニウム層４を、例えば、準安定状態又は平衡状態のいずれかにおいて成長温度で成長させてもよい。
図３及び図４は、歪んだシリコンゲルマニウム層４の上に配置されたマスク６を示す。このマスク６は、その後の照射ステップで傷を付ける予め規定した領域（詳細を以下に説明する）を規定するのに使用する。従来又は最近開発されたリソグラフィ技術を採用して、このような予め規定した領域を形成してもよい。例えば、リソグラフィ技術は、フォトリソグラフィ、電子ビームリソグラフィ、イオンビームリソグラフィ、ナノインプリント法、及びソフトリソグラフィプロセスを含む。図３及び図４は、歪んだシリコンゲルマニウム層４の上又はその上方に配置されたマスク６を示す。マスク６を、例えば、フォトレジスト、誘電体、又は他の適切な材料で形成してよい。
代替的なプロセスでは、マスク６をシリコンゲルマニウムの歪み層４の面から離して配置してもよい。例えば、マスク６をステンシルマスク６で形成してもよい。
図３及び図４に示すように、マスク６は開口領域６ａ及びブロック領域６ｂを有している。開口領域６ａは、歪んだシリコンゲルマニウムの層４の少なくとも一部が、例えば、以下に詳述するような、その後の照射のために露出している。
図５及び図６は、転位誘発物質８を歪んだシリコンゲルマニウム層４の１又はそれ以上の領域４ａに照射するプロセスを示す。１又はそれ以上の領域４ａは、マスク６の開口領域６ａを通して露出したシリコンゲルマニウム層４の領域である。１又はそれ以上の領域４ａに照射するプロセスは、このような領域４ａに傷を付けて転位１０を形成する。このため、このような特定の実施例では、シリコンゲルマニウム層４の１又はそれ以上の領域４ａに優先的に転位１０を形成する。転位１０は、転位ループを有してよい。
転位誘発物質８は、シリコンゲルマニウム層４に転位を形成できるイオンビーム、電子ビーム、又は他のエネルギ照射源（例えば、電子ビーム又はＸ線）を有してよい。一般に、転位誘発物質８は、露出した面又は基板２の格子を乱すことができなければならない。例えば、転位誘発物質８は、ゲルマニウムイオンビーム（Ｇｅ＋イオン）を含んでいる。転位を導入できる他のイオンの例として、シリコンイオン、酸素イオン、水素イオン、ヘリウムイオン、ネオンイオン、窒素イオン、炭素イオン、及びアルゴンイオンがある。また、ホウ素、リン、ヒ素及びアンチモンといった、従来のドーパント元素を（イオン又は電気的中性の状態で）使用してもよい。このように、転位誘発物質８は、例えば、中性又は非イオンの種類を有する。シリコンゲルマニウム層４の領域４ａ（例えば、ダメージ領域）は、転位誘発物質８が作用することに起因する多数の転位ループを含んでいる。
（例えば、図５に示すように）転位１０の中の（１１１）面の＜１１０＞方向における転位ループは、その後の歪み緩和工程において歪み緩和を伝達及びこれに寄与する。（図４に示すような）領域４ａの性質及び／又は特性は、組み立て又は作製しようとするデバイスの構造及び／又は機能とともに、シリコンゲルマニウム層４の応力レベル、シリコンゲルマニウム層４の形状によって、少なくとも一部分において影響を受ける可能性がある。ダメージ領域が、全体的にシリコンゲルマニウム層４の奥深く、例えば、（図５及び図６に示すように）基板２とシリコンゲルマニウム層４との界面、又は基板２の内部にあってもよい。図５及び図６は、シリコンゲルマニウム層４の面を横切るレーン状の領域４ａを示す。領域４ａは、（図５に示すように）交差する方向に設けられた複数のレーンを有してよい。一般的に、領域４ａ（例えば、レーン）の幅は、それに形成される転位ループの臨界半径よりも大きくてよい。臨界半径は、転位ハーフループの形成がエネルギー的に起こり易くなる半径として規定される。
転位ループは、約１０ｎｍから約５０ｎｍの範囲内の臨界半径を有する。従って、特定の実施例では、領域４ａの幅は、例えば、約１０ｎｍ及び５０ｎｍよりも大きい。当然ながら、特許請求の範囲の内容は、このような観点の範囲に限定されない。
図７及び図８は、シリコンゲルマニウム層４の面の上方のマスク６を取り除いた状態を示す。歪んだシリコンゲルマニウム層４を緩和させるのに先立って、マスク６を取り除いてもよい。代替的な実施例では、歪んだシリコンゲルマニウム層４を緩和させた後に、マスク６を取り除いてもよい。図７及び図８に示すように、転位１０が、転位をほどんど又は少ししか含まない領域４ｂ（例えば、非ダメージ領域）といった他の領域以外の領域４ａに含まれている。
図９及び図１０は、緩和したシリコンゲルマニウム層１２を含む基板２を示す。歪んだシリコンゲルマニウム層４及び基板２は、アニーリングプロセスを受けて、シリコンゲルマニウム層４の中の歪みを、例えば、図９及び図１０に示すような緩和シリコンゲルマニウム層１２に緩和させる。そして、アニーリングプロセスが、転位ロープを「引き出し」て、領域４ａといった一方の領域から他方の領域４ａに不整合転位セグメント１４を伝える。このため、不整合転位セグメント１４の伝達により、貫通転位１６が領域４ａの中に残るようにして、シリコンゲルマニウム層４の中の歪みが解放される。これにより、貫通転位（例えば、貫通アーム）が、ほとんど又はわずかしか領域４ｂの中に存在しなくなる。
例えば、約４００℃から約１０００℃の範囲の温度でアニーリングプロセスを実施してよいが、特許請求の範囲の内容は、このような観点の範囲に限定されない。アニーリングは、例えば、１０分から約２時間までといった時間、高温で進行する。しかしながら、特許請求の範囲の内容は、このような観点の範囲に限定されないことに留意されたい。アニーリングプロセスは、アニーリングが複数の温度及び／又はアニーリング時間で行われる複数の工程又は複数のシーケンスのアニーリングプロセスを有してもよい。アニーリングプロセスは、酸化性雰囲気とはいえない雰囲気で行われる。例えば、アニーリングプロセスは、真空雰囲気又は不活性ガス（例えば、アルゴン又は窒素）雰囲気中で、焼鈍炉又は急速熱焼鈍チャンバ内で行われる。
基板２及び歪んだシリコンゲルマニウム層４に、ランダムな表面部位での転位核形成を減らしたり又は妨げるようなアニーリング条件を施してもよい。表面でのランダムな核形成を減らすための一つの方法は、アニーリングプロセスに先立って、歪んだシリコンゲルマニウム層４の上に成長するシリコンキャプ層（図示せず）を形成することである。また、領域４ａにおけるダメージの形成に先立って、シリコンキャプ層の形成を行ってもよい。
図９及び図１０に示すように、不整合転位セグメント１４は、互いにほぼ垂直な交差パターンによって伝わる。図１１に示すように、不整合転位セグメント１４が２つのほぼ垂直な方向に伝わるような横切った又は交差するパターンを形成する。このように、領域４ｂは交差する不整合転位セグメント１４のネットワークを含んでいるが、貫通転位１６が実質的に無くてもよい。図１１に示すような交差レーン（例えば、横切るパターン）を、別々のプロセス、又はそうでなければ同時に形成してもよい。例えば、あるプロセスでは、マスク６を使用して第１の方向に領域４ａに傷を付けてもよい。そして、シリコンゲルマニウム層４が（例えば、アニーリングプロセスによって）緩和する。そして、別のパターン形成プロセスを、同一又は異なるマスク６のいずれかを用いて行う。マスク６を使用して（例えば、第１の方向に対して実質的に垂直な）第２の方向に領域に作用させ又はこれに傷を付ける。そして、シリコンゲルマニウム層を緩和させて不整合転位セグメント１４の垂直なネットワークを形成する。
代替的なプロセスでは、不整合転位セグメント１４の垂直なネットワークを実質的に同時に形成してもよい。このようなプロセスでは、１又はそれ以上のマスク６を使用して、シリコンゲルマニウム層４に傷を付ける。基板２及びシリコンゲルマニウムのダメージ層４にアニーリングプロセスを施して、両方向同時にシリコンゲルマニウムを緩和させる。このような代替的なプロセスは、それに続くプロセスに備わっている付加的なプロセス工程を省いてもよい。しかしながら、それに続くプロセスは、転位相互作用を減らす。
図１２及び図１３は、緩和したシリコンゲルマニウム層１２の上又は上方に形成される最上層２０を形成するプロセスを示す。最上層２０を、例えば、歪んだシリコン又はシリコンゲルマニウムで形成してよい。最上層２０を使用して、例えば、トランジスタといった半導体デバイスのための歪んだシリコンチャネル層を形成してよい。最上層２０に歪んだシリコンを使用する場合、約２０％のＧｅを有するＳｉｘＧｅ１−ｘを採用してもよい。逆に、（例えば、ＰＭＯＳＦＥＴに適用するために）歪んだＧｅを使用する場合、約７０％のＧｅを有するＳｉｘＧｅ１−ｘを採用してもよい。しかしながら、このようなプロセスは、Ｇｅの特定の組成に限定されないことに留意されたい。むしろ、このようなプロセスを、Ｇｅ組成が０％から１００％の範囲にあるＳｉｘＧｅ１−ｘに使用してもよい。
図１４及び図１５は、最上層２０の上方に配置されたマスク２２を示す。マスク２２は、開口領域２２ａ及びブロック領域２２ｂを有する。このマスク２２は、本書に記載したマスク６と同じであるか又は異なっていてもよい。最上層２０は、マスク２２の開口領域２２ａを介して露光した領域２０ａを有する。逆に、マスク２２のブロック領域２２ｂを使用して、以下に説明するように、最上層２０に領域２０ｂ（例えば、非ダメージ領域）を形成してもよい。
図１６及び図１７は、領域４ａ，２０ａの二酸化シリコン絶縁領域２４への変形を示す。これを、トレンチエッチング及びＳｉＯ２の蒸着、フィールド酸化、又は領域４ａ，２０ａへの酸素イオン注入及びこれに続くＳｉＯ２形成アニーリングといった、いくつかのプロセスを介して行ってよいがこれらに限定されない。例えば、浅いトレンチ絶縁のための既存のプロセスを使用して酸化領域２４を形成してもよい。例えば、領域４ａ，２０ａを、例えば、反応性イオンエッチングでエッチングした後にエッチング領域に二酸化シリコンを充填してもよい。このようなプロセスは、一般に、窒化シリコンといったエッチング停止層を配置した後にフォトレジスト又は堅いマスクのパターンを形成することを含む。図１７，図１９，及び図２６によく示すように、酸化領域２４（例えば、エッチングしたトレンチ）を、最終的な構造がほとんど転位１０を有しないように、転位１０よりも広くしてもよい。パターン化表面に反応性イオンによるエッチングを施して、正方形の溝を形成してもよい。そして、フォトレジシトを取り除いて、基板を酸化して酸化物薄膜を形成する。そして、エッチング領域に充填するよう二酸化シリコンを配置する。そして、最上部の二酸化シリコン層をエッチング停止層及びエッチング領域の上部領域から取り除く。エッチング停止層を取り除いてもよい。
図１７は、二酸化シリコンンの絶縁領域２４の変形を示す。
図１８及び図１９は、複数の二酸化シリコン絶縁領域２４が分散した緩和シリコンゲルマニウム層１２及び最上層２０を具えた基板２を示す。貫通転位が二酸化シリコン絶縁領域２４に含まれている。近接する二酸化シリコン絶縁領域２４間にある最上層２０の部分２０ｂは、実質的に貫通転位を有しない。最上層２０の転位は、二酸化シリコン絶縁領域２４の直上に位置する部分２０ａと絶縁している。
図２０及び図２１は、例えばシリコンゲルマニウムで形成したバッファ層の転位位置の少なくとも一部に作用する代替的なプロセスを示す。図１から図１９に示すプロセスとの違いの一つは、歪んだシリコンゲルマニウム層４の成長に先立って基板２に傷を付けることである。
図２０は、基板２の上面又はその上方に配置されたマスク６を具えた基板２の側面図を示す。マスク６は、複数の開口領域６ａ及びブロック領域６ｂを有する。以下に説明するように、マスクの開口領域６ａにより、基板２の領域２ａへの転位誘発物質８の通過が可能となる。図２１は、転位誘発物質８（例えば、Ｇｅ＋イオン）を照射した基板２の側面図を示す。転位誘発物質８は、イオンビーム、電子ビーム、又は、基板２に転位を形成可能な他のエネルギ放射源を有してよい。例えば、転位誘発物質８は、（図２１に示すように）Ｇｅ＋イオンビームを有してよい。転位誘発物質８は、基板の領域２ａにおける転位１０の変形をもたらす（例えば、図２２参照）。図２１に示すように、各転位１０は、多くの転位ループを有する。
図２２は、非ダメージの基板２から取り除いたマスク６を示す。次の工程において、図２３に示すように、シリコンゲルマニウムの歪み層４が基板上２に成長する。歪んだシリコンゲルマニウムの層４を、例えば、分子線エピタキシー及び化学気相蒸着といった、従来のプロセスを介して形成してもよい。また、基板２に形成した転位１０は、歪んだシリコンゲルマニウムの層４の領域４ａに現れる。歪んだシリコンゲルマニウムの層４の領域４ｂは、実質的に転位１０を有しない。
図２４は、例えば、シリコンゲルマニウム層４の歪みを緩和させるためのアニーリングプロセスによって緩和した後の緩和シリコンゲルマニウム層１２を有する基板２を示す。例えば、図２４に示すように、アニーリング工程が、不整合転位セグメント１４を「引き出し」て伝え、あるダメージ領域から別のダメージ領域に送る。領域４ｂにおける転位の核形成を減らし及び／又は抑制するアニーリングに先立って、シリコンのキャップ層（図示せず）を歪んだシリコンゲルマニウム層４上に成長させてもよい。
図２４に示すように、不整合転位セグメント１４は、複数の方向（例えば、互いにほぼ垂直な方向）に伝わる。従って、例えば、不整合転位セグメント１４が直交する方向に伝わるような（図１１に示すような）交差パターンを形成してもよい。このように、領域４ｂは、交差する不整合転位セグメント１４のネットワークを有する。交差レーン（例えば、横切るパターン）を、別々のプロセス、又はそうでなければ同時に形成してもよい。例えば、あるプロセスでは、マスク６を使用して第１の方向に基板２の領域２ａに傷を付けてもよい。シリコンゲルマニウム層４が、成長及び（例えば、アニーリングプロセスによって）緩和する。別のパターン形成プロセスを同一又は異なるマスク６のいずれかを用いて行う。マスク６を使用して（例えば、第１の方向に対して実質的に垂直な）第２の方向にシリコンゲルマニウム層４の領域４ａに傷を付ける。そして、シリコンゲルマニウム層４を緩和させて、例えば不整合転位セグメント１４の垂直なネットワークを形成する。
代替的なプロセスでは、不整合転位セグメント１４の垂直なネットワークを実質的に同時に形成してもよい。このようなプロセスでは、１又はそれ以上のマスク６を使用して基板２に傷を付ける。そして、基板２及び層４にアニーリングプロセスを施して、両方向に実質的に同時にシリコンゲルマニウムを緩和させる。
図２５は、緩和シリコンゲルマニウム層１２の上に成長する最上層２０を示す。最上層２０を、例えば、歪んだシリコン又はシリコンゲルマニウムで形成してよい。図２５に示すように、転位１０が領域２０ａに集中するため、領域２０ｂに実質的に貫通転位が無い状態となる。
図２６は、複数の二酸化シリコン絶縁領域２４が分散した緩和シリコンゲルマニウム層１２及び最上層２０を具えた基板２を示す。貫通転位が、全て二酸化シリコン絶縁領域２４に含まれている。近接する二酸化シリコン絶縁領域２４間にある最上層２０の領域２０ｂは、実質的に貫通転位を有しない。本書に開示した方法のうちの１を用いて、二酸化シリコン絶縁領域２４を形成してよい。
上記のプロセスでは、歪んだシリコン又はシリコンゲルマニウム層を、シリコン基板の上又は上方に成長する緩和シリコンゲルマニウムバッファ層の上又は上方に作製できる。そして、歪んだシリコン又はシリコンゲルマニウム層の領域２０ｂにデバイスを作製する。貫通転位を絶縁領域２４に形成するか又は押し込む。従って、デバイス作製のために基板２の利用可能な「リアルエステート」の効果的な使用となる。基板２の非ダメージ部（デバイスを作製できる場所）が表面積の９８％を超える。このようにして、基板２のほぼ全体の面が、実質的に貫通転位が無い状態で形成される。
図２７Ａ、図２７Ｂ、及び図２７Ｃは、基板４２（例えば、シリコン基板４２）上に量子ドット４０アレイを形成するプロセスを示す。基板４２を用意して、基板４２上又はその上方に、歪んだシリコンゲルマニウム層４４を成長又はそうでなければ蒸着する。本書に記載の方法を使用して、歪んだシリコンゲルマニウム４４の領域４４ａに転位誘発物質８（図２７Ａ、図２７Ｂ、及び図２７Ｃに図示せず）を照射してもよい。領域４４ａは、（図２７に示すような）ポイントのアレイ、又はレーンの交差ネットワークを有してよい。そして、図２７Ｂに示すように、基板４２及び歪んだシリコンゲルマニウム層４４にアニーリングプロセスを施して、シリコンゲルマニウム層４４の歪みを緩和させる。緩和シリコンゲルマニウム層４５を形成する。緩和プロセスによって、図２７Ａに示すダメージ領域４４ａを相互に連結する不整合転位セグメント４８を有する転位ネットワーク４６（例えば、実質的に垂直なネットワーク）を形成する。
図２７Ｃに示すように、量子ドット４０の規則配列が緩和シリコンゲルマニウム層４５上に成長する。そして、量子ドット４０を転位ネットワーク４６上に優先的に形成する。
特定の実施例を図示及び説明したが、発明の内容の範囲を逸脱することなしに、様々な変更を行ってよい。このため、上記の特許請求の範囲及びそれらに相当するものを除いて、特許請求の範囲の内容を限定すべきではない。
図１は、歪んだシリコンゲルマニウム層を有する基板の斜視図を示す。 図２は、図１に示す基板及び歪んだシリコンゲルマニウム層の側面図を示す。 図３は、基板及び歪んだシリコンゲルマニウム層の上面に設けられたマスクを具えた歪んだシリコンゲルマニウム層の斜視図を示す。 図４は、基板、及びシリコンゲルマニウム層の上に配置されたフォトレジスト、誘電体材料、又は他の材料から成るマスクを有する歪んだシリコンゲルマニウム層の側面図を示す。 図５は、基板、及び転位誘発物質（例えば、Ｇｅ＋イオン）を照射した歪んだシリコンゲルマニウム層の斜視図を示す。マスクを使用することによって、歪んだシリコンゲルマニウム層の１又はそれ以上の領域に転位を形成する。 図６は、図５に示すプロセスの側面図を示す。 図７は、基板、及びマスクを取り除いた状態の歪んだシリコンゲルマニウム層の斜視図である。ダメージ領域が転位ループを含んでいる。 図８は、図７に示す基板及び歪んだシリコンゲルマニウム層の側面図を示す。 図９は、基板、及び緩和したシリコンゲルマニウム層の斜視図を示す。互いに垂直に移動する転位の不整合セグメントを表している。 図１０は、図９に示す基板、及び歪んだシリコンゲルマニウム層の側面図を示す。 図１１は、ダメージ領域（例えば、レーン）がほぼ垂直に向いた基板の領域の平面図を示す。全体として互いに垂直に２方向に移動する転位の不整合セグメントを表している。 図１２は、上に配置した緩和したシリコンゲルマニウム層を有する基板の斜視図を示す。例えば、歪んだシリコン又はシリコンゲルマニウム層を具える最上層が、緩和したシリコンゲルマニウム層の上部に設けられている。 図１３は、図１２に示す基板の側面図を示す。 図１４は、上に配置した緩和したシリコンゲルマニウム層を有する基板の斜視図を示す。えば、歪んだシリコン又はシリコンゲルマニウム層を具える最上層が、緩和したシリコンゲルマニウム層の上部に設けられている。さらに、図１４は、最上層の上面の上に設けられたマスクを示す。 図１５は、図１４に示す基板、緩和したシリコンゲルマニウム層、及び最上層の側面図を示す。 図１６は、１又はそれ以上のダメージ領域の二酸化シリコン絶縁領域への変形を示す。 図１７は、基板及び図１６に関する構造の側面図を示す。 図１８は、非照射（非ダメージ）の最上層部の貫通転位が減少した基板の斜視図を示す。 図１９は、図１８に示す構造の側面図を示す。 図２０は、上面の上方に配置されたマスクを有する基板の側面図を示す。 図２１は、転位誘発物質（例えば、Ｇｅ＋イオン）を照射した図２０に示す基板の側面図を示す。マスクを使用することによって、基板の１又はそれ以上の領域に転位を形成する。 図２２は、図２１に示す基板のマスクを取り除いた状態の側面図を示す。転位誘発物質を受けたダメージ領域が、基板の１又はそれ以上の領域に設けられている。 図２３は、上に配置された歪んだシリコンゲルマニウム層を有する図２２に示す基板の側面図を示す。 図２４は、緩和したシリコンゲルマニウム層を有する基板の側面図を示す。緩和した層は、例えば、基板及び歪んだシリコンゲルマニウム層にアニーリングプロセスを施すことによって、形成する。図２４は、近接するダメージ領域に伝わる不整合転位セグメントを示す。 図２５は、上に配置された最上層を有する図２４に示す基板の側面図を示す。最上層を、例えば、歪んだシリコン又はシリコンゲルマニウムで形成してよい。 図２６は、１又はそれ以上のダメージ領域が二酸化シリコンの絶縁領域に変わる基板及び関連する構造の側面図を示す。歪んだシリコン又はシリコンゲルマニウム層の非照射（非ダメージの）最上層領域は、実質的に貫通転位が無い。 図２７Ａは、被覆している歪んだシリコンゲルマニウム層を有するシリコン基板の平面及び側面図を示す。ダメージ領域のアレイが歪んだシリコン層にパターン付けされている。転位をダメージ領域に形成する。 図２７Ｂは、図２７Ａのシリコン基板及び被覆層の平面及び側面図を示す。シリコンゲルマニウム層は、（例えば、アニーリングプロセスによって）緩和した状態にある。歪み緩和により、不整合転位セグメントのネットワークの変形が生じる。 図２７Ｃは、図２７Ｂのシリコン基板及び被覆層の平面及び側面図を示す。転位ネットワーク上に複数の量子ドットを形成して、量子ドットの規則的配列構造を形成する。

Claims (21)

  1. シリコンゲルマニウムバッファ層における転位位置の制御方法であって、
    基板上にシリコンゲルマニウムを含む歪み層を蒸着するステップと、
    転位誘発物質（ｄｉｓｌｏｃａｔｉｏｎ ｉｎｄｕｃｉｎｇ ａｇｅｎｔ）を前記シリコンゲルマニウムを含む層の１又はそれ以上の領域に照射するステップと、
    前記基板及び前記シリコンゲルマニウムを含む歪み層にアニーリングプロセスを施すことによって、前記シリコンゲルマニウムを含む歪み層を緩和状態に変えるステップとを具えており、
    前記シリコンゲルマニウムを含む層の転位が前記１又はそれ以上の領域に位置することを特徴とする方法。
  2. さらに、前記緩和したシリコンゲルマニウムを含む層上に、歪んだシリコン及び歪んだシリコンゲルマニウムから成る群から選択される歪んだ材料の層を蒸着するステップを具えることを特徴とする請求項１に記載の方法。
  3. さらに、前記歪んだ材料の層上に配置されたマスクにより前記転位を含む１又はそれ以上の領域を露光するステップと、
    前記転位を含む１又はそれ以上の領域に二酸化シリコンの絶縁領域を形成するステップと、
    を具えることを特徴とする請求項２に記載の方法。
  4. 前記二酸化シリコンの絶縁領域を、酸素イオン注入に続くアニーリングプロセスによって形成することを特徴とする請求項３に記載の方法。
  5. 前記１又はそれ以上の領域が、複数のレーンを具えることを特徴とする請求項１に記載の方法。
  6. 前記１又はそれ以上の領域が、複数の交差レーンを具えることを特徴とする請求項５に記載の方法。
  7. 前記転位誘発物質がイオンを具えることを特徴とする請求項１に記載の方法。
  8. 前記転位誘発物質が電子を具えることを特徴とする請求項１に記載の方法。
  9. さらに、前記基板及び前記シリコンゲルマニウムを含む歪み層にアニーリングプロセスを施す前に、前記シリコンゲルマニウムを含む歪み層上にシリコンを含む層を蒸着するステップを具えることを特徴とする請求項１に記載の方法。
  10. シリコンゲルマニウムバッファ層における転位位置の制御方法であって、
    転位誘発物質を基板の１又はそれ以上の領域に照射するステップと、
    前記基板上にシリコンゲルマニウムを含む歪み層を蒸着するステップと、
    前記基板及び前記シリコンゲルマニウムを含む歪み層にアニーリングプロセスを施して、前記シリコンゲルマニウムを含む歪み層を緩和状態に変えるステップとを具えており、
    前記シリコンゲルマニウムを含む層の転位が前記１又はそれ以上の領域に位置することを特徴とする方法。
  11. さらに、前記緩和したシリコンゲルマニウム層上に、歪んだシリコン及び歪んだシリコンゲルマニウムから成る群から選択される歪んだ材料の層を蒸着するステップを具えることを特徴とする請求項１０に記載の方法。
  12. さらに、前記歪んだ材料の層上に配置されたマスクにより前記転位を含む１又はそれ以上の領域を露光するステップと、
    前記転位を含む１又はそれ以上の領域に二酸化シリコンの絶縁領域を形成するステップと、
    を具えることを特徴とする請求項１１に記載の方法。
  13. 前記二酸化シリコンの絶縁領域を、酸素イオン注入に続くアニーリングプロセスによって形成することを特徴とする請求項１２に記載の方法。
  14. 前記１又はそれ以上の領域が、複数のレーンを具えることを特徴とする請求項１０に記載の方法。
  15. 前記１又はそれ以上の領域が、複数の交差レーンを具えることを特徴とする請求項１４に記載の方法。
  16. 前記転位誘発物質がイオンを具えることを特徴とする請求項１０に記載の方法。
  17. 前記転位誘発物質が電子を具えることを特徴とする請求項１０に記載の方法。
  18. さらに、前記基板及び前記シリコンゲルマニウムを含む歪み層にアニーリングプロセスを施す前に、前記シリコンゲルマニウムを含む歪み層上にシリコンを含む層を蒸着するステップを具えることを特徴とする請求項１０に記載の方法。
  19. シリコンゲルマニウムバッファ層における転位位置の制御方法であって、
    基板にシリコンゲルマニウムを含む歪み層を蒸着するステップと、
    転位誘発物質を前記シリコンゲルマニウムを含む層の１又はそれ以上の領域に照射するステップと、
    前記シリコンゲルマニウムの歪み層を緩和状態に緩和させるステップであって、前記緩和シリコンゲルマニウム層に転位ネットワークを形成するステップと、
    前記転位ネットワーク上に量子ドットを配置するステップと、
    を具えることを特徴とする方法。
  20. 前記転位ネットワークが、実質的に直交するネットワークであることを特徴とする請求項１９に記載の方法。
  21. 基板と、
    前記基板上に蒸着された緩和バッファ層と、
    前記緩和バッファ層に形成された複数の絶縁領域とを具えており、
    前記絶縁領域が貫通転位を有しており、
    前記緩和バッファ層の残りの部分に実質的に貫通転位が無いことを特徴とする製品。
JP2008522756A 2005-07-22 2005-07-25 シリコンゲルマニウムバッファ層における転位位置を制御するための方法 Active JP5175189B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/187,444 2005-07-22
US11/187,444 US7186626B2 (en) 2005-07-22 2005-07-22 Method for controlling dislocation positions in silicon germanium buffer layers
PCT/US2005/026364 WO2007018495A2 (en) 2005-07-22 2005-07-25 Method for controlling dislocation positions in silicon germanium buffer layers

Publications (2)

Publication Number Publication Date
JP2009503813A true JP2009503813A (ja) 2009-01-29
JP5175189B2 JP5175189B2 (ja) 2013-04-03

Family

ID=37678306

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008522756A Active JP5175189B2 (ja) 2005-07-22 2005-07-25 シリコンゲルマニウムバッファ層における転位位置を制御するための方法

Country Status (6)

Country Link
US (3) US7186626B2 (ja)
EP (1) EP1908097B1 (ja)
JP (1) JP5175189B2 (ja)
KR (1) KR101018532B1 (ja)
CN (1) CN101228616B (ja)
WO (1) WO2007018495A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016025178A (ja) * 2014-07-18 2016-02-08 勇 城之下 量子ドットを有する材料の製造方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6530929B1 (en) * 1999-10-20 2003-03-11 Sdgi Holdings, Inc. Instruments for stabilization of bony structures
US6872641B1 (en) * 2003-09-23 2005-03-29 International Business Machines Corporation Strained silicon on relaxed sige film with uniform misfit dislocation density
GB2418531A (en) * 2004-09-22 2006-03-29 Univ Warwick Formation of lattice-tuning semiconductor substrates
DE602006019940D1 (de) * 2006-03-06 2011-03-17 St Microelectronics Crolles 2 Herstellung eines flachen leitenden Kanals aus SiGe
FR2914783A1 (fr) * 2007-04-03 2008-10-10 St Microelectronics Sa Procede de fabrication d'un dispositif a gradient de concentration et dispositif correspondant.
US8110890B2 (en) 2007-06-05 2012-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating semiconductor device isolation structure
US7767560B2 (en) * 2007-09-29 2010-08-03 Intel Corporation Three dimensional strained quantum wells and three dimensional strained surface channels by Ge confinement method
KR100955183B1 (ko) 2008-02-29 2010-04-29 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
US8138066B2 (en) * 2008-10-01 2012-03-20 International Business Machines Corporation Dislocation engineering using a scanned laser
US20100193879A1 (en) * 2009-02-05 2010-08-05 Ming-Han Liao Isolation Region Implant and Structure
US8076217B2 (en) * 2009-05-04 2011-12-13 Empire Technology Development Llc Controlled quantum dot growth
US8039371B2 (en) * 2009-07-01 2011-10-18 International Business Machines Corporation Reduced defect semiconductor-on-insulator hetero-structures
DE102010002410B4 (de) * 2010-02-26 2017-03-02 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verformungsgedächtnistechnologie in verformten SOI-Substraten von Halbleiterbauelementen
EP2548138B1 (en) * 2010-03-15 2018-09-12 VMware, Inc. Computer relational database method and system having role based access control
US8242003B1 (en) * 2010-04-14 2012-08-14 Stc.Unm Defect removal in Ge grown on Si
CN102315246B (zh) * 2010-06-30 2013-03-13 中国科学院上海硅酸盐研究所 一种弛豫SiGe虚拟衬底及其制备方法
CN102254800A (zh) * 2011-06-21 2011-11-23 清华大学 一种GaN基量子点的外延生长方法
EP2771502A1 (en) * 2011-10-24 2014-09-03 The Regents of The University of California SUPPRESSION OF RELAXATION BY LIMITED AREA EPITAXY ON NON-C-PLANE (In,Al,B,Ga)N
US9129827B2 (en) * 2012-04-13 2015-09-08 Intel Corporation Conversion of strain-inducing buffer to electrical insulator
TWI473295B (zh) * 2012-11-29 2015-02-11 Kingwave Corp 應力與缺陷間均衡化之半導體模板之製造方法
KR102099756B1 (ko) 2013-08-23 2020-04-10 인텔 코포레이션 Mos 트랜지스터를 위한 iv족 기판 상에 퇴적된 iii-v 채널에 대한 고저항층
US9343303B2 (en) * 2014-03-20 2016-05-17 Samsung Electronics Co., Ltd. Methods of forming low-defect strain-relaxed layers on lattice-mismatched substrates and related semiconductor structures and devices
US9305781B1 (en) * 2015-04-30 2016-04-05 International Business Machines Corporation Structure and method to form localized strain relaxed SiGe buffer layer
US9722057B2 (en) * 2015-06-23 2017-08-01 Global Foundries Inc. Bipolar junction transistors with a buried dielectric region in the active device region
CN112908849A (zh) * 2021-01-28 2021-06-04 上海华力集成电路制造有限公司 一种形成SiGe沟道的热处理方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07273028A (ja) * 1994-03-30 1995-10-20 Matsushita Electric Works Ltd 半導体基板及びその製造方法
JP2003007615A (ja) * 2001-06-20 2003-01-10 Mitsubishi Materials Silicon Corp 半導体基板及び電界効果型トランジスタ並びにこれらの製造方法
JP2004111638A (ja) * 2002-09-18 2004-04-08 Sharp Corp 半導体基板の製造方法およびこの方法を用いた半導体装置の製造方法および半導体装置
JP2005109474A (ja) * 2003-09-23 2005-04-21 Internatl Business Mach Corp <Ibm> 均一なミスフィット転位密度を含む緩和ＳｉＧｅ被膜上の引っ張り歪みシリコンおよびその形成方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0279445A (ja) 1988-09-14 1990-03-20 Oki Electric Ind Co Ltd 素子分離領域の形成方法
WO1999019546A1 (en) * 1997-10-10 1999-04-22 Cornell Research Foundation, Inc. Methods for growing defect-free heteroepitaxial layers
US6121651A (en) * 1998-07-30 2000-09-19 International Business Machines Corporation Dram cell with three-sided-gate transfer device
KR100319300B1 (ko) * 2000-03-23 2002-01-04 윤종용 이종접합구조의 양자점 버퍼층을 가지는 반도체 소자
JP2004103805A (ja) * 2002-09-09 2004-04-02 Sharp Corp 半導体基板の製造方法、半導体基板及び半導体装置
US6576558B1 (en) * 2002-10-02 2003-06-10 Taiwan Semiconductor Manufacturing Company High aspect ratio shallow trench using silicon implanted oxide
US6946358B2 (en) * 2003-05-30 2005-09-20 International Business Machines Corporation Method of fabricating shallow trench isolation by ultra-thin SIMOX processing
US6902965B2 (en) * 2003-10-31 2005-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Strained silicon structure
US20050196925A1 (en) * 2003-12-22 2005-09-08 Kim Sang H. Method of forming stress-relaxed SiGe buffer layer
GB2418531A (en) * 2004-09-22 2006-03-29 Univ Warwick Formation of lattice-tuning semiconductor substrates

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07273028A (ja) * 1994-03-30 1995-10-20 Matsushita Electric Works Ltd 半導体基板及びその製造方法
JP2003007615A (ja) * 2001-06-20 2003-01-10 Mitsubishi Materials Silicon Corp 半導体基板及び電界効果型トランジスタ並びにこれらの製造方法
JP2004111638A (ja) * 2002-09-18 2004-04-08 Sharp Corp 半導体基板の製造方法およびこの方法を用いた半導体装置の製造方法および半導体装置
JP2005109474A (ja) * 2003-09-23 2005-04-21 Internatl Business Mach Corp <Ibm> 均一なミスフィット転位密度を含む緩和ＳｉＧｅ被膜上の引っ張り歪みシリコンおよびその形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016025178A (ja) * 2014-07-18 2016-02-08 勇 城之下 量子ドットを有する材料の製造方法

Also Published As

Publication number Publication date
EP1908097A4 (en) 2009-06-03
WO2007018495A2 (en) 2007-02-15
CN101228616B (zh) 2010-10-20
CN101228616A (zh) 2008-07-23
US20070018285A1 (en) 2007-01-25
EP1908097B1 (en) 2013-05-22
US20070123008A1 (en) 2007-05-31
US7186626B2 (en) 2007-03-06
KR101018532B1 (ko) 2011-03-03
US7459731B2 (en) 2008-12-02
KR20080028440A (ko) 2008-03-31
WO2007018495A3 (en) 2007-12-13
US20070020874A1 (en) 2007-01-25
US7517776B2 (en) 2009-04-14
EP1908097A2 (en) 2008-04-09
JP5175189B2 (ja) 2013-04-03

Similar Documents

Publication Publication Date Title
JP5175189B2 (ja) シリコンゲルマニウムバッファ層における転位位置を制御するための方法
JP5039912B2 (ja) ヘテロ集積型歪みシリコンｎ型ＭＯＳＦＥＴ及びｐ型ＭＯＳＦＥＴ及びその製造方法
JP4446424B2 (ja) 緩和ＳｉＧｅ基板の製造方法
JP3027473B2 (ja) 半導体からなる部品
JPS5925382B2 (ja) サフアイア基板上にシリコン層を成長させた半導体装置の製造方法
JP4701181B2 (ja) 半導体基板材料を製造する方法
KR101209151B1 (ko) 양자점 제조방법 및 양자점을 포함하는 반도체 구조물
JP2003229361A (ja) 半導体基板の製造方法
JP2005516395A (ja) ひずみ緩和されたＳｉＧｅオン・インシュレータ及びその製造方法
TWI596649B (zh) 在應變鬆弛緩衝層上方形成具應變之磊晶半導體材料的方法
US20050196925A1 (en) Method of forming stress-relaxed SiGe buffer layer
TWI720587B (zh) 用於製作具較低缺陷密度超晶格結構之方法及元件
KR100833897B1 (ko) 에피택셜 성장 방법
KR101323218B1 (ko) 희생적 식각 마스크를 이용한 나노 구조물 제조방법
JP2004014878A (ja) 半導体基板の製造方法及び半導体装置
JPH08264780A (ja) 半導体素子
Baidakova et al. Growth of light-emitting SiGe heterostructures on strained silicon-on-insulator substrates with a thin oxide layer
KR100738459B1 (ko) Ｓｏｉ 기판을 이용한 게르마늄-온-절연체 기판의 제조방법
JPH08288214A (ja) 半導体基板の製造方法
JPH06318548A (ja) Ｓｉ基板上へのＧａＡｓ層形成方法
KR20050063642A (ko) 응력 완화된 실리콘-게르마늄 완충층 형성 방법
JPH08274024A (ja) 半導体装置及びその製造方法
JPH088184A (ja) 半導体素子の製造方法
JPH09237761A (ja) 半導体エピタキシャル成長方法
JPH04364023A (ja) 化合物半導体の薄膜成長方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111206

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120306

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120313

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120405

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120918

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130104

R150 Certificate of patent or registration of utility model

Ref document number: 5175189

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250