-
Gebiet der vorliegenden Erfindung
-
Im Allgemeinen betrifft die vorliegende Erfindung das Gebiet der integrierten Schaltungen und betrifft insbesondere die Herstellung von Transistoren, die verformte Kanalgebiete besitzen, wobei verformungsinduzierende Quellen, etwa global verformte Siliziumsubstrate und dergleichen, eingesetzt werden, um die Ladungsträgerbeweglichkeit in dem Kanalgebiet eines MOS-Transistors zu erhöhen.
-
Beschreibung des Stands der Technik
-
Im Allgemeinen wird gegenwärtig eine Vielzahl an Prozesstechnologien eingesetzt, um integrierte Schaltungen herzustellen, wobei für komplexe Schaltungen, etwa Mikroprozessoren, Speicherchips und dergleichen, die CMOS-Technologie eine der vielversprechendsten Vorgehensweisen auf Grund der guten Eigenschaften im Hinblick auf die Arbeitsgeschwindigkeit und/oder Leistungsaufnahme und/oder Kosteneffizienz ist. Bei der Herstellung komplexer integrierter Schaltungen unter Anwendung der CMOS-Technologie werden Millionen an Transistoren, d. h. n-Kanaltransistoren und p-Kanaltransistoren, auf einem Substrat hergestellt, das eine kristalline Halbleiterschicht aufweist. Ein MOS-Transistor enthält, unabhängig davon, ob ein n-Kanaltransistor oder ein p-Kanaltransistor betrachtet wird, sogenannte pn-Übergänge, die durch eine Grenzfläche gebildet sind, die durch stark dotierte Drain- und Sourcegebiete und ein invers oder schwach dotiertes Kanalgebiet gebildet ist, das zwischen dem Draingebiet und dem Sourcegebiet angeordnet ist. Die Leitfähigkeit des Kanalgebiets, d. h. der Durchlassstrom des leitenden Kanals, ist durch eine Gateelektrode gesteuert, die in unmittelbarer Nähe des Kanalgebiets angeordnet und davon durch eine dünne isolierende Schicht getrennt ist. Die Leitfähigkeit des Kanalgebiets beim Aufbau eines leitenden Kanals auf Grund des Anlegens einer geeigneten Steuerspannung an die Gateelektrode hängt u. a. von der Beweglichkeit der Ladungsträger und der Kanallänge ab. Daher ist die Leitfähigkeit des Kanalgebiets ein wesentlicher Faktor, der das Verhalten von MOS-Transistoren bestimmt. Somit ist die Verringerung der Kanallänge – und damit verknüpft die Verringerung des Kanalwiderstands – ein wichtiges Entwurfskriterium, um eine Zunahme der Arbeitsgeschwindigkeit integrierter Schaltungen zu erreichen.
-
Die kontinuierliche Verringerung der Transistorabmessungen beinhaltet jedoch Vielzahl an Problemen, die damit verknüpft sind, etwa eine geringere Steuerbarkeit des Kanals, was auch als Kurzkanaleffekte bezeichnet wird, und dergleichen, die es zu lösen gilt, um nicht in unerwünschter Weise die Vorteile aufzuheben, die durch das stetige Verringern der Kanallänge von MOS-Transistoren erreicht werden. Beispielsweise muss die Dicke der Gateisolationsschicht, die häufig ein oxidbasiertes Dielektrikum ist, entsprechend bei der Reduzierung der Gatelänge verringert werden, wobei eine geringere Dicke des Gatedielektrikums zu höheren Leckströmen führt, wodurch Beschränkungen für oxidbasierte Gateisolationsschichten bei 1 bis 2 nm auftreten. Somit erfordert die kontinuierliche Größenreduzierung der kritischen Abmessungen, d. h. der Gatelänge der Transistoren, die Anpassung und möglicherweise die Neuentwicklung sehr komplexer Prozesstechniken, beispielsweise um damit Kurzkanaleffekte zu kompensieren, wobei oxidbasierte Gatedielektrika hinsichtlich ihrer Größenreduzierung an Grenzen im Hinblick auf die akzeptablen Leckströme stoßen. Es wurde daher vorgeschlagen, die Kanalleitfähigkeit der Transistoren auch zu erhöhen, indem die Ladungsträgerbeweglichkeit in dem Kanalgebiet bei einer vorgegebenen Kanallänge erhöht wird, wodurch die Möglichkeit geschaffen wird, eine Leistungssteigerung zu erreichen, die vergleichbar ist mit dem Voranschreiten zu Technologiestandards, denen geringere Gatelängen verwendet werden, wobei viele der Probleme vermieden oder zumindest zeitlich hinausgeschoben werden, die mit Prozessanpassungen auftreten, die mit der Bauteilgrößenskalierung verknüpft sind.
-
Ein effizienter Mechanismus zum Erhöhen der Ladungsträgerbeweglichkeit ist die Modifizierung der Gitterstruktur in dem Kanalgebiet, indem etwa eine Zugverspannung oder eine kompressive Verspannung in der Nähe des Kanalgebiets hervorgerufen wird, um damit eine entsprechende Verformung in dem Kanalgebiet hervorzurufen, die zu einer modifizierten Beweglichkeit für Elektronen bzw. Löcher führt. Beispielsweise erhöht das Erzeugen einer uniaxialen Zugverformung in dem Kanalgebiet entlang der Kanallängsrichtung bei einer standardmäßigen Kristallorientierung die Beweglichkeit von Elektronen, was wiederum direkt zu einer entsprechenden Zunahme der Leitfähigkeit führt. Andererseits erhöht eine uniaxiale kompressive Verformung in dem Kanalgebiet für die gleiche Konfiguration die Beweglichkeit von Löchern, wodurch die Möglichkeit geschaffen wird, das Leistungsverhalten von p-Kanaltransistoren zu verbessern.
-
In einigen Vorgehensweisen wird eine externe Verspannung, die beispielsweise durch permanent vorhandene Deckschichten, Abstandshalterelemente und dergleichen, hervorgerufen wird, verwendet, um zu versuchen eine gewünschte Verformung innerhalb des Kanalgebiets hervorzurufen. Obwohl dies ein vielversprechender Ansatz ist, ist der Vorgang des Erzeugens der Verformung in dem Kanalgebiet durch Ausüben einer spezifizierten externen Verspannung von der Effizienz des Verspannungsübertragungsmechanismus für die externe Verspannung, die beispielsweise durch Kontaktschichten, Abstandshalter und dergleichen hervorgerufen wird, in das Kanalgebiet abhängig, um damit die gewünschte Verformung darin zu erzeugen. Daher müssen für unterschiedliche Transistorarten unterschiedliche verspannte Deckschichten vorgesehen werden, was zu einer Vielzahl zusätzlicher Prozessschritte führt, wobei insbesondere zusätzliche Lithographieschritte deutlich zu den gesamten Produktionskosten beitragen, während gleichzeitig der Verformungspegel geringer ist als gewünscht insbesondere für Transistoren mit sehr kleinen Abmessungen auf Grund der Beschränkungen, die durch die Abscheidebedingungen der stark verspannten Materialien auferlegt werden. Somit können die Menge des verspannungsinduzierenden Materials und insbesondere dessen innere Verspannung nicht in beliebiger Weise erhöht werden, ohne dass nicht wesentliche Entwurfsänderungen erforderlich sind.
-
In anderen Vorgehensweisen wird ein verformungsinduzierendes Halbleiterlegierungsmaterial in den Drain- und Sourcegebieten vorgesehen, das dann eine spezifizierte Art an Verspannung auf das Kanalgebiet ausübt, um damit eine gewünschte Verformung darin hervorzurufen. Beispielsweise wird eine Silizium/Germanium-Legierung häufig zu diesem Zweck eingesetzt, um eine kompressive Verspannungskomponente in dem benachbarten Kanalgebiet von beispielsweise p-Kanaltransistoren zu erreichen, um somit die Beweglichkeit von Löchern in dem entsprechenden p-Kanal zu erhöhen. In komplexen Anwendungen werden zwei oder mehr der zuvor genannten verformungsinduzierenden Mechanismen kombiniert, um die Gesamtverformung, die in den jeweiligen Kanalgebieten erhalten wird, weiter zu erhöhen. Diese verformungsinduzierenden Mechanismen können jedoch als „lokale” Mechanismen betrachtet werden, da die Verformung in und über dem entsprechenden aktiven Gebiet für das betrachtete Transistorelement hervorgerufen wird, wobei die endgültig erreichte Verformung in dem Kanalgebiet wesentlich von dem gesamten Bauteilabmessungen abhängt. D. h., typischerweise beruhen diese lokalen verformungsinduzierenden Mechanismen auf den Verspannungsübertragungseigenschaften anderer Bauteilkomponenten, etwa von Gateelektroden, Abstandshalterelementen, die an Seitenwänden der Gateelektroden ausgebildet sind, von den lateralen Abmessungen der Drain- und Sourcegebiete und dergleichen. Folglich hängt die Größe der Verformung in dem Kanalgebiet wesentlich von der betrachteten Technologie ab, da typischerweise geringere Bauteilabmessungen zu einer überproportionalen Verkleinerung der Wirksamkeit des entsprechenden verformungsinduzierenden Mechanismus führen. Beispielsweise wird häufig das Erzeugen von Verformung mittels einer dielektrischen Deckschicht, etwa einer Kontaktätzstoppschicht, eingesetzt, wobei jedoch die Größe der inneren Verspannung des entsprechenden dielektrischen Materials beschränkt ist durch abscheideabhängige Anforderungen, während gleichzeitig bei der Verringerung der Bauteilabmessungen, beispielsweise des Abstandes zwischen zwei benachbarten Transistoren, eine deutliche Verringerung der Schichtdicke notwendig ist, was somit zu einer Verringerung der schließlich erreichten Verformungskomponente führt. Aus diesen Gründen beträgt daher typischerweise die Größe der Verformung in dem Kanalgebiet, die durch lokale verformungsinduzierende Mechanismen hervorgerufen wird, einige 100 MPa, wobei eine weitere Steigerung dieses Wertes schwer erreichbar ist bei weiterer Skalierung der Bauelemente.
-
Aus diesem Grunde rückten wieder andere Mechanismen in den Vordergrund, in denen ein moderat hoher Grad an Verformung in einer globalen Weise hervorgerufen wird, d. h. auf Scheibenebene, so dass entsprechende aktive Gebiete der Transistoren in einem global verformten Halbleitermaterial hergestellt werden, wodurch eine „direkte” Verformungskomponente in den jeweiligen Kanalgebieten erzeugt wird. Beispielsweise wird als eine der frühesten Verformungstechniken ein Siliziummaterial epitaktisch auf einer geeignet gestalteten „Pufferschicht” aufgewachsen, um damit eine verformte Siliziumschicht zu erhalten. Beispielsweise wird eine Silizium/Germaniumpufferschicht, die mit ihrer im Wesentlichen natürlichen Gitterkonstante vorgesehen ist, verwendet, um darauf ein verformte Siliziumschicht herzustellen, die eine moderat hohe biaxiale Zugverformung von 1 GPa oder höher besitzt, wobei dies von der Gitterfehlanpassung zwischen der Pufferschicht und der verformten Siliziumschicht abhängt. Beispielsweise führt eine im Wesentlichen entspannte Silizium/Germanium-Schicht mit einem Anteil von ungefähr 20 Atomprozent an Germanium zu einer biaxialen Zugverformung eines entsprechend epitaktischen aufgewachsenen Siliziummaterials von 1,3 GPa, was deutlich höher ist im Vergleich zu den Verformungspegeln, die durch die lokalen verformungsinduzierenden Mechanismen erreicht werden, wie sie zuvor beschrieben sind. Die globale biaxiale Verformung in Silizium führte zu einer Zunahme des Grades an Degeneration im Leistungsband, wodurch zwei Gruppen an Minima mit unterschiedlichen effektiven Elektronenmassen erzeugt werden. Eine geeignete Umbesetzung dieser Energiezustände führt daher zu einer höheren Elektronenbeweglichkeit und somit zu einem höheren Durchlassstrom für n-Kanaltransistoren.
-
Das Erzeugen einer global verformten Siliziumschicht kann effizient auf der Grundlage einer SOI-(Silizium-auf-Isolator-)Architektur mittels komplexer Scheibenverbundtechniken erreicht werden. D. h., eine verformte Siliziumschicht kann auf der Grundlage einer geeignet gestalteten Pufferschicht hergestellt werden, wie dies zuvor erläutet ist, und die entsprechende Siliziumschicht kann mit einer Trägerscheibe verbunden werden, die darauf ausgebildet eine Siliziumdioxidschicht aufweist. Nach dem Verbinden der verformten Siliziumschicht mit der Trägerscheibe wird die verformte Halbleiterschicht gespalten, beispielsweise durch den Einbau einer geeigneten Atomsorte, etwa Wasserstoff, Helium und dergleichen, wobei die zuvor erzeugte Verformung im Wesentlichen beibehalten wird auf Grund der Haftung des verformten Siliziummaterials an dem Material der Trägerscheibe. Folglich kann auch eine global verformte Siliziumschicht in Anwendungen bereitgestellt werden, in denen eine SOI-Architektur erforderlich ist, etwa für schnelle Transistoren.
-
Im Prinzip ist das Bereitstellen einer global verformten Halbleiterschicht, beispielsweise auf der Grundlage einer SOI-Architektur ein vielversprechender Ansatz, da Verformungswerte deutlich höher sind im Vergleich zu den lokalen verformungsinduzierenden Mechanismen.
-
In der Druckschrift
DE 10 2008 044 983 A1 ist ein Verfahren zur Herstellung eines Substrats für verformte Transistorbauelemente beschrieben, wobei das Verfahren ein Bereitstellen eines Substrats mit einer Halbleiterschicht mit einer Anfangsdicke und einer biaxialen Verformung und ein Reduzieren der Anfangsdicke zumindest in einem Bereich der Halbleiterschicht umfasst, wobei durch das Reduzieren der Anfangsdicke ein Verformungspegel mit Bezug auf eine verformungsrelaxierende Wirkung eingestellt wird. Die verformungsrelaxierende Wirkung wird hervorgerufen, wenn die Halbleiterschicht bearbeitet wird, um Grabenisolationsstrukturen zur Bereitstellung mehrerer aktiver Gebiete zu bilden.
-
Die Schrift
US 2007/0 018 285 A1 zeigt eine Halbleitervorrichtung mit Isolationsgebieten, wobei ein Substrat mit einer darauf angeordneten relaxierten Pufferschicht auf dem Substrat bereitgestellt wird. Eine Mehrzahl von Isolationsgebieten ist in der relaxierten Pufferschicht gebildet. Die Pufferschicht erhält dabei ein Verformungsgedächtnis für eine relaxierte Schicht einer nachfolgend zu bildenden Halbleitervorrichtung.
-
Die Druckschrift
US 8 105 962 B2 offenbart das Vorsehen einer Schutzschicht zum Unterdrücken einer Verspannungsrelaxion in einem zugverspannten dielektrischen Material während eines dualen Verspannungsschichtverfahrens.
-
Beim Anwenden einer global verformten siliziumbasierten Schicht in komplexen Halbleiterbauelementen zeigt sich jedoch, dass beim Verringern der Gesamtabmessungen der Schaltungselemente auch die Verformungspegel in den zugehörigen aktiven Gebieten verringert werden, wie dies nachfolgend detaillierter mit Bezug zu den 1a bis 1f erläutert ist.
-
1a zeigt schematisch eine perspektivische Ansicht eines Halbleitersubstrats 101, etwa einer Siliziumscheibe, die ein Basismaterial 102 aufweist, etwa in Form von Silizium und dergleichen, über welcher eine global verformte Siliziumschicht 104 angeordnet ist, die wiederum andere Komponenten aufweisen kann, etwa Dotiermittel und dergleichen, wie dies zur Herstellung komplexer Transistoren in und über der Halbleiterschicht 104 erforderlich ist. Wie zuvor erläutert ist, wird häufig eine SOI-Architektur in modernen Halbleiterbauelementen verwendet, wobei eine vergrabene isolierende Schicht 103, etwa in Form eines Siliziumdioxidmaterials, zwischen dem Basismaterial 102 und der Halbleiterschicht 104 ausgebildet ist. Die Halbleiterschicht 104 besitzt eine hohe biaxiale Verformungskomponente, etwa eine Zugverformung, wie dies durch 104t angegeben ist, die eine Größe von mehreren 100 MPa oder 1 GPa und höher besitzt. Wie zuvor erläutert ist, kann das Substrat 101 auf der Grundlage gut etablierter Scheibenverbundtechniken hergestellt werden, in denen die Halbleiterschicht 104 auf einem geeigneten kristallinen „Schablonenmaterial” aufgewachsen wird, das eine geeignete Kristallkonfiguration besitzt, so dass das Halbleitermaterial der Schicht 104 mit einer gewünschten Verformung aufwächst. Beispielsweise wird ein Silizium/Germanium-Material häufig als eine Schablone oder als ein Puffermaterial verwendet, wobei die Gitterfehlanpassung zwischen dem relaxierten Silizium/Germaniummaterial und der natürlichen Gitterkonstante eines Siliziummaterials zu einer zugverformten Abscheidung des Halbleitermaterials der Schicht 104 führt. Die gewünschte hohe Zugverformungskomponente wird beim Verbinden der Halbleiterschicht 104 mit der „vergrabenen” isolierenden Schicht 103 beibehalten, wodurch das Substrat 101 erhalten wird, nachdem das Material der Schablone über der Pufferschicht und des entsprechenden Trägersubstrats entfernt wurde.
-
1b zeigt schematisch eine Querschnittsansicht eines Teils des Substrats 101. Wie gezeigt, ist die Halbleiterschicht 104 mit der gewünschten hohen Zugverformung 104t auf der vergrabenen isolierenden Schicht 103 ausgebildet. Beim Herstellen von komplexen Halbleiterbauelementen auf der Grundlage des Substrats 101 wird somit die Halbleiterschicht 104 strukturiert, beispielsweise durch Erzeugen geeigneter Halbleitergebiete oder aktiver Gebiete, in und über denen Schaltungselemente, etwa Transistoren, herzustellen sind. Typischerweise werden derartige Halbleitergebiete lateral geeignete Isolationsstrukturen begrenzt, etwa durch flache Grabenisolationen, die durch einen wesentlichen Einfluss auf die resultierenden Verformungsbedingungen innerhalb der einzelnen aktiven Gebiete ausüben.
-
1c zeigt schematisch das Substrat 101 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist ein aktives Gebiet 104a in der Halbleiterschicht 104 vorgesehen, wobei die laterale Größe und die Lage des aktiven Gebiets 104a durch eine flache Grabenisolation 104c definiert sind. Somit begrenzt die flache Grabenisolation 104c das aktive Gebiet 104 in lateraler Richtung, während dieses vertikal durch das vergrabene isolierende Material 103 begrenzt ist.
-
Typischerweise wird das in 1c gezeigte Substrat 101 auf der Grundlage der folgenden Prozesstechniken hergestellt. Nach dem Bereitstellen des Substrats 101, wie beispielsweise in den 1a und 1b gezeigt ist, wird die Halbleiterschicht 104 auf der Grundlage komplexer Lithographietechniken strukturiert, um einen Isolationsgraben in der Schicht 104 zu erzeugen, der der Grabenisolationsstruktur 104c entspricht. Dazu wird eine beliebige geeignete Prozessstrategie angewendet, beispielsweise das Vorsehen möglicher Opfermaterialschichten, etwa einer Pufferschicht, einer CMP-(chemisch-mechanisches Polier-)Stoppschicht und dergleichen gemäß den gesamten Prozesserfordernissen. Als nächstes werden diese optionalen Opfermaterialien strukturiert und werden zur Herstellung geeigneter Gräben auf der Grundlage einer Lackmaske verwendet, was bewerkstelligt werden kann, indem selektive plasmaunterstützte Ätzrezepte eingesetzt werden. Beim Erzeugen eines Isolationsgrabens werden somit weitere Oberflächenbereiche des Halbleitermaterials in der Schicht 104 erzeugt, beispielsweise entsprechende Seitenwandbereiche 104s, die somit freiliegende Halbleiteroberflächenbereiche repräsentieren, an denen deutlich unterschiedliche Verformungsbedingungen auftreten. D. h., bei der Ausbildung der zusätzlichen freien Oberflächenbereiche 104s wird die anfängliche Verformungskomponente deutlich verringert, wodurch ein modifiziertes Verformungsprofil erzeugt wird, wie dies durch die gestrichelte Linie 104m angedeutet ist, die eine Grenze repräsentiert, innerhalb derer eine hohe Zugverformung weiterhin bewahrt wird, während der Bereich des aktiven Gebiets 104 benachbart zu der Isolationsstruktur 104c eine deutlich kleinere Verformungskomponente oder im Wesentlichen relaxierte Verformungsbedingungen aufweist.
-
1d bis 1f zeigen schematisch das Substrat 101 gemäß diverser Beispiele, in denen das aktive Gebiete 104a auf der Grundlage kleinerer lateraler Abmessungen hergestellt wird, zumindest entlang einer Längsrichtung, die durch L angedeutet ist. Beispielsweise ist in 1d eine Länge des aktiven Gebiets 104a im Vergleich zu dem aktiven Gebiet 104a in 1c verkürzt, wie dies in komplexen Halbleiterbauelementen erforderlich sein kann. Beim Verringern der Länge L des aktiven Gebiets 104a bei einer vorgegebenen Höhe oder Dicke, wie sie durch H angegeben ist, zeigt sich, dass die resultierende Verspannungspegel 104t weiter verringert wird, wobei auch das Verformungsprofil 104n zu einem größeren Bereich des aktiven Gebiets 104a führt, der einen nicht akzeptablen reduzierten Verformungspegel aufweist oder der sogar eine inverse Verformungskomponente enthält, etwa lokal in der Mitte des Gebiets.
-
1e zeigt schematisch die Situation für eine noch kleinere Länge des aktiven Gebiets 104a, wobei der resultierende Verformungspegel 104t weiter reduziert ist, während gleichzeitig die relaxierten Bereiche oder die Bereiche mit inverser Verformung noch weiter vergrößert sind.
-
1f zeigt schematisch die Situation für ein Aspektverhältnis von Höhe zu Länge von ungefähr 1, wobei der entsprechende Verformungspegel 104t im Wesentlichen verschwunden ist, so dass eine Leistungssteigerung auf Grund des nachteiligen Aspektverhältnisses von Höhe zu Länge nicht mehr erreicht werden kann.
-
Folglich kann die Strukturierung der stark verformten Halbleiterschicht 104 letztlich zu einer extrem reduzierten Verformungskomponente für komplexe Halbleiterbauelemente führen, die durch das Erzeugen von Halbleiterinseln hervorgerufen wird, wobei der Anteil an freien Oberflächenbereichen in Bezug auf verformte Oberflächenbereiche zunimmt, wodurch die Wirksamkeit des entsprechenden verformungsinduzierenden Mechanismus deutlich verringert wird.
-
Angesichts der zuvor beschriebenen Situation betrifft die vorliegende Erfindung Fertigungstechniken und Halbleiterbauelemente, in denen die anfänglich hohe globale Verformungskomponente einer global verformten Halbleiterschicht verwendet wird, um komplexe Halbleitebauelemente herzustellen, wobei eines oder mehrere der oben erkannten Probleme vermieden oder zumindest in der Auswirkung reduziert werden.
-
Überblick über die Erfindung
-
Im Allgemeinen stellt die vorliegende Erfindung Fertigungstechniken und Halbleiterbauelemente bereit, in denen die Wirkung einer Verformungsrelaxation beim Strukturieren einer Halbleiterschicht deutlich reduziert wird, indem ein „Verformungsgedächtnismechanismus” beim Strukturieren des global verformten Halbleitermaterials bereitgestellt wird. Dazu wird in einigen anschaulichen hierin offenbarten Aspekten ein geeignetes Maskenmaterial über einem spezifizierten Bereich des global verformten Halbleitermaterials vorgesehen und wird während des Strukturierens des Halbleitermaterials bewahrt, wobei das Maskenmaterial eine bessere mechanische Stabilität der darunter liegenden Halbleiter ergibt, wodurch die Verformungsrelaxation verringert wird. Beispielsweise wird das Maskenmaterial in Form eines „steifen” Materials vorgesehen, was als ein Material zu verstehen ist, das eine geringere mechanische Deformation erleidet, wenn es einer Änderung der Verformungsbedingungen bezogen wird, im Vergleich zu dem betrachteten Halbleitermaterial. In einigen anschaulichen hierin offenbarten Ausführungsformen wird das Maskenmaterial in Form eines stark verspannten Materials vorgesehen, das jegliche Verspannungsrelaxation beim Strukturieren des darunter liegenden Halbleitermaterials noch weiter reduziert. Durch das Erzeugen von zusätzlichen freien Oberflächenbereichen beim Strukturieren der global verformten Halbleiterschicht kann somit das Maskenmaterial effizient die Verformungsrelaxation unterdrücken oder zumindest deutlich verringern, so dass beim Wiederauffüllen der Isolationsgräben mittels eines geeigneten Füllmaterials die Halbleiterinsel effizient eingebettet wird, wodurch auch eine zusätzliche Verformungsrelaxation beim Entfernen des Maskenmaterials reduziert oder im Wesentlichen vermieden wird. Somit kann ein wesentlicher Anteil der anfänglichen globalen Verformungskomponente bewahrt werden. In anderen anschaulichen hierin offenbarten Aspekten wird zusätzlich zum Bewahren eines deutlichen Anteils der anfänglichen Verformungskomponente in einigen aktiven Gebieten eine effiziente Verringerung oder sogar eine Umkehrung der anfänglichen Verformung in anderen aktiven Gebieten erreicht, wodurch ein sehr effizientes Einrichten von Schaltungselementen möglich ist, die andere Verformungsbedingungen in ihren aktiven Gebieten erfordern.
-
Ein anschauliches hierin offenbartes Verfahren umfasst das Bereitstellen einer siliziumenthaltenden Halbleiterschicht über einem Substrat, die eine biaxiale Verformung einer ersten Art besitzt. Das Verfahren umfasst ferner das Bilden eines steifen Maskenmaterials über der siliziumenthaltenden Halbleiterschicht. Des weiteren umfasst das Verfahren das Bilden eines Isolationsgrabens in der siliziumenthaltenden Halbleiterschicht in Anwesenheit des steifen Maskenmaterials, so dass ein aktives Gebiet lateral begrenzt wird, wobei das steife Maskenmaterial eine Verformungsrelaxation in dem aktiven Gebiet verringert. Das Verfahren umfasst ferner das Füllen des Isolationsgrabens mit einem dielektrischen Material in Anwesenheit des steifen Maskenmaterials, um eine Grabenisolationsstruktur herzustellen, und das Verfahren umfasst das Entfernen des steifen Maskenmaterials von dem aktiven Gebiet.
-
Ein noch weiteres anschauliches hierin offenbartes Verfahren umfasst das Bilden eines Maskenmaterials über einer verformten siliziumenthaltenden Halbleiterschicht, die über einem Substrat eines Halbleiterbauelements ausgebildet ist. Das Verfahren umfasst ferner das Bilden einer Isolationsstruktur in der verformten siliziumenthaltenden Halbleiterschichten in Anwesenheit des Maskenmaterials, wobei die Isolationsstruktur ein erstes aktives Gebiet unter dem Maskenmaterial und ein zweites aktives Gebiet, das von dem Maskenmaterial lateral beabstandet ist, begrenzt ist. Schließlich umfasst das Verfahren das Entfernen des Maskenmaterials.
-
Ein anschauliches hierin offenbartes Halbleiterbauelement umfasst ein erstes aktives Gebiet, das über einem Substrat ausgebildet ist und eine erste Art an Verformung aufweist. Das Halbleiterbauelement umfasst ferner ein zweites aktives Gebiet, das über dem Substrat ausgebildet ist und eine zweite Art an Verformung aufweist, die sich von der ersten Art an Verformung unterscheidet. Des weiteren umfasst das Halbleiterbauelement eine Grabenisolationsstruktur, die lateral benachbart zu dem ersten und dem zweiten aktiven Gebiet ausgebildet ist, wobei die Grabenisolationsstruktur ein erstes dielektrisches Material benachbart zu dem ersten aktiven Gebiet und ein zweites dielektrisches Material benachbart zu dem zweiten aktiven Gebiet aufweist, und wobei das erste und das zweite dielektrische Material eine unterschiedliche innere Verspannung besitzen, so dass selektiv die erste oder die zweite Art an Verformung erhöht wird.
-
Kurze Beschreibung der Zeichnungen
-
Weitere Aspekte der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
-
1a schematisch eine perspektivische Ansicht eines Substrats zeigt, das ein global verformtes Halbleitermaterial aufweist;
-
1b bis 1f schematisch Querschnittsansichten des Substrats gemäß diverser Beispiele zeigen, in denen aktive Gebiete mit unterschiedlichen Längen zu einer zunehmend ausgeprägten Verringerung der anfänglichen biaxialen Verformung gemäß konventioneller Strategien führen;
-
2a bis 2d schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen zeigen, wenn verformte aktive Gebiete aus einer global verformten Halbleiterschicht auf der Grundlage eines Maskenmaterials hergestellt werden, das geeignet ist, um einen wesentlichen Betrag der anfänglichen Verformung gemäß anschaulicher Ausführungsformen zu bewahren;
-
2e bis 2j schematisch Querschnittsansichten des Halbleiterbauelements während diverser Fertigungsphasen gemäß noch weiterer anschaulicher Ausführungsformen zeigen, in denen die anfängliche Verformung effizient in einigen aktiven Gebieten entspannt wird, während die anfängliche Verformungskomponente in anderen aktiven Gebieten effizient bewahrt wird;
-
2k bis 2o schematisch Querschnittsansichten des Halbleiterbauelements während diverser Fertigungsphasen zeigen, in denen eine effiziente Bewahrung der Verformung mit dem Erzeugen einer Verformung der inversen Art in einigen aktiven Gebieten gemäß noch weiteren anschaulichen Ausführungsformen kombiniert wird; und
-
2p schematisch eine Querschnittsansicht des Halbleiterbauelements in einer weiter fortgeschrittenen Fertigungsphase zeigt, in der Transistoren in aktiven Gebieten ausgebildet sind, die aus einer global verformten Halbleiterschicht hergestellt werden, und wobei unterschiedliche Verformungsbedingungen gemäß noch weiterer anschaulicher Ausführungsformen erforderlich sind.
-
Detaillierte Beschreibung
-
Obwohl die vorliegende Erfindung mit Bezug zu den Ausführungsformen beschrieben ist, wie sie in der folgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, sollte beachtet werden, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die hierin offenbarte Erfindung auf die speziellen anschaulichen offenbarten Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen lediglich beispielhaft die diversen Aspekte der vorliegenden Erfindung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
-
Die vorliegende Erfindung stellt Fertigungstechniken und Halbleiterbauelemente bereit, die komplexe Schaltungselemente aufweisen, wobei diese auf der Grundlage eines global verformten Halbleitermaterials hergestellt werden, wobei ein moderat hoher Anteil der anfänglichen Verformung beim Strukturieren des global verformten Halbleitermaterials bewahrt wird. Zu diesem Zweck wird ein geeignetes Maskenmaterial über einem Bereich der Halbleiterschicht ausgebildet, in welchem die anfängliche hohe Verformungskomponente zu bewahren ist, d. h. zumindest zu einem großen Teil zu bewahren ist. Das Maskenmaterial besitzt geeignete mechanische Eigenschaften, um den Grad der Verformungsrelaxation beim Strukturieren der global verformten Halbleiterschicht deutlich zu verringern, d. h. bei der Herstellung von Isolationsgräben, so dass der Bereich der betrachteten Halbleiterschicht lateral begrenzt wird. Obwohl zusätzliche freie Oberflächenbereiche, etwa freiliegende Seitenwandbereiche eines Teils oder eines aktiven Gebiets beim Strukturieren des Isolationsgrabens erzeugt werden, ist das ausgebildete Maskenmaterial in mechanischem Kontakt mit der oberen Fläche des aktiven Gebiets und dient als ein „nicht deformierbares” Material, das somit die Größe und die Form des aktiven Gebiets im Wesentlichen beibehält, wodurch eine Deformation und somit eine Verformungsrelaxation in den darunter liegenden Halbleitermaterial im Wesentlichen vermieden oder zumindest deutlich reduziert wird. Beispielsweise ist Siliziumnitridmaterial ein sehr effizientes Maskenmaterial, da Siliziumnitrid ein steifes Material ist, das deutlich geringer verformt wird im Vergleich zu Siliziummaterial, wenn es einer Änderung der Verspannungsbedingungen unterworfen wird, was auftreten kann an Randbereichen eines aktiven Gebiets beim Ausbilden eines Isolationsgrabens. In einigen anschaulichen Ausführungsformen wird das Maskenmaterial zusätzlich mit einer hohen inneren Verspannung versehen, wodurch eine Verformung in dem darunter liegendem Halbleitermaterial hervorgerufen werden kann, wobei die Verformung auf einer gleichen Art wie die anfängliche Verformungskomponente sein kann. Auf diese Weise wird die „Verformungsgedächtniswirkung” des Maskenmaterials noch weiter verstärkt. Es ist gut bekannt, dass eine Vielzahl an Materialien, etwa Siliziumnitrid und dergleichen, so abgeschieden werden kann, dass diese Materialien eine hohe innere Verspannung besitzen, wobei die Größe des Verspannungspegels effizient auf der Grundlage der Auswahl geeigneter Prozessparameter bei einer vorgegebenen Dicke des Maskenmaterials eingestellt werden kann. Auf diese Weise wird der resultierende Verformungspegel in den darunter liegenden Halbleitermaterial vor dem Wiederauffüllen des Isolationsgrabens eingestellt, wobei dieses Material dann für die gewünschte mechanische Stabilität durch laterales Umschließen des verformten aktiven Gebiets sorgt. Beim Entfernen des Maskenmaterials kann somit die zuvor eingerichtete Verformungskomponente im Wesentlichen bewahrt werden und sorgt somit für bessere Verformungsbedingungen in dem aktiven Gebiet, wobei dies im Wesentlichen unabhängig ist von dem Aspektverhältnis von Höhe zu Länge des aktiven Gebiets.
-
In einigen anschaulichen Ausführungsformen wird das Füllmaterial der Isolationsstruktur so vorgesehen, dass auch bessere Verformungsbedingungen in dem benachbarten aktiven Gebiet erreicht werden, beispielsweise durch geeignetes Auswählen eines inneren Verspannungspegels des Füllmaterials, wodurch eine höhere Flexibilität bei der Gestaltung der gesamten Verformungsbedingungen im aktiven Gebiet ermöglicht wird.
-
In noch anderen anschaulichen Ausführungsformen wird die „Verformungsgedächtnistechnik” selektiv so angewendet, dass aktive Gebiete, die die anfängliche hohe Verformungskomponente nicht erfordern, mit einer deutlich geringeren anfänglichen Verformung bereitgestellt werden oder wobei eine inverse Art an Verformung erzeugt wird, wodurch das Verwenden von Transistoren unterschiedlicher Leitfähigkeitsart mit besserem Leistungsverhalten und dergleichen möglich ist. Da das Vorsehen des Maskenmaterials zum Bewahren zumindest eines wesentlichen Anteils der anfänglichen globalen Verformung effizient kombiniert werden kann mit der Herstellung von Grabenisolationsstrukturen können verbesserte Verformungsbedingungen in einer frühen Fertigungsphase bereitgestellt werden, ohne dass die Komplexität des gesamten Fertigungsprozesses unnötig erhöht wird. Da die Verformung in den aktiven Gebieten in einer effizienten Weise bewahrt werden kann, ohne dass eine Beschränkung auf gewisse Aspektverhältnisse von Höhe zu Länge erforderlich sind, können die hierin offenbarten Prinzipien vorteilhafter Weise auf komplexe Halbleiterbauelemente angewendet werden, in denen kritische Abmessungen von Schaltungselementen, etwa von Transistoren, im Bereich von ungefähr 40 nm und weniger liegen. Die effiziente Verformungstechnologie auf der Grundlage eines global verformten Halbleitermaterials kann auf planare Transistorkonfigurationen und auch auf „dreidimensionale” Transistoren, etwa FinFET-Transistoren, und dergleichen angewendet werden. Beispielsweise können die Halbleiterkörper oder Stege von derartigen dreidimensionalen Transistoren effizient auf der Grundlage der hierin offenbarten Prinzipien hergestellt werden, da die anfängliche Verformungskomponente effizient bewahrt werden kann, zumindest in einem sehr ausgeprägten Grade, unabhängig von der Form und dem Aspektverhältnis der Halbleiterkörper.
-
Mit Bezug zu den 2a bis 2p werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben, wobei auch auf die 1a bis 1f bei Bedarf Bezug genommen wird.
-
2a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 200 mit einem Substrat 201, das ein Basismaterial 202 und eine global verformte Halbleiterschicht 204 enthält, die in Form eines Siliziummaterials und dergleichen vorgesehen ist. In der gezeigten Ausführungsform umfasst das Substrat 202 eine vergrabene isolierende Schicht 203, die zwischen dem Basismaterial 202 und der global verformten Halbleiterschicht 204 ausgebildet ist. Im Hinblick auf Eigenschaften des Substrats 201 sei auf das Halbleitersubstrat 101 verwiesen, wie es zuvor mit Bezug zu den 1a und 1b beschrieben ist. Folglich enthält die Halbleiterschicht 204 eine geeignete biaxiale Verformung, die durch 204t angegeben ist, die eine Zugverformung, eine kompressive Verformung und dergleichen repräsentiert, wobei dies von den gesamten Prozess- und Bauteilerfordernissen abhängt. Des weiteren ist eine Maskenschicht 211 über der Halbleiterschicht 204 ausgebildet und umfasst zwei oder mehr individuelle Materialschichten, etwa Ätzstoppschichten, CMP-Stoppschichten und dergleichen, abhängig von der Prozessstrategie, die zum Strukturieren der Halbleiterschicht 204 anzuwenden ist. Die Maskenschicht 211 kann als ein im Wesentlichen nicht-deformierbares Material betrachtet werden, d. h. die mechanische Stabilität ist größer als die mechanische Stabilität des Halbleitermaterials in der Schicht 204, so dass beim Strukturieren der Schichten 211 und 204 das Material 211 die mechanische Deformation eines strukturierten Bereichs des Materials 204 reduziert. Beispielsweise repräsentiert Siliziumnitrid ein geeignetes „steifes” Material mit einer hohen mechanischen Stabilität, wenn es Verspannungskräften ausgesetzt wird. In ähnlicher Weise wird eine Dicke des Maskenmaterials 211 so festgelegt, dass die gewünschte mechanische Stabilität geschaffen wird, wobei in einigen anschaulichen Ausführungsformen eine Dicke der Maskenschicht 11 50 bis 100% der Dicke der Halbleiterschicht 204 beträgt. In einigen anschaulichen Ausführungsformen wird das Maskenmaterial 211 mit einem hohen inneren Verspannungspegel bereitgestellt, was zu einer Verformungskomponente der gleichen Art wie die anfängliche biaxiale Verformung 204t führt. Wenn beispielsweise die Halbleiterschicht 204 zugverformt ist, d. h. die Gitterkonstante des Halbleitermaterials 204 ist größer als seine natürliche unverformte Gitterkonstante, wird die Maskenschicht 211 mit einer Zugverspannung oder in einem kompressiv verformten Zustand bereitgestellt, so dass es die Tendenz besitzt, sich auszudehnen, wie dies durch 211s angegeben ist, so dass die Schicht 211 unterstützend wirkt oder die Tendenz besitzt, die Zugverformungskomponente 204t zu erhöhten. Es sollte beachtet werden, dass eine entsprechende innere Verspannung, etwa der Verspannungspegel 211s, erzeugt werden kann bei der Ausbildung mindestens eines stark verspannten Materials, wobei die entsprechende mechanische Verspannung in das Material 204 mittels dazwischen liegender Materialien, etwa Ätzstoppschichten, und dergleichen, falls diese vorgesehen sind, übertragen wird.
-
Das Halbleiterbauelement 200 umfasst ferner eine Ätzmaske 210, die geeignet ausgebildet ist, so dass die laterale Größe und die Lage von aktiven Gebieten festgelegt wird, die in der Halbleiterschicht 204 herzustellen sind. Beispielsweise umfasst die Ätzmaske 210 ein Lackmaterial, ein Hartmaskenmaterial und dergleichen.
-
Das Halbleiterbauelement 200, wie es in 2a gezeigt ist, kann auf der Grundlage der folgenden Prozesse hergestellt werden. Das Substrat 201 wird mit einer gewünschten globalen Verformungskomponente 204t bereitgestellt, wie dies beispielsweise zuvor mit Bezug zu dem Substrat 101 beschrieben ist. Daraufhin wird die Materialschicht 211, möglicherweise in Verbindung mit Ätzstoppmaterialien, CMP-Stoppmaterialien und dergleichen, auf der Grundlage gut etablierter Abscheidetechniken bereitgestellt, etwa durch plasmaunterstützte CVD, thermisch aktivierte CVD, Mehrschichtabscheidung und dergleichen, wobei Bedarf Prozessparameter so gesteuert werden, dass eine gewünschte interne Verspannung erreicht wird. Beispielsweise wir Siliziumnitridmaterial mit einer internen Zugverspannung oder kompressiven Verspannung bis zu mehreren GPa bereitgestellt, indem die Abscheideparameter, etwa die Gasdurchflussraten, die Temperatur, der Ionenbeschuss während des Abscheidens und dergleichen gesteuert werden. Es sollte beachtet werden, dass das Maskenmaterial 211 auch diverse Materialien aufweisen kann, etwa hochschmelzende Metallnitride und dergleichen, die auch mit einem großen inneren Verspannungspegel aufgebracht werden können, wobei zusätzlich ein sehr steifes Material, etwa Siliziumnitrid, und dergleichen vorgesehen wird, um die gesamte mechanische Stabilität zu erhöhen. Als nächstes wird die Ätzmaske 210 auf der Grundlage gut etablierter Lithographietechniken basierend auf Lithographiemasken hergestellt, wie dies zum Herstellen komplexer Isolationsstrukturen erforderlich ist. Als nächstes wird das Halbleiterbauelement der Einwirkung einer geeigneten Ätzumgebung ausgesetzt, in der freiliegende Bereiche des Maskenmaterials 211 entfernt werden. Dazu können gut etablierter plasmaunterstützte Ätzrezepte angewendet werden, beispielsweise zum Ätzen von Siliziumnitrid selektiv in Bezug auf die Ätzmaske 210. Unter Anwendung der gleichen Ätzchemie oder durch Vorsehen einer weiteren Ätzchemie kann der entsprechende Ätzprozess oder ein weiterer Ätzschritt angewendet werden, um durch die Halbleiterschicht 204 zu ätzen, wobei das vergrabene isolierende Material 203 als ein effizientes Ätzstoppmaterial eingesetzt werden kann. Während des Ätzprozesses oder nach dem Ätzprozess wird die Ätzmaske 210 auf der Grundlage einer beliebigen geeigneten Prozesstechnik entfernt.
-
2b zeigt schematisch das Halbleiterbauelement 200 nach der zuvor beschriebenen Prozesssequenz. Wie gezeigt, wird ein aktives Gebiet 204a bereitgestellt, das von Maskenmaterialien 211a abgedeckt ist. Beim Bilden von Isolationsgräben 205, die das aktive Gebiet 204a lateral begrenzen, sind somit die strukturierten Maskenmaterialien 211a während des entsprechenden Ätzprozesses anwesend, wodurch die relaxierende Wirkung in dem aktiven Gebiet 204a vermieden oder zumindest verringert wird, wenn sich zunehmend die Seitenwandoberflächenbereiche 204s während des Ätzprozesses ausbilden. Wenn eine anfängliche hohe Verspannung in den Maskenmaterialien 211a vorgesehen ist, kann eine entsprechende Relaxation in diesem Material stattfinden, jedoch mit einem deutlich geringeren Grade im Vergleich zu der Verspannungsrelaxation in Halbleitermaterialien, wie dies auch zuvor mit Bezug zu den 1c bis 1f erläutert ist, so dass zumindest ein gewisses Verspannungsprofil bewahrt wird, wie dies durch 211s angegeben ist. Folglich kann zumindest eine gewisse Verspannung auf das aktive Gebiet 204a einwirken, was sich hilfreich auf das Bewahren oder sogar das Vergrößern des anfänglichen Verformungsanteils auswirkt. In anderen anschaulichen Ausführungsformen, in denen das Maskenmaterial 211a mit einem moderat geringen Verspannungspegel oder als eine im Wesentlichen verspannungsfreien Material bereitgestellt wird, verringert die mechanische Stabilität ebenfalls den Grad der Deformation in den aktiven Gebieten 204a, die ansonsten einen gewissen Grad an Kontraktion aufweisen würden, wenn anfänglich eine zugverformte Konfiguration vorgesehen ist. Folglich können die Maskenmaterialien 211a effizient die anfängliche Verformungskomponente in dem aktiven Gebiet 204a beim Bereitstellen der Isolationsgräben 205 „konservieren”.
-
2c zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist eine Materialschicht 206 so ausgebildet, dass zuverlässig die Isolationsgräben 205 gefüllt werden, was bewerkstelligt werden kann durch eine beliebige geeignete Abscheidetechnik, etwa subatmosphärische CVD, plasmaunterstützte CVD, und dergleichen. Die Materialschicht 206 ist aus einem geeigneten Material aufgebaut, etwa Siliziumdioxid, Siliziumnitrid, einer Kombination davon, und dergleichen. In einigen anschaulichen Ausführungsformen wird die Materialschicht 206 mit einem gewissen inneren Verspannungspegel, der durch 206s angegeben ist, bereitgestellt, was gelingt durch Anwenden geeigneter Prozessparameter. Beispielsweise wird der innere Verspannungspegel 206s so festgelegt, dass bessere Verformungsbedingungen in dem aktiven Gebiet 204a beim Entfernen von überschüssigen Material der Schicht 206 und beim Entfernen der Maskenmaterialien 211a vorliegen. Auf Grund des inneren Verspannungspegels 206s neigt beispielsweise das Material 206 dazu, sich zusammenzuziehen, was ebenfalls als ein kompressiver Verspannungspegel bezeichnet werden kann, so dass eine entsprechende Verspannungskraft auf die Seitenwandbereiche 204s des aktiven Gebiets 204a einwirken. Im Falle eines zugverformten Zustands des aktiven Gebiets 204a kann somit die Verspannungskomponente 206s eine weitere Verspannungsrelaxation auf Grund der „Zugkräfte” an den Seitenwandoberflächen 204s verringern. Daraufhin wird überschüssiges Material der Schicht 206 entfernt, beispielsweise auf der Grundlage eines Polierprozesses, eines Ätzprozesses und dergleichen, wobei das Maskenmaterial 211a als ein Stoppmaterial verwendet wird, wenn dieses eine unterschiedliche Materialzusammensetzung im Vergleich zu der Materialschicht 206 besitzt. Daraufhin wird ein weiterer Polierprozess angewendet, um gemeinsam die Maskenmaterialien 211a und jegliches weitere überschüssige Material der Schicht 206 in den Isolationsgräben 205 zu entfernen. Es sollte beachtet werden, dass bei Bedarf, weitere Stoppmaterialien in den Maskenmaterialien 211a vorgesehen werden können, wie dies auch zuvor erläutert ist.
-
2d zeigt schematisch das Halbleiterbauelement 200 in einer Fertigungsphase, in der das aktive Gebiet 204a lateral durch Isolationsstrukturen 204c begrenzt ist, die das Material 206 enthalten. Folglich ist das Material 206 mit dem aktiven Gebiet 204a in Kontakt und ist somit mit diesen Gebieten mechanisch gekoppelt, wodurch im Wesentlichen die anfängliche Form und Größe des aktiven Gebiets 204a beibehalten wird, selbst nachdem die Maskenmaterialien 211a (siehe 2c) entfernt werden. Somit wird ein großer Anteil der anfänglichen Verformungskomponente 204t weiterhin in dem aktiven Gebiet 204a bewahrt, was, wie zuvor erläutert ist, weiter unterstützt werden kann, indem das Material 206 in Form eines verspannten Materials (siehe 2c) vorgesehen wird und/oder indem die Maskenmaterialien 211 in einem stark verspannten Zustand bereitgestellt werden. Durch Einstellen des inneren Verspannungspegels der Maskenmaterialien 211a und/oder des Materials 206 kann somit eine gewünschte endgültige Verformungskomponente 204t in dem aktiven Gebiet 204a bei einer vorgegebenen anfänglichen biaxialen Verformungskomponente der Halbleiterschicht 204 (siehe 2a) eingestellt werden.
-
Folglich können Schaltungselemente, etwa Transistoren, in und über dem aktiven Gebiet 204a auf der Grundlage einer großen Verformungskomponente hergestellt werden, die ein GPa oder größer ist.
-
2e zeigt schematisch das Halbleiterbauelement 200 in einer Fertigungsphase, in der die Ätzmaske 210 über der Maskenschicht 211 so vorgesehen ist, dass Bereiche davon abgedeckt werden, die den aktiven Gebieten entsprechen, die eine hohe Verformungskomponente erfordern. Andererseits ist ein aktives Gebiet lateral zwischen den aktiven Gebieten, die der Ätzmaske 210 entsprechen, vorzusehen, wobei das Maskenmaterial 211 in diesem Bereich entfernt wird, um damit eine Verformungskonservierung zu vermeiden. In Hinblick auf die Herstellung der Ätzmaske 210 und des Maskenmaterials 211 gelten die gleichen Kriterien, wie sie auch zuvor erläutert sind. Daraufhin wird ein geeignetes plasmaunterstützter Ätzprozess ausgeführt, beispielsweise auf der Grundlage einer Ätzchemie zum Ätzen von Siliziumnitridmaterial selektiv in Bezug auf Siliziummaterial, für welchen Zweck eine Vielzahl an gut etablierter Ätzrezepten verfügbar ist. Zu beachten ist, dass eine zusätzliche Ätzstoppmaterialschicht, etwa ein Siliziumdioxidmaterial, und dergleichen in das Maskenmaterial 211 eingebaut sein kann und zum Steuern des entsprechenden Ätzprozesses verwendet werden kann. In diesem Falle wird der Hauptanteil des Materials der Schicht 211 entfernt und der Ätzprozess wird auf der Grundlage der Ätzstoppbeschichtung angehalten, die wiederum auf der Grundlage einer geeigneten Ätzchemie, etwa mittels nasschemischer Ätzchemien, und dergleichen, entfernt wird. Während oder nach dem Ätzprozess wird auch die Ätzmaske 210 entfernt, beispielsweise durch Lackabtragungsprozesse und dergleichen.
-
2f zeigt schematisch das Halbleiterbauelement 200, wobei die Hartmaskenmaterialbereiche 211a über der Halbleiterschicht 204 ausgebildet sind. Somit liegt ein Bereich 204d der Halbleiterschicht 204 frei und entspricht einem Bereich, in welchem Isolationsstrukturen und ein dazwischen liegendes aktives Gebiet in einer späteren Fertigungsphase herzustellen sind.
-
2g zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist eine Implantationsmaske 212, etwa eine Lackmaske, so vorgesehen, dass die laterale Position und die Größe eines aktiven Gebiets 204b in der Halbleiterschicht 204 festgelegt werden. Das aktive Gebiet 204b repräsentiert ein aktives Gebiet, in welchem eine merkliche Verringerung der anfänglichen Verformungskomponente als geeignet für die weitere Bearbeitung erachtet wird. Dazu wird die Verformungsrelaxation in Gang gesetzt, beispielsweise durch Ausführen eines Ionenimplantationsprozesses 213, etwa unter Anwendung von Xenon, oder einer anderen schweren Implantationssorte, wodurch die innere Verspannung in dem aktiven Gebiet 204b verringert oder relaxiert wird, ohne dass die gesamte Kristallstruktur geschädigt wird. Es sollte beachtet werden, dass Prozessparameter des Prozesses 213 effizient auf der Grundlage von Simulation, Experimenten und dergleichen bestimmt werden können.
-
2h zeigt schematisch das Halbleiterbauelement 200 mit einer Ätzmaske 210a, die geeignet die laterale Position und Lage der Isolationsgräben 205 definiert, die somit das aktive Gebiet 204a und das aktive Gebiet 204b lateral begrenzen. Dazu wird ein geeigneter plasmaunterstützter Ätzprozess 214 angewendet auf der Grundlage der Ätzmaske 210, wobei auf Grund der Anwesenheit der Maskenmaterialien 211a über dem aktiven Gebiet 204 die gewünschte Verformungskonservierung erreicht wird, wie dies auch zuvor erläutert ist, wohingegen eine effiziente Verspannungsrelaxation in dem aktiven Gebiet 204b erreicht wird.
-
2i zeigt schematisch das Halbleiterbauelement 200, wobei das dielektrische Füllmaterial 206 in den Isolationsgräben 205 und über den aktiven Gebieten 204a, 204b ausgebildet ist. Wie zuvor erläutert ist, enthält das dielektrische Material 206 ein beliebiges geeignetes Material oder Materialien, um damit die gewünschten dielektrischen Eigenschaften und eine geeignete mechanische Anbindung an die aktiven Gebiete 204a, 204b zu schaffen. Durch Vorsehen des Materials 206 in Anwesenheit der Maskenmaterialien 211a wird somit ein verformter Zustand des aktiven Gebiets 204a im Wesentlichen bewahrt, während in dem aktiven Gebiet 204b der im Wesentlichen entspannte Zustand beibehalten wird, wie dies zur Herstellung von Schaltungselementen erforderlich ist, in denen die anfängliche Verformung der Halbleiterschicht (siehe 2a) als ungeeignet erachtet wird. Daraufhin werden überschüssiges Material der Schicht 206 und die Maskenmaterialien 211a entfernt, beispielsweise durch chemisch-mechanisches Polieren, durch Ätzen, und dergleichen, wie dies auch zuvor erläutert ist.
-
2j zeigt schematisch das Halbleiterbauelement 200 gemäß weiterer anschaulicher Ausführungsformen, in denen die Materialschicht 206 einen moderat hohen inneren Verspannungspegel besitzt, wie dies auch zuvor erläutert ist. Beispielsweise besitzt das Material 206 einen inneren Verspannungspegel 206t, der zu einer Tendenz des Materials 206 führt, sich auszudehnen, was für einen Zugverformungspegel des aktiven Gebiets 204a beim Wechselwirken mit den Seitenwandoberflächenbereichen 204s als ungeeignet erachtet wird. Andererseits führt der innere Verspannungspegel 206t zu einer gewünschten Verformungskomponente in dem aktiven Gebiet 204b, wodurch die anfängliche neutrale Verformungssituation darin in einen verformten Zustand umgewandelt wird, der umgekehrt ist zu dem Verformungszustand des aktiven Gebiets 204a. In diesem Falle wird ein selektiver Ionenbeschuss 215a angewendet, beispielsweise durch Vorsehen einer geeigneten Implantationsmaske, wodurch der Verspannungspegel 206t selektiv um das aktive Gebiet 204a herum deutlich entspannt wird, während der Verspannungspegel 206t selektiv um das aktive Gebiet 204b herum bewahrt wird. Folglich kann ein negativer Einfluss des Verspannungspegels 206t auf das aktive Gebiet 204a deutlich verringert werden, wobei dennoch zumindest ein sehr ausgeprägter Anteil des externen Verspannungspegels 206t bewahrt wird, der somit eine gewünschte Art an Verformung in dem aktiven Gebiet 204b hervorruft.
-
In anderen anschaulichen Ausführungsformen wird ein innerer Verspannungspegel 206c in dem Material 206 eingerichtet, was eine positive Wirkung für die Verformungsbedingungen in dem aktiven Gebiet 204a zur Folge hat, während andererseits das aktive Gebiet 204b nachteilig beeinflusst wird. In diesem Falle wird ein selektiver Ionenbeschuss 215b angewendet, beispielsweise durch Bereitstellen einer geeigneten Maske, um damit selektiv das Material 206 um das aktive Gebiet 204b herum zu relaxieren, während der Verspannungspegel 206c in dem Material 206, das das aktive Gebiet 204 umgibt, im Wesentlichen beibehalten wird. Somit kann das aktive Gebiet 204b in seinem im Wesentlichen relaxierten Zustand bewahrt werden, während bessere Verformungsbedingungen in dem aktiven Gebiet 204a beim und nach dem Entfernen von überschüssigen Anteilen des Materials 206 und nachdem Entfernen des Maskenmaterials 211 eingerichtet werden.
-
2k zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase, d. h. nach dem Entfernen des überschüssigen Materials 206 und des Maskenmaterials 211 aus 2j. Wie gezeigt, wird das aktive Gebiet 204b in einem im Wesentlichen entspannten Anfangszustand bereitgestellt, wenn das Material 206 in Form eines im Wesentlichen nicht verspannten dielektrischen Materials vorgesehen ist. Die Verformung in dem aktiven Gebiet 204a wird bewahrt, zumindest zu einem höheren Grade auf Grund des Vorsehens der Maskenmaterialien 211 (siehe 2j). In noch anderen anschaulichen Ausführungsformen wird das Material 206 in Form eines ersten Materialbereichs 206a bereitgestellt, der benachbart zu dem aktiven Gebiet 204a angeordnet ist und einen gewünschten inneren Verspannungspegel aufweist, so dass bessere Verformungsbedingungen in dem aktiven Gebiet 204a erreicht werden. Andererseits umschließt ein Bereich 206b lateral das aktive Gebiet 204b und besitzt einen im Wesentlichen entspannten Verspannungszustand, wodurch das aktive Gebiet 204b nicht negativ beeinflusst wird. In anderen Fällen, wie dies zuvor erläutert ist, besitzt der Bereich 206b einen geeigneten inneren Verspannungspegel, um damit eine gewisse Verformung in dem aktiven Gebiet 204b hervorzurufen, die für das Steigern des Leistungsvermögens von Schaltungselementen geeignet ist, die in diesem aktiven Gebiet zu bilden sind. In diesem Falle repräsentiert der Materialbereich 206a ein im Wesentlichen entspanntes Material, um nicht in unerwünschter Weise die Verformungsbedingungen in dem aktiven Gebiete zu beeinflussen. Folglich kann die weitere Bearbeitung fortgesetzt werden auf der Grundlage einer gewünschten hohen Verformungskomponente in dem aktiven Gebiet 204a, während ein im Wesentlichen entspanntes kristallines Material oder ein Material mit inversen Verformungsbedingungen in dem aktiven Gebiet 204b bereitgestellt wird.
-
21 zeigt schematisch das Halbleiterbauelement 200 gemäß weiterer anschaulicher Ausführungsformen, in denen die Maskenmaterialien 211a über der Halbleiterschicht 204 vorgesehen sind und wobei eine Ätzmaske 210b die laterale Größe und die Lage eines aktiven Gebiets in der Schicht 204 festlegt, in der eine Verformung einzurichten ist, die invers ist in der Verformungsart, die anfänglich in der Halbleiterschicht 204 bereitgestellt wird. Das Maskenmaterial 211a kann gemäß einer geeigneten Prozesstechnik hergestellt werden, wie dies auch zuvor beschrieben ist, während die Ätzmaske 210b auf der Grundlage komplexer Lithographietechniken unter Anwendung von Lackmaterialien, Hartmaskenmaterialien und dergleichen vorgesehen wird. Es sollte beachtet werden, dass bei Bedarf ein Teil der Ätzmaske 210b auch über dem Material 211a gebildet sein kann, wenn dessen Ätzwiderstand als ungeeignet während eines nachfolgenden anisotropen Ätzprozesses erachtet wird. Auf der Grundlage der Ätzmaske 201b kann somit die Halbleiterschicht 204 so strukturiert werden, dass darin entsprechende Isolationsgräben erzeugt werden.
-
2m zeigt schematisch das Halbleiterbauelement 200, wobei das aktive Gebiet 204a weiterhin von dem Maskenmaterial 211 bedeckt ist und somit weiterhin einen ausgeprägten Anteil der anfänglichen Versorgungskomponente der Halbleiterschicht 204 besitzt. Andererseits hat ein aktives Gebiet 204b eine deutliche Verformungsrelaxation erfahren, wie dies beispielsweise zuvor mit Bezug zu den 1c bis 1f erläutert ist.
-
2n zeigt schematisch das Halbleiterbauelement 200, wobei das dielektrische Füllmaterial 206 in den Isolationsgräben 205 und über den aktiven Gebieten 204a, 204b ausgebildet ist. Das Material 206 wird mit einem hohen inneren Verspannungspegel 206t so vorgesehen, dass eine gewünschte Verformungskomponente in dem aktiven Gebiet 204b hervorgerufen wird, beispielsweise in Form einer kompressiven Verformung, wenn das aktive Gebiet 204a in einem zugverformten Zustand bereitgestellt wird. Dazu wird das Material 206 auf der Grundlage geeigneter Abscheidetechniken aufgebracht, die zu dem gewünschten inneren Verspannungspegel 206t führen. Da der innere Verspannungspegel 206t eine verspannungsrelaxierende Wirkung auf das aktive Gebiet 204a ausübt, kann eine geeignete Implantationsmaske 217 so vorgesehen werden, dass das Material 206, das das aktive Gebiet 204a umgibt, freigelegt wird. Daraufhin wird ein Ionenimplantationsprozess 218 ausgeführt, beispielsweise unter Anwendung von Xenon, wodurch die innere Verspannung freiliegender Bereiche der Materialschicht 206 effizient entspannt wird.
-
20 zeigt schematisch das Halbleiterbauelement 200 nach dem Entfernen der Maske 217 und dem Entfernen von überschüssigem Material der Schicht 206 und nach dem Entfernen des Maskenmaterials 211a (siehe 2n). Folglich sind die aktiven Gebiete 204a, 204b lateral durch die Isolationsstruktur 204c abgegrenzt, die die Materialbereiche 206a, 206b mit im Wesentlichen entspannten Verspannungszustand bzw. mit einem hohen inneren Verspannungspegel aufweist, um somit einen gewünschten verformten Zustand in dem aktiven Gebiet 204b zu schaffen, ohne dass die Verformungsbedingungen in dem aktiven Gebiet 204a unerwünscht beeinflusst werden.
-
Folglich kann eine inverse Art an Verformung in dem aktiven Gebiet 204b eingerichtet werden, ohne dass darin eine Relaxationsimplantation erforderlich ist, was vorteilhaft sein kann im Hinblick auf geringere Gitterschäden und dergleichen. Daraufhin wird die weitere Bearbeitung fortgesetzt, indem Schaltungselemente, etwa Transistoren und dergleichen hergestellt werden.
-
2p zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist ein erster Transistor 250a in und über dem aktiven Gebiet 204a ausgebildet und besitzt einen geeigneten Aufbau, etwa eine ebene Konfiguration, eine dreidimensionale Konfiguration, und dergleichen. In dem gezeigten Beispiel besitzt der Transistor 250a Drain- und Sourcegebiete 251 in dem aktiven Gebiet 204a, die lateral durch ein Kanalgebiete 253 getrennt sind. Ferner ist eine Gateelektrodenstruktur 262 auf dem aktiven Gebiet 204a ausgebildet. In ähnlicher Weise ist ein zweiter Transistor 250b in und über dem aktiven Gebiet 204 hergestellt und repräsentiert einen ebenen Transistor, einen dreidimensionalen Transistor, und dergleichen. In der gezeigten Ausführungsform besitzt das aktive Gebiet 204b eine Verformung 204u, die von inverser Art im Vergleich zu der Verformungskomponente 204t ist, die zumindest einen ausgeprägten Anteil der anfänglichen Verformungskomponente der Halbleiterschicht 204 (siehe 2a) darstellt. Beispielsweise enthält die Isolationsstruktur 204c einen stark verspannten Materialanteil 206b, der zumindest teilweise die Verformungskomponente 204u in dem aktiven Gebiet 204b hervorruft, möglicherweise in Verbindung mit zusätzlichen verformungsinduzierenden Mechanismen (nicht gezeigt). Andererseits beeinflusst der Materialbereich 206a die Verformung 204t in dem aktiven Gebiet 204a nicht wesentliche in negativer Weise, was bewerkstelligt werden kann auf der Grundlage einer der zuvor beschriebenen Prozesstechniken.
-
Die Transistoren 250a, 250b können auf der Grundlage einer beliebigen geeigneten Prozesstechnik hergestellt werden, wobei dies von der gesamten Bauteilkonfiguration und den Prozesserfordernissen abhängt.
-
Es gilt also: Die vorliegende Erfindung stellt Fertigungstechniken und Halbleiterbauelemente bereit, in denen die Verformung einer global verformten Halbleiterschicht zu einem hohen Grade zumindest für eine Art an aktiven Gebieten bewahrt wird, indem ein geeignetes steifes Maskenmaterial beim Strukturieren von Isolationsgräben und beim Wiederauffüllen der Gräben zur Herstellung von Flachgrabenisolationsstrukturen verwendet wird. Andererseits kann die hohe anfängliche Verformungskomponente deutlich reduziert oder entspannt werden in anderen aktiven Gebieten, indem das Maskenmaterial bei der Herstellung der Isolationsstrukturen vermieden wird, wobei in einigen anschaulichen Ausführungsformen selbst eine Verformung in dieser Art auf der Grundlage eines selektiver bereitgestellten hohen Verspannungspegels des dielektrischen Materials der Isolationsstrukturen hervorgerufen werden kann.
-
Weitere Modifizierungen und Variationen der vorliegenden Erfindung werden für den Fachmann angesichts dieser Beschreibung offenkundig. Daher dient diese Beschreibung lediglich anschaulichen Zwecken und soll dem Fachmann die allgemeine Art und Weise des Ausführens der hierin offenbarten Erfindung vermitteln. Selbstverständlich sind die hierin gezeigten und beschriebenen Formen als die gegenwärtig bevorzugten Ausführungsformen zu betrachten.
