-
Gebiet der vorliegenden Erfindung
-
Im
Allgemeinen betrifft die vorliegende Erfindung die Herstellung integrierter
Schaltungen und betrifft insbesondere die Herstellung von Halbleitergebieten
mit einer erhöhten
Ladungsträgerbeweglichkeit,
etwa ein Kanalgebiet eines Feldeffekttransistors, durch Erzeugung
einer Verformung in dem Halbleitergebiet.
-
Beschreibung des Stands der
Technik
-
Die
Herstellung integrierter Schaltungen erfordert die Ausbildung einer
großen
Anzahl von Schaltungselementen auf einer vorgegebenen Chipfläche gemäß einer
spezifizierten Schaltungsanordnung. Im Allgemeinen werden mehrere
Prozesstechnologien gegenwärtig
praktiziert, wobei für
komplexe Schaltungen, etwa Mikroprozessoren, Speicherchips und dergleichen,
die MOS-Technologie gegenwärtig der
vielversprechendste Ansatz auf Grund der überlegenen Eigenschaften im
Hinblick auf die Arbeitsgeschwindigkeit und/oder die Leistungsaufnahme und/oder
Kosteneffizienz ist. Während
der Herstellung komplexer integrierter Schaltungen unter Anwendung
der MOS-Technologie werden Millionen Transistoren, d. h. n-Kanaltransistoren
und/oder p-Kanaltransistoren, auf einem Substrat ausgebildet, das
eine kristalline Halbleiterschicht aufweist. Ein MOS-Transistor,
unabhängig
davon, ob ein n-Kanaltransistor oder ein p-Kanaltransistor betrachtet
wird, weist sogenannte PN-Übergänge auf,
die an einer Grenzfläche
stark dotierter Drain- und Source-Gebiete mit einem invers dotierten Kanalgebiet,
das zwischen dem Draingebiet und dem Sourcegebiet angeordnet ist,
ausgebildet sind. Die Leitfähigkeit
des Kanalgebiets, d. h. die Stromtreiberfähigkeit des leitenden Kanals,
wird durch eine Gateelektrode gesteuert, die über dem Kanalgebiet ausgebildet
und davon durch eine dünne
isolierende Schicht getrennt ist. Die Leitfähigkeit des Kanalgebiets beim
Ausbilden eines leitenden Kanals auf Grund des Anlegens einer geeigneten
Steuerspannung an die Gateelektrode hängt von der Dotierstoffkonzentration,
der Beweglichkeit der Ladungsträger
und – für eine gegebene Ausdehnung
des Kanalgebiets in der Transistorbreitenrichtung – von dem
Abstand zwischen dem Source- und dem Draingebiet ab, der auch als
Kanallänge bezeichnet
wird. Somit bestimmt die Leitfähigkeit
des Kanalgebiets in Verbindung mit der Fähigkeit rasch einen leitenden
Kanal unterhalb der isolierenden Schicht beim Anlegen der Steuerspannung
an die Gateelektrode zu erzeugen, im Wesentlichen das Leistungsverhalten
der MOS-Transistoren. Somit macht das Verringern der Kanallänge – und damit verknüpft die
Reduzierung des Kanalwiderstands – die Kanallänge zu einem
wesentlichen Entwurfskriterium zum Erreichen einer höheren Arbeitsgeschwindigkeit
der integrierten Schaltungen.
-
Die
andauernde Reduzierung der Transistorabmessungen zieht jedoch eine
Reihe damit verknüpfter
Probleme nach sich, die es zu lösen
gilt, um nicht die Vorteile aufzuheben, die durch das ständige Verkleinern
der Kanallänge
von MOS-Transistoren gewonnen werden. Ein großes Problem in dieser Hinsicht
ist die Entwicklung verbesserter Photolithographie- und Ätzstrategien,
um damit zuverlässig
und reproduzierbar Schaltungselemente mit kritischen Abmessungen,
etwa die Gateelektrode der Transistoren, für eine neue Bauteilgeneration
herzustellen. Ferner sind äußerst anspruchsvolle
Dotierstoffprofile in der vertikalen Richtung wie auch in der lateralen Richtung
in den Drain- und Sourcegebieten erforderlich, um den geringen Schicht-
und Kontaktwiderstand in Kombination mit einer gewünschten
Kanalsteuerbarkeit zu erreichen. Ferner ist die vertikale Position
der PN-Übergänge in Bezug
auf die Gateisolierschicht ebenso ein kritisches Entwurtskriterium
im Hinblick auf das Steuern der Leckströme. Somit erfordert das Reduzieren
der Kanallänge
auch eine Verringerung der Tiefe der Drain- und Sourcegebiete in
Bezug auf die Grenzfläche,
die von der Gateisolierschicht und dem Kanalgebiet gebildet wird,
wodurch anspruchsvolle Implantationstechniken erforderlich sind.
Gemäß anderer
Lösungsvorschläge werden epitaktisch
gewachsene Gebiet mit einem spezifizierten Versatz zu der Gateelektrode
aufgewachsen, die auch als erhöhte
Drain- und Sourcegebiete bezeichnet werden, um eine erhöhte Leitfähigkeit
der erhöhten
Drain- und Sourcegebiete zu gewährleisten,
wobei gleichzeitig ein flacher PN-Übergang in Bezug auf die Gateisolationsschicht
beibehalten wird.
-
Da
die ständige
Größenreduzierung
der kritischen Abmessungen, d. h. der Gatelänge der Transistoren, die Anpassung
und möglicherweise
die Neuentwicklung äußerst komplexer
Prozesstechniken, die die oben genannten Prozessschritte betreffen,
erfordern, wurde vorgeschlagen, das Bauteilleistungsverhalten der
Transistorelemente auch durch Erhöhen der Ladungsträgerbeweglichkeit
in dem Kanalgebiet für
eine vorgegebene Kanallänge
zu erhöhen,
um damit die Möglichkeit
zu bieten, eine Leistungsverbesserung zu erreichen, die vergleichbar
mit dem Fortschreiten zu einer zukünftigen Technologie ist, während viele
der obigen Prozessanpassungen, die mit einer Größenreduzierung der Bauteile
verknüpft
sind, vermieden werden können.
Im Prinzip können
mindestens zwei Mechanismen kombiniert oder separat angewendet werden,
um die Beweglichkeit der Ladungsträger in dem Kanalgebiet zu erhöhen. Erstens:
die Dotierstoffkonzentration in dem Kanalgebiet kann verringert
werden, wodurch die Streuereignisse für die Ladungsträger reduziert
und damit deren Leitfähigkeit
erhöht
wird. Das Verringern der Dotierstoffkonzentration in dem Kanalgebiet
beeinflusst jedoch deutlich die Schwellwertspannung des Transistorbauelements,
wodurch eine Verringerung der Dotierstoffkonzentration gegenwärtig als
eine wenig attraktive Lösung
erscheint, sofern nicht andere Mechanismen zur Einstellung einer
gewünschten Schwellwertspannung
entwickelt werden. Zweitens: die Gitterstruktur in dem Kanalgebiet
kann beispielsweise durch Erzeugen einer Zugspannung oder einer Druckspannung
modifiziert werden, um eine entsprechende Verformung in dem Kanalgebiet
zu erzeugen, die zu einer modifizierten Beweglichkeit für Elektronen
bzw. Löscher
führt.
Beispielsweise erhöht
das Erzeugen einer Zugverformung in dem Kanalgebiet die Beweglichkeit
der Elektronen, wobei abhängig von
der Größe und der
Richtung der Zugverformung eine Erhöhung der Beweglichkeit von
120% oder mehr erreichbar ist, was sich wiederum direkt in einer entsprechenden
Verbesserung der Leitfähigkeit zeigt.
Andererseits kann eine Druckverformung in dem Kanalgebiet die Beweglichkeit
der Löcher
erhöhen,
und damit die Möglichkeit
zur Verbesserung des Leistungsverhaltens von P-Transistoren bieten.
Die Einführung
von Spannungs- oder Verformungstechniken in die Herstellung integrierter
Schaltungen ist ein äußerst vielversprechender
Ansatz für
weitere Bauteilgenerationen, da beispielsweise verformtes Silizium
als ein „neue" Art eines Halbleiters
betrachtet werden kann, der die Herstellung schneller leistungsfähiger Halbleiterbauelemente
ermöglichen kann,
ohne dass teure Halbleitermaterialien und Herstellungstechniken
erforderlich sind.
-
Folglich
wurde vorgeschlagen, beispielsweise eine Silizium/Germanium-Schicht
oder eine Silizium/Kohlenstoff-Schicht in oder unterhalb des Kanalgebiets
so vorzusehen, um damit eine Zugspannung oder Druckspannung zu erzeugen,
die zu einer entsprechenden Verformung führen können. Obwohl das Transistorverhalten
durch die Einführung
spannungserzeugender Schichten innerhalb oder unterhalb dem Kanalgebiet
beträchtlich
verbessert werden kann, müssen
große
Anstrengungen unternommen werden, um die Herstellung entsprechender
Spannungsschichten in die konventionelle und gut erprobte MOS-Technik
einzubinden. Beispielsweise müssen
zusätzliche
epitaktische Wachstumstechniken entwickelt und in den Prozessablauf
integriert werden, um die germanium- oder kohlstoffenthaltenden Spannungsschichten
an geeigneten Stellen in oder unterhalb des Kanalgebiets auszubilden.
Somit wird die Prozesskomplexität
deutlich erhöht,
wodurch die Produktionskosten und auch die Gefahr einer Verringerung
der Produktionsausbeute ansteigen.
-
Daher
wird in anderen Lösungsvorschlägen eine
externe Spannung, die beispielsweise durch darüber liegende Schichten, Abstandselemente
und dergleichen hervorgerufen wird, angewendet in dem Versuch, eine
gewünschte
Verformung innerhalb des Kanalgebiets zu erzeugen. Jedoch ist der
Prozess zum Erzeugen der Verformung in dem Kanalgebiet mittels des
Anwendens einer spezifizierten externen Spannung von einer äußerst ineffizienten
Umwandlung der externen Spannung in eine Verformung in dem Kanalgebiet
begleitet, da das Kanalgebiet sehr stark an die vergrabene isolierende
Schicht in SOI-(Silizium
auf Isolator) Bauelementen oder an das verbleibende Siliziumvollmaterial
in großvolumigen
Bauelementen gebunden ist. Obwohl daher deutliche Vorteile gegenüber dem
zuvor erläuterten Vorgehen,
in welchem zusätzliche
Spannungsschichten in dem Kanalgebiet erforderlich sind, geboten
werden, führt
die relativ geringe erreichte Verformung dazu, dass der zuletzt
beschriebene Ansatz wenig attraktiv ist.
-
DE 102 18 381 A1 beschreibt
ein Verfahren zur Herstellung einer oder mehrerer einkristalliner Schichten
mit jeweils unterschiedlicher Gitterstruktur in einer Ebene einer
Schichtenfolge zur Herstellung elektronischer Bauelemente für ein System
aus Schaltungen auf einem einzelnen Chip. Dazu wird nahe der Oberfläche ein
Defektbereich und eine epitaktische Schicht vorgesehen. Des weiteren
wird eine Behandlung ausgeführt,
dass die epitaktische Schicht oberhalb des Defektbereichs in ihrer
Spannung relaxiert wird, während
der restliche Bereich der epitaktischen Schicht in einem verspannten
Zustand verbleibt.
-
US 6,583,000 B1 beschreibt
einen Prozess zum Einbau einer entspannten Si/Ge-Schicht in einem
CMOS-Halbleiterbauelement, wobei zunächst eine Si/Ge-Schicht mit
hohem Anteil an Germanium auf einem Siliziumsubstrat in verspanntem
Zustand aufgewachsen wird und nach der Herstellung eines Isolationsgrabens
auf der Grundlage von zuvor implantiertem Wasserstoff eine Entspannung
der Si/Ge-Schicht erreicht wird.
-
US
2004/0075148 A1 beschreibt ein Halbleiterbauelement mit einem n-Kanalfeldeffekttransistor und
einem p-Kanalfeldeffektransistor, wobei das Verhalten dieser Transistoren
verbessert wird, indem über
den jeweiligen Transistoren entsprechende verspannte isolierende
Schichten ausgebildet sind. D.h. durch die entsprechenden Verspannungen
der jeweiligen Schichten wird die Ladungsträgerbeweglichkeit in den Kanalgebieten
der Transistoren in geeigneter Weise erhöht, so dass auch das Durchlaßstromverhalten
entsprechend verbessert wird.
-
Angesichts
der oben beschriebenen Situation besteht daher ein Bedarf für eine alternative
Technik, die das Erzeugen gewünschter
Spannungsbedingungen in der Transistorstruktur ermöglicht,
ohne dass komplexe und teure epitaktische Wachstumstechniken oder
Variationen kritischer Herstellungsschritte erforderlich sind.
-
Die
Aufgabe wird gelöst
durch ein Verfahren gemäß Anspruch
1 und ein Halbleiterbauelement gemäß Anspruch 15.
-
Im
Allgemeinen richtet sich die vorliegende Erfindung an eine Technik,
die das Herstellen von unterschiedlich verformten Halbleitergebieten,
insbesondere verformten Kanalgebieten von Feldeffekttransistoren
ermöglicht,
indem ein gewisses Maß an mechanischer
Entkopplung zwischen dem Halbleitergebiet oder einem Teil davon
und einem Substrat, auf dem das Halbleitergebiet ausgebildet ist,
bereitgestellt wird. Um die mechanische Entkopplung, zumindest zu
einem gewissen Grade, zu erreichen, wird ein Dislokationsgebiet
gebildet, das zumindest deutlich die Bindung des betrachteten Halbleitergebiets
an das Bauteilgebiet unterhalb des betrachteten Halbleitergebiets
schwächt,
so dass eine auf das betrachtete Halbleitergebiet ausgeübte externe
Spannung in effizienter Weise in eine entsprechende Verformung umgewandelt
wird, wodurch deutlich die Ladungsträgerbeweglichkeit innerhalb
des Halbleitergebiets beeinflusst wird. Hierdurch kann die außerhalb
des interessierenden Halbleitergebiets erzeugte Spannung temporär oder permanent
zugeführt
werden, um entsprechend beispielsweise das Verhalten eines jeweiligen
Feldeffekttransistors einzustellen, indem der Durchlassstrom des
Transistors erhöht
wird, wobei die statischen Eigenschaften des Transistors im Wesentlichen
nicht negativ beeinflusst werden.
-
Die
vorliegende Erfindung verwendet das Konzept, dass eine Verformung
innerhalb eines interessierenden Bereichs eines Halbleitegebiets
geschaffen werden kann, indem die Bindung des interessierenden Bereichs
an ein Bauteilgebiet, das unterhalb des interessierenden Bereichs
angeordnet ist, geschwächt
wird. Auf Grund der reduzierten mechanischen Ankopplung des Halbleitergebiets
an das darunter liegende Bauteilgebiet oder Substrat kann eine extern
erzeugte Spannung, die durch geeignete Mittel, etwa Seitenwandabstandselemente
einer Gateelektrodenstruktur, einer Ätzstoppschicht für ein Zwischenschichtdielektrikum,
und dergleichen erzeugt werden kann, in höchst effizienter Weise in das interessierende
Halbleitergebiet übertragen
werden, das sich dann entsprechend verformt, da die geschwächte Verbindung
oder die mechanische Entkopplung ein gewisses Maß an Relativbewegung zwischen
den Teilchen, die das Kristallgitter des Halbleitergebiets und das
darunter liegende Bauteilgebiet oder Substrat bilden, möglich macht.
Im Weiteren wird ein Gebiet, das eine Relativbewegung auf atomarem
Maßstab
zweier Bauteilgebiete, die benachbart zu diesen Gebiet angeordnet
sind, als ein Dislokationsgebiet bezeichnet, da es eine gewisse Dislokation
bzw. Verschiebung der beiden Gebiete ermöglicht, die das Dislokationsgebiet
einschließen. Es
sollte beachtet werden, dass hierbei der Begriff „Dislokation" so gemeint ist,
um eine Änderung
der relativen Position eines kleinen Volumenelements eines Gebiets
in Bezug auf ein entsprechendes kleines Volumenelement eines benachbarten
Gebiets zu beschreiben, wobei die relative Positionsänderung
einer Deformation, etwa einer Zugdeformation oder Verformung, oder
einer Druckdeformation oder Verformung entspricht als vielmehr einer
gleichförmigen Verschiebung
eines gesamten Gebiets in Bezug auf das andere Gebiet. Beispielsweise
kann ein Gebiet mit mehreren Hohlräumen mit einer Größe in der Größenordnung
von Nanometern, das von zwei Bauteilgebieten eingeschlossen ist,
die im Wesentlichen keine Hohlräume
aufweisen, als ein Dislokationsgebiet betrachtet werden, da die „Nanohohlräume" eine Relativbewegung
zwischen den beiden im Wesentlichen hohlraumfreien Gebieten auf
einem atomaren Maßstab
bei Einwirkung einer äußeren Kraft
ermöglichen,
so dass eines oder beide der im Wesentlichen hohlraumfreien Gebiete
sich deformieren oder verformen können. Wenn das deformierte
oder verformte Gebiet ein im Wesentlichen kristallines Halbleitergebiet
ist, kann die Verformung zu einem modifizierten Gitterabstand und
daher zu einer modifizierten Ladungsträgerbeweglichkeit führen.
-
Mit
Bezug zu den Zeichnungen wird nun das Prinzip der Verformungserzeugung
detaillierter beschrieben, wobei auf Feldeffekttransistorelemente Bezug
genommen wird, die ein Dislokationsgebiet zum Erzeugen einer Verformung
in den jeweiligen Kanalgebieten erhalten sollen, um damit die Stromtreiberfähigkeit
der Bauteile zu erhöhen,
ohne im Wesentlichen die Herstellung komplexer spannungsinduzierender
Schichten innerhalb des Kanalgebiets zu erfordern. Es sollte jedoch
beachtet werden, dass die Prinzipien auf ein beliebiges Halbleitergebiet
anwendbar sind, das eine Erhöhung
der Ladungsträgerbeweglichkeit
durch eine externe bereitgestellte Spannungsquelle erfordert. Beispielsweise
können vergrabene
Halbleiterleitungen mit einem dotierten kristallinen Halbleitermaterial
gemäß der vorliegenden
Erfindung so hergestellt werden, dass diese eine Zugverformung oder
Druckverformung zum Erhöhen ihrer
Leitfähigkeit
aufweisen.
-
1a zeigt
schematisch eine Querschnittsansicht eines Halbleiterbauelements 100 während eines
frühen
Herstellungsstadiums. Das Halbleiterbauelement 100 umfasst
ein Substrat 101, das eine erste Schicht 1O2 und
eine zweite Schicht 103 aufweisen kann, wobei die erste
Schicht 102 ein beliebiges geeignetes Material repräsentieren
kann, etwa ein Halbleitervollmaterial, ein isolierendes Material,
und dergleichen. Die zweite Schicht 103 kann eine isolierende
Schicht, etwa eine Siliziumdioxidschicht, eine Siliziumnitridschicht,
oder ein anderes isolierendes Oxid oder eine andere Verbindung eines
anderen geeigneten Halbleitermaterials repräsentieren. D. h., das Substrat 101 kann
eine beliebige Form eines isolierenden Substrats repräsentieren,
das für
die Herstellung eines Halbleiter-auf-Isolator-Bauelements, etwa eines SOI-(Silizium
auf Isolator) Bauelements verwendet werden kann. Das Halbleiterbauelement 100 kann
ferner eine Halbleiterschicht 104, etwa eine kristalline
Siliziumschicht oder einen anderen geeigneten Halbleiter aufweisen.
Wie zuvor dargelegt ist, wird Silizium überwiegend bei der Herstellung
integrierter Schaltungen auf Grund seiner guten Verfügbarkeit
und relativ moderaten Preises und seiner Eigenschaften bei der Hochtemperaturverarbeitung insbesondere
in Verbindung mit Siliziumdioxid verwendet. Mittels einer effizienten
Verformungsverarbeitungstechnik der Schicht 104 können die
Eigenschaften entsprechend den Bauteilenfordernissen angepasst werden,
wodurch verformtes Silizium eine sehr vielversprechende Lösung für die Entwicklung künftiger
Halbleiterbauelemente auf Siliziumbasis bildet. Aus diesem Grunde
wird die Schicht 104 als eine Siliziumschicht bezeichnet,
obwohl dies auch im Zusammenhang mit anderen geeigneten Halbleitermaterialien
praktizierbar ist.
-
Das
Substrat 101 kann auch ein Halbleitervollsubstrat repräsentieren,
etwa ein Siliziumvollsubstrat, wobei die Siliziumschicht 104 als
der obere Bereich des Substrats 101 vorgesehen ist, oder
direkt auf dem kristallinen Silizium des Substrats 101 durch epitaktisches
Aufwachsen ausgebildet ist. Das Halbleiterbauelement 100 umfasst
ferner ein Implantationsgebiet 105 einer leichten inerten
Gattung, die um eine spezifizierte Tiefe 106 herum angeordnet
ist. Es sollte beachtet werden, dass das Implantationsgebiet 105 eine
gewisse Verteilung in der vertikalen Richtung in 1a aufweisen
kann, und damit kann die spezifizierte Tiefe 106 die Spitzenwertkonzentration der
leichten inerten Gattung repräsentieren.
In einer speziellen Ausführungsform
weist die leichte inerte Gattung im Wesentlichen Wasserstoff auf.
Das Implantationsgebiet 105 kann aber auch Helium als leichte
inerte Gattung enthalten. Die Spitzenwertkonzentration der leichten
inerten Gattung kann im Bereich von ungefähr 1021 bis 1023 Atome pro
cm3 oder darüber liegen. Obwohl in 1a das
Implantationsgebiet 105 so gezeigt ist, dass dieses in
der Siliziumschicht 104 angeordnet ist, kann in anderen
Ausführungsformen,
wenn die isolierende Schicht 103 vorgesehen ist, das Implantationsgebiet 105 in
der Schicht 103 angeordnet sein.
-
Ein
typischer Prozessablauf zur Herstellung des Halbleiterbauelements 100,
wie es in 1a gezeigt ist, kann die folgenden
Prozesse umfassen. Das Substrat 101 mit der darauf gebildeten
Siliziumschicht 104 kann von Halbleiterscheibenherstellern erhalten
werden oder kann gemäß moderner
Scheibenverbundtechniken, wie sie im Stand der Technik gut bekannt
sind, hergestellt werden. Danach wird ein Ionenimplantationsprozess
ausgeführt,
um die leichte inerte Ionengattung durch einen Teil der Siliziumschicht 104 in
das Bauelement bei der spezifizierten Tiefe 106 einzubringen.
Abhängig
von der Tiefe 106 und der Art der Ionengattung, die zu
implantieren ist, wird eine geeignete Implantationsenergie ausgewählt. Beispielsweise
können
für Wasserstoff
und Helium entsprechende Implantationsenergien leicht mittels Simulationsberechnungen
auf der Grundlage verfügbarer
Programme mit Simulationsalgorithmen ermittelt werden. Insbesondere
im Falle von Wasserstoff als der leichten inerten Gattung kann das
Implantationsgebiet 105 relativ dicht um die spezifizierte Tiefe 106 herum
positioniert werden, da der wesentliche Mechanismus zum Abbremsen
von Ionen die Wechselwirkung mit Elektronen der Siliziumschicht 104 ist.
Vorteilhafterweise wird die leichte inerte Gattung bei einer moderat
hohen Dosis, etwa ungefähr
5 × 1015
bis 2 × 1016
Ionen/cm2 oder mehr implantiert, um damit
eine hohe Konzentration in dem Implantationsgebiet 105 bei
einer moderaten Implantationszeit zu erreichen. Vorzugsweise ist
die Konzentration in dem Implantationsgebiet 105 so hoch,
um eine überkritische
Konzentration zu erreichen, wodurch die Ausbildung von „Bläschen" oder Hohlräumen in
einer nachfolgenden Wärmebehandlung
gefördert
wird, wie dies mit Bezug zu 1d beschrieben
ist.
-
1b zeigt
schematisch das Halbleiterbauelement 100 gemäß einer
anderen Variante, wobei eine Isolationsstruktur 107, beispielsweise
in Form einer Grabenisolation vorgesehen ist, die das Siliziumgebiet 104 umschließt. Die
Grabenisolation 107 kann durch moderne Lithographie-, Ätz- und
Abscheidetechniken in Übereinstimmung
mit gut etablierten Prozessrezepten hergestellt werden. Danach wird
das Implantationsgebiet 105 gebildet, wie dies mit Bezug
zu 1a beschrieben ist.
-
1c zeigt
schematisch eine Querschnittsansicht des Halbleiterbauelements 100 in
einer fortgeschrittenen Herstellungsphase, wobei das Bauelement 100 ein
Transistorelement aufweist, das auf und in dem Siliziumgebiet 104 gebildet
ist. Das Transistorelement 150 umfasst tiefe Source- und
Draingebiete 108 und entsprechende Erweiterungsgebiete 109,
die durch ein Kanalgebiet 110 getrennt sind. Das Kanalgebiet 110 kann
als ein Teil des Siliziumgebiets 104 betrachtet werden,
das über
dem Implantationsgebiet 105 angeordnet ist. In anderen
Varianten, wenn das Implantationsgebiet 105 an der Grenzfläche zwischen
der isolierenden Schicht 103 und dem Siliziumgebiet 104 ausgebildet
ist, oder wenn das Implantationsgebiet 105 in der isolierenden
Schicht 103 angeordnet ist, kann sich das Kanalgebiet 110 bis
hinab zu der isolierenden Schicht 103 erstrecken. Es sollte
beachtet werden, dass das Transistorelement 150, das in 1c dargestellt
ist, ein vollständig
verarmtes SOI-Bauelement repräsentiert,
und dass andere Transistorarchitekturen, etwa nicht vollständig verarmte
SOI-Bauelemente, Siliziumvollbauelemente, Bauelemente mit erhöhten Drain-
und Sourcegebieten und dergleichen, ebenso in Verbindung mit der vorliegenden
Erfindung verwendbar sind.
-
Eine
Gateisolationsschicht 113 ist über dem Kanalgebiet 110 ausgebildet
und trennt eine Gateelektrode 112 von dem Kanalgebiet 110.
Abstandselemente 111 sind benachbart zu Seitenwänden der
Gateelektrode ausgebildet, und Metallsilizidgebiete, etwa Nickelsilizid,
Kobaltsilizid oder dergleichen, können auf und in der Gateelektrode 112 und
den Drain- und Sourcegebieten 108 vorgesehen sein. Schließlich ist
ein spannungsinduzierendes Gebiet 115 in der Nähe des Transistorelements 150 ausgebildet
und ist mechanisch mit dem Kanalgebiet 110 beispielsweise über die
Gateelektrode 112 und die Drain- und Sourcgebiete 108 gekoppelt.
In dem gezeigten Beispiel ist das spannungsinduzierende Gebiet 115 in
Form einer Deckschicht vorgesehen, die auch als eine Ätzstoppschicht
während
eines nachfolgenden Prozesses zum Ätzen von Kontaktöffnungen
zu den Drain- und
Sourcegebieten und zu der Gateelektrode verwendet werden kann. Beispielsweise
kann das spannungsinduzierende Gebiet 115 Siliziumnitrid
aufweisen, das so gebildet ist, dass es eine spezifizierte innere
Spannung – Zugspannung oder
Druckspannung – aufweist.
-
Ein
typischer Prozessablauf zur Herstellung des Bauelements 100,
wie es in 1c gezeigt ist, kann die folgenden
Prozesse umfassen. Nach Herstellung der Gateisolationsschicht 113 durch
moderne Abscheide- und/oder Oxidationstechniken wird die Gateelektrode 112 durch
Abscheiden eines Gateelektrodenmaterials, etwa Polysilizium, durch
chemische Dampfabscheidung bei geringem Druck und einen nachfolgenden
anspruchsvollen Photolithographie- und Ätzschritt in Übereinstimmung
mit gut etablierten Prozessrezepten hergestellt. Danach können Implantationsprozesse
zur Ausbildung der Erweiterungsgebiete 109 ausgeführt werden,
und/oder Voramorphisierungsimplantationen können nach Bedarf durchgeführt werden.
Danach können
die Abstandselemente 111, beispielsweise auf der Basis
von Siliziumdioxid und Siliziumnitrid hergestellt werden, wobei
in einigen Ausführungsformen
der Prozess zur Herstellung der Abstandselemente 111 so
gestaltet sein kann, dass ein gewisses Maß an Spannung in den Abstandselementen 111 erzeugt
wird. Beispielsweise kann eine dünne
Oxidbeschichtung abgeschieden werden, woran sich das Abscheiden
einer Siliziumnitridschicht mit spezifizierter Dicke und bei Bedarf
mit einer spezifizierten Zugspannung oder Druckspannung anschließt. Zum
Beispiel kann während
eines plasmaunterstützten
CVD-(chemische Dampfabscheidungs-)Prozess zum Abscheiden der Siliziumnitridschicht
der Ionenbeschuss so gesteuert werden, um eine gewünschte innere
Spannung zu erreichen. Danach kann die Siliziumnitridschicht entsprechend
anisotroper Ätzprozesse
geätzt
werden, wodurch die Seitenwandabstandselemente 111 mit der
gewünschten
inneren Spannung zurückbleiben. Danach
können
weitere Implantationsprozesse ausgeführt werden, um die tiefen Source- und Draingebiete 108 zu
bilden.
-
Es
sollte beachtet werden, dass andere Prozessabläufe bei der Herstellung der
Drain- und Sourcegebiete 108 und der entsprechenden Erweiterungsgebiet 109 angewendet
werden können.
Beispielsweise können
zu entfernende Seitenwandabstandselemente (nicht gezeigt) verwendet
werden, um zunächst
die tiefen Source- und Draingebiete 108 zu bilden, und
anschließend
werden die zu entfernenden Abstandselemente vor oder nach einem
entsprechenden Ausheizschritt zur Aktivierung der Dotierstoffe in
den Drain- und Sourcegebieten 108 entfernt. Danach können die
Erweiterungsgebiete 109 gebildet und mittels eines Ausheizprozess
bei einer geringen Temperatur aktiviert werden. Danach können die
Abstandselemente 111 gebildet werden.
-
Unabhängig von
der angewendeten Prozesssequenz kann während der Implantation der
tiefen Source- und Draingebiete möglicherweise in Verbindung
mit einer Voramorphisierungsimplantation die leichte inerte Gattung
in dem Implantationsgebiet 105 innerhalb der Source- und
Draingebiete 108 umverteilt werden oder kann sogar zumindest
teilweise aus dem Siliziumgebiet 104 während Ausheizprozesse zur Aktivierung
von Dotierstoffen in den Source- und Draingebieten 108 und
den Erweiterungsgebieten 109 herausgetrieben werden. In
jedem Falle wird zumindest ein Teil des Implantationsgebiets 105 in dem
Kanalgebiet 110 und in dessen Nähe aufrecht erhalten, wenn
das Implantationsgebiet in der isolierenden Schicht 103 angeordnet
ist, wobei die spezifizierte Tiefe 106 im Wesentlichen
beibehalten wird, obwohl eine gewisse Verbreiterung der Verteilung
um die Tiefe 106 herum der leichten inerten Gattung während der
diversen Ausheizzyklen stattfinden kann. Ferner kann in einigen
Ausführungsformen eine
moderat hohe, d. h. überkritische
Konzentration der leichten inerten Gattung in dem Implantationsgebiet 105 vorgesehen
werden und die Gattung kann bereits damit beginnen, Bläschen oder
Hohlräume bei
der Tiefe 106 während
der Dotierstoffaktivierung zu erzeugen, ähnlich wie Blasen in einem übersättigen Fluid
mit einer gasförmigen
Komponente beim Auftreten einer Störung entstehen.
-
Danach
können
die Metallsilizidgebiete 114 durch Abscheiden eines hochschmelzenden
Metalls und in Gang setzen einer chemischen Reaktion mit dem darunter
liegenden Silizium in den Drain- und Sourcegebieten 108 und
der Gateelektrode 112 gebildet werden. Danach wird das
spannungsinduzierende Gebiet 115 beispielsweise in Form
einer Deckschicht oder einer Ätzstoppschicht
gebildet, beispielsweise als eine Siliziumnitridschicht, wobei Abscheideparameter
zur Herstellung der Schicht 115 so eingestellt werden,
um ein gewünschtes
Maß an
Zugspannung oder Druckspannung zu erhalten. Bekanntlich kann Siliziumnitrid
durch plasmaverstärktes CVD
abgeschieden werden, wobei einer oder mehrere Prozessparameter,
etwa die Vorspannungsleistung, die Temperatur und dergleichen so
eingestellt werden, um eine Druckspannung oder Zugspannung in einem weiten
Bereich von ungefähr
0 bis 800 MPa für
die Zugspannung der Druckspannung zu erhalten. Während der Ausbildung der Metallsilizidgebiete 114 und
des spannungsinduzierenden Gebiets 115 können wiederum
erhöhte
Prozesstemperaturen zu einer weiteren Erzeugung von Hohlräumen oder
Blasen innerhalb des Implantationsgebiets 105 abhängig von
der anfänglich
implantierten Konzentration führen.
-
1d zeigt
schematisch das Halbleiterbauelement 100 mit einem Dislokationsgebiet 105d mit mehreren
Blasen oder Hohlräumen 116,
die im Wesentlichen mit der leichten inerten Gattung gefüllt und im
Wesentlichen um die spezifizierte Tiefe 106 herum angeordnet
sind. Die Blasen 116, die eine Größe im Bereich von Nanometer
aufweisen können,
und die teilweise während
der vorhergehenden Ausheizzyklen ausgebildet worden sein können, können durch eine
Wärmebehandlung
mit Temperaturen im Bereich von ungefähr 350 bis 1000°C und typischerweise
bei ungefähr
700°C bis
950°C für eine Zeitdauer von
einigen Minuten gebildet werden, wenn die leichte inerte Gattung
Wasserstoff ist und das Implantationsgebiet 105 im Wesentlichen
innerhalb des Siliziumgebiets 104 angeordnet ist. Wenn
das Implantationsgebiet 105 beispielsweise in der isolierenden Schicht 103 liegt,
können
andere Parameter für
die Wärmebehandlung
geeignet sein und können
in einfacher Weise auf der Grundlage von Testdurchläufen ermittelt
werden. Wenn Helium als die leichte inerte Gattung verwendet wird,
kann eine Temperatur von ungefähr
350°C zu
einer Hohlraumerzeugung führen, unabhängig davon,
ob das Implantationsgebiet 105 in dem Siliziumgebiet 104 oder
der isolierenden Schicht 103 angeordnet ist. Typischerweise
kann auch eine Temperatur von ungefähr 700°C bis 950°C für einige Minuten angewendet
werden. Die oben spezifizierten Werte hängen von der anfänglich implantierten
Spitzenkonzentration ab und können
geeignet sein für
eine Konzentration im Bereich von ungefähr 1021 bis 1023 Atome/cm3. Typische Implantationsparameter können sein
ungefähr
3 bis 15 keV, abhängig
von der gewünschten
Eindringtiefe, bei einer Dosis von ungefähr 5 × 1015 bis 2 × 1016 Ionen/cm2. Geeignete Prozessparameter zur Ausbildung
des Dislokationsgebiets 105d in Silizium, Siliziumdioxid
und dergleichen können
leicht ermittelt werden, indem ein oder mehrere Testsubstrate hergestellt
und die Ausbildung der Bläschen
oder Hohlräume
für diverse
Spitzenwertkonzentrationen, Materialien, Wärmebehandlungsparameter und
dergleichen, oder die Verformung, die schließlich über dem entsprechenden Dislokationsgebiet
durch das Ausüben einer
spezifizierten externen Spannung erhalten wird, untersucht werden.
Die Ergebnisse oder die schließlich
erhaltene Verformung können
verwendet werden, um eine Korrelation zwischen mindestens einem Prozessparameter
bei der Herstellung des Dislokationsgebiet 105 und der
schließlich
erhaltenen Verformung zu bestimmen. Die Verformung kann beispielsweise
durch Messen der Leitfähigkeit
eines Halbleitergebiets bestimmt werden, die von der Ladungsträgerbeweglichkeit
und damit der Verformung abhängt,
die in dem Halbleitergebiet vorherrscht.
-
Auf
der Grundlage der obigen Ausführungen kann
eine spezifizierte Verformung 117 in dem Kanalgebiet 110 mittels
des spannungsinduzierenden Gebiets 115 erreicht werden.
Wie zuvor erläutert
ist, schwächt
das Dislokationsgebiet 105d die mechanische Kopplung des
Kanalgebiets 110 an die darunter liegenden Bauteilgebiete,
etwa die isolierende Schicht 103, wodurch die Möglichkeit
geboten wird, dass der Kanal oder zumindest ein Teil davon sich besser
verformt beim Ausüben
einer externen Kraft, wie sie etwa durch die Spannung der Schicht 115 erzeugt
wird, als dies ohne das Dislokationsgebiet 105d der Fall
wäre. Es
sollte beachtet werden, dass die schließlich erhaltene Verformung 117 gesteuert werden
kann, indem die Spannung in dem Gebiet 115 und in anderen
spannungsinduzierenden Gebieten, die mechanisch an das Kanalgebiet 110 gekoppelt
sind, etwa die Abstandselemente 111 und die Metallsilizidgebiete 114 eingestellt
wird, und indem die Parameter, die das Implantationsgebiet 105 oder das
Dislokationsgebiet 105d beeinflussen, etwa die Implantationsparameter,
die Wärmebehandlungsparameter,
und dergleichen gesteuert werden. Zum Beispiel kann die schließlich erhaltene
Verformung 117 eingestellt werden, indem selektiv die Eigenschaften
des Dislokationsgebiets 105d in unterschiedlichen Bereichen
des Halbleiterbauelements 100 gesteuert werden. D. h.,
für einen
gegebenen Prozessablauf zur Herstellung der Transistorelemente 150 können ein
oder mehrere Implantationsparameter zur Ausbildung des Implantationsgebiets 105 so
variiert werden, um ein Dislokationsgebiet 105d mit unterschiedlicher
Eigenschaft in unterschiedlichen Bereichen zu erhalten, so dass
sich eine unterschiedliche Verformung 117 in unterschiedlichen Bauteilbereichen
ergibt.
-
4a zeigt
schematisch eine perspektivische Ansicht eines Transistorelements 450 mit
einer Gateelektrode 412 mit daran ausgebildeten Seitenwandabstandselementen 411.
Unter und benachbart zu der Gateelektrode 412 sind Erweiterungsgebiete 409 und
tiefe Source- und Draingebiete 408 ausgebildet. In einem
Kanalgebiet 410 ist ein Disiokationsgebiet 405d angeordnet.
Der Transistor 450 besitzt eine Breite, die sich entlang
der Breitenrichtung W erstreckt, und der Transistor besitzt ferner
eine Länge, die
sich entlang einer Längenrichtung
L erstreckt. In typischen Simulationsberechnungen zum Modellieren
einer dreidimensionalen Verformung in dem Kanalgebiet 410 verbessert
im Allgemeinen eine Verformung Ew, die entlang
der Breitenrichtung wirksam ist, das Transistorverhalten, wenn die
Verformung Ew zunehmend zu einer Zugverformung
geändert
wird, unabhängig
davon, ob ein p-Kanaltransistor oder n-Kanaltransistor betrachtet
wird. Somit kann es vorteilhaft sein, ein spannungsinduzierendes
Gebiet vorzusehen, das im Wesentlichen eine Verformung in der Transistorbreitenrichtung
erzeugt, um damit das Transistorverhalten eines beliebigen Transistortyps zu
verbessern.
-
4b zeigt
schematisch eine Draufsicht eines Halbleiterbauelements 400 mit
mehreren Transistorelementen 450, die im Wesentlichen identisch orientiert
sind. Ferner sind spannungsinduzierende Gebiete 415 vorgesehen,
die deutlich größer in der Transistorbreitenrichtung
als in der Transistorlängenrichtung
sind. Folglich können
die Gebiete 415 vorzugsweise Spannung entlang der Transistorbreitenrichtung
erzeugen, selbst wenn die innere Spannung in den Gebieten 415 isotrop
ist. Wie zuvor erläutert ist,
ist es vorteilhaft, die Gebiete 415 mit innerer Zugspannung
vorzusehen, um eine Zugverformungskomponente in der Transistorbreitenrichtung
zu erzeugen, wodurch das Transistorverhalten verbessert wird. Auf
Grund des effizienten Umwandelns von Spannung in Verformung mittels
des Dislokationsgebiets 405d kann die Ladungsträgerbeweglichkeit
in den mehreren Transistorelementen 450 deutlich erhöht werden.
-
Es
sollte beachtet werden, dass insbesondere in den zuvor beschriebenen
Ausführungsformen der 4a und 4b die
Gebiete 415 nicht notwendigerweise so konfiguriert sein
müssen,
um permanent Spannung und damit eine Verformung in dem Kanalgebiet 410 zu
erzeugen. Es kann als vorteilhaft erscheinen, die Gebiete 415 so
zu bilden, dass die durch sie hervorgerufene Spannungen entsprechend spezifizierter
Erfordernisse variiert werden können. Beispielsweise
können
die Gebiete 415 in der Nähe von Wärmesenken gebildet sein und
können
einen thermischen Ausdehnungskoeffizienten aufweisen, der eine deutliche Änderung
bei Temperaturschwankungen hervorruft, so dass die induzierte Spannung sich
mit der Betriebstemperatur des Bauelements 400 ändert. Auf
diese Weise können
temperaturinduzierte Effekte kompensiert werden oder verringert werden,
oder in anderen Fällen
kann dem Bauelement 400 ein temperaturabhängiges Verhalten
verliehen werden. Die spannungsinduzierenden Gebiete 415 können aber
auch so konfiguriert sein, dass diese „schaltbar" sind, beispielsweise durch bewusstes Erwärmen der
Gebiete 415 oder eines Bereichs, der in der Nähe der Gebiete 415 liegt,
beispielsweise durch Leiten eines Stromes, wodurch die thermische Ausdehnung
der Gebiete 415 steuerbar ist.
-
Kurze Beschreibung der Zeichnungen
-
Weitere
Vorteile, Aufgaben und Ausführungsformen
der vorliegenden Erfindung gehen deutlicher aus der folgenden detaillierten
Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen
studiert wird. Es zeigen:
-
1a bis 1d schematisch
Querschnittsansichten eines Halbleiterbauelements während diverser
Herstellungsstadien, wobei ein Dislokationsgebiet zwischen einem
Halbleitergebiet und einem Substrat ausgebildet wird, um ein effizientes
Erzeugen einer Verformung zu ermöglichen,
die durch extern zugeführte
Spannung hervorgerufen wird;
-
2a und 2b schematisch
Querschnittsansichten eines Halbleiterbauelements, in welchem ein
Dislokationsgebiet in selektiver Weise ausgebildet ist;
-
3a und 3b schematisch
Querschnittsansichten eines Halbleiterbauelements mit zwei Transistorelementen
mit unterschiedlichen Verformungen in ihren entsprechenden Kanalgebieten gemäß anschaulicher
Ausführungsformen;
und
-
4a und 4b schematisch
ein Halbleiterbauelement, in welchem eine gerichtete Verformung
mittels eines Dislokationsgebiets erzeugt wird.
-
Detaillierte Beschreibung
-
In
einer Ausführungsform
der Erfindung können
die Eigenschaften der spannungsinduzierenden Gebiete in unterschiedlichen
Bauteilbereichen so variiert werden, dass ein unterschiedliches
Maß an
Verformung erreicht wird. Anschauliche Beispiele hierzu sind mit
Bezug zu 3a und 3b beschrieben.
-
3a zeigt
schematisch ein Halbleiterbauelement 300 mit einem ersten
Transistorelement 350a und einem zweiten Transistorelement 350b,
die die gleichen Komponenten aufweisen wie die Bauelemente, die
später
in 2b beschrieben sind, und die mit den gleichen
Bezugszeichen belegt sind, mit Ausnahme einer führenden „3", anstelle einer „2". Ferner umfasst jedes Transistorelement
ein im Wesentlichen identisches Dislokationsgebiet 305d.
Des weiteren sind ein erstes spannungsinduzierendes Gebiet 315a,
das mechanisch mit dem ersten Transistorelement 350a gekoppelt
ist, und ein zweites spannungsinduzierendes Gebiet 315d,
das mechanisch mit dem zweiten Transistor 350b gekoppelt
ist, vorgesehen. Eine Lackmaske 320 bedeckt das zweite
Transistorelement 350b während eines Ionenbeschusses 330.
Hinsichtlich der Herstellung der Transistorbauelemente 350a und 350b gelten
die gleichen Kriterien, wie sie zuvor mit Bezug zu den Transistoren 150 erläutert sind.
Des weiteren können
die Dislokationsgebiete 305d so gebildet werden, wie dies
mit Bezug zu den 1a bis 1d erläutert ist, wobei
im Wesentlichen identische Prozessbedingungen für das erste und das zweite
Transistorelemente 350a, 350b vorgesehen sind,
um damit im Wesentlichen identische Dislokationsgebiete 305d zu
erreichen. Das erste und das zweite spannungsinduzierende Gebiet 315a bzw. 315b können anfänglich als eine
dielektrische Schicht, etwa eine Siliziumnitridschicht, gebildet
werden, die eine spezifizierte anfängliche innere Spannung aufweist,
wobei die innere Spannung zumindest teilweise durch den Ionenbeschuss 330 relaxiert
werden kann, um ein im Wesentlichen entspanntes Gebiet 315a zu
erhalten. Der Ionenbeschuss 330 kann beispielsweise mit
Xenonionen mit einer geeigneten Implantationsenergie und Dosis ausgeführt werden.
Danach kann die Lackmaske 320 entfernt werden und es kann
eine zweite spannungsinduzierende Schicht über den Schichtbereichen 315a und 315b hergestellt
werden.
-
3b zeigt
schematisch das Bauelement 300 nach der Herstellung der
zweiten spannungsinduzierenden Schicht und nach einem weiteren Ionenbeschuss 331 mit
einer weiteren Lackmaske 321, die nunmehr das erste Transistorelement 350a bedeckt. Ein
Schichtbereich 345b, der über der Schicht 315b ausgebildet
ist, wird im Wesentlichen durch den Ionenbeschuss 331 so
entspannt, dass die von den Schichten 315b und 345b erzeugte
Gesamtspannung im Wesentlichen durch die Schicht 315b bestimmt
ist. In ähnlicher
Weise ist ein Schichtbereich 345a mit einer spezifizierten
inneren Spannung über den
im Wesentlichen entspannten Schichtbereich 315a ausgebildet,
so dass die im ersten Transistorelement 350a erzeugte Gesamtspannung
im Wesentlichen durch den Schichtbereich 345a bestimmt
ist. Auf Grund der Dislokationsgebiete 305d können die unterschiedlichen
Spannungen in wirksamer Weise auf die entsprechenden Kanalgebiete übertragen werden
und dort entsprechende Verformungen 317a und 317b erzeugen,
die unterschiedlich sind. Die Verformungen 317a und 317b können entsprechend eingestellt
werden, ohne dass eine Modifizierung des Prozessablaufs zur Herstellung
des Dislokationsgebietes 305d erforderlich ist. Somit kann
die Verformung für
unterschiedliche Transistorarten und/oder Bauteilgebiete eingestellt
werden, indem die Spannung der entsprechenden spannungsinduzierenden Gebiete
gestaltet wird.
-
Es
sollte jedoch beachtet werden, dass die Techniken zum Bereitstellen
unterschiedlicher Verformung in unterschiedlichen Bauteilbereichen und/oder
für unterschiedliche
Transistorarten, die mit Bezug zu 3a und 3b beschrieben
sind, effizient mit folgendem, in Bezug auf 2a und 2b beschriebenen
Verfahren kombinierbar sind, um damit noch effizienter die schließlich erhaltene
Verformung anzupassen.
-
Mit
Bezug zu den 2a und 2b werden
Schritte zum Variieren der Eigenschaften eines Dislokationsgebiets
detaillierter beschrieben.
-
2a zeigt
schematisch ein Halbleiterbauelement 200 mit einem Substrat 201,
das eine erste Schicht 202 und eine zweite Schicht 202, ähnlich zu dem
Bauteil 100, das in 1a gezeigt
ist, aufweist. Ein erstes Halbleitergebiet 204a und ein
zweites Halbleitergebiet 204b sind über dem Substrat 201 ausgebildet,
wobei das zweite Halbleitergebiet 204b von einer Maske 220 bedeckt
ist, die beispielsweise als eine Lackmaske vorgesehen ist, die ausgebildet ist,
um im Wesentlichen ein Eindringen einer leichten inerten Gattung
in das zweite Halbleitergebiet 204b während eines Ionenimplantationsprozesses
zu behindern. Ein erstes Implantationsgebiet 205a ist in dem
ersten Halbleitergebiet 204a ausgebildet, während ein
zweites Implantationsgebiet 205b in dem zweiten Halbleitegebiet 204 gebildet
ist. Das zweite Implantationsgebiet 205b kann eine unterschiedliche Konzentration
einer gering dotierten Gattung, die währen einer Implantation 230 eingeführt wird,
auf Grund der Lackmaske 220 besitzen. Um beispielsweise
eine reduzierte Konzentration einer leichten inerten Gattung zu
erzeugen oder um eine andere leichte inerte Gattung in dem zweiten
Implantationsgebiet 205b vorzusehen, kann der Implantation 230 eine
weitere Implantation vorausgehen, in der das erste Halbleitergebiet 204a bedeckt
oder nicht bedeckt ist, um damit einen Unterschied zwischen den Gebieten 205a und 205b zu
erreichen. Auf diese Weise kann eine gewünschte Differenz der Konzentration
und/oder der Art der inerten Gattung in den Implantationsgebieten 205a und 205b geschaffen
werden. Hinsichtlich der Implantationsparameter, der Lage des Implantationsgebiets 205a und
dergleichen gelten die gleichen Kriterien, wie sie zuvor mit Bezug zu 1a erläutert sind.
-
2b zeigt
schematisch das Halbleiterbauelement 200 mit zwei Transistorelementen 250a und 250b,
die auf und in dem ersten bzw. dem zweiten Halbleitergebiet 204a bzw. 204b gebildet
sind. Die Transistorelemente 250a und 250b können in Übereinstimmung
mit gut etablierten Prozessstrategien hergestellt sein, etwa dem
Prozessablauf, der mit Bezug zu dem Transistorelement 150 beschrieben
und in den 1c und 1b gezeigt
ist. Das Bauelement 200 umfasst ferner eine spannungsinduzierende
Schicht 215, die über
dem ersten und dem zweiten Transistorelement 250a und 250b ausgebildet
ist, wobei ein Dislokationsgebiet 205d in einem Kanalgebiet 210 des
ersten Transistorelements 250a gebildet ist. Weitere Komponenten
der Transistoren 250a und 250b sind ähnlich zu
dem Bauelement 150 und sind mit den gleichen Bezugszeichen
belegt, mit Ausnahme einer führenden „2" anstelle einer „1 ". Das Dislokationsgebiet 205d kann
in Übereinstimmung
mit den Prozessen hergestellt werden, die bereits mit Bezug zu 1d erläutert sind,
wobei der zweite Transistor 250b durch den Unterschied
zwischen den Implantationsgebieten 205a und 205b,
die beide eine leichte inerte Gattung aufweisen, ebenfalls ein entsprechendes
Dislokationsgebiet 205d (nicht dargestellt) hat, das eine
unterschiedliche mechanische Entkopplung nach der Wärmebehandlung
des Bauelements 200 liefert. Beispielsweise kann die Spitzenkonzentration des
Implantationsgebiets 205a deutlich höher als in dem zweiten Implantationsgebiet 205b festgelegt werden,
so dass eine gemeinsame Wärmebehandlung
zu einer effizienteren Schwächung
von Bindungen in dem Dislokationsgebiet führt, das dem Dislokationsgebiet 205a entspricht,
im Vergleich zu dem Dislokationsgebiet, das dem Implantationsgebiet 205b des
zweiten Transistorelements 250b entspricht.
-
Ferner
können
spannungsinduzierte Gebiete wie zuvor mit Bezug zu 4 beschrieben,
verwendet werden, um das Transistorverhalten in unterschiedlichen
Bauteilgebieten wirksam zu steuern, indem die Eigenschaften der
entsprechenden spannungsinduzierenden Gebiete und gegebenenfalls
die Eigenschaften der entsprechenden Dislokationsgebiete variiert
werden. Auf diese Weise können
Ungleichförmigkeiten
auf dem Substrat hinsichtlich des Bauteilverhaltens oder Ungleichförmigkeiten
im Chipbereich hinsichtlich des Bauteilverhaltens kompensiert oder zumindest
deutlich reduziert werden, wodurch die Produktionsausbeute für eine spezielle Art
eines Halbleiterbauelements mit geforderten Spezifikationen erhöht werden
kann.
-
Ferner
können
in einigen Ausführungsformen
die Ausheizzyklen zur Herstellung eines Transistorelements als ungeeignet
in Bezug auf eine „vorzeitige" Nano-Hohlraumerzeugung
in entsprechenden Implantationsgebieten, etwa den Gebieten 105, 205, 305 erachtet
werden. In diesem Falle kann Wasserstoff während eines späteren Herstellungsstadiums
implantiert werden, beispielsweise nach der Fertigstellung der Drain-
und Sourcegebiet. Hierbei kann die Implantationsenergie so gewählt werden,
um die Wasserstoffionen in einer gewünschten Tiefe unterhalb der
Gateelektrode anzuordnen, während
die Ionen tief in das Bauteilgebiet unterhalb der Drain- und Sourcegebiete
eindringen. Die Kristallschäden,
die durch die Wasserstoffimplantation hervorgerufen werden, können vernachlässigbar
sein und können während der
Wärmebehandlung
zur Ausbildung des Dislokationsgebiets aus den implantierten Wasserstoffionen
ausgeheilt werden.
-
Es
gilt also: die vorliegende Erfindung stellt eine neue Technik bereit,
die das Bilden eines Dislokationsgebiets in der Nähe eines
Halbleitergebiets ermöglicht,
dessen Ladungsträgerbeweglichkeit durch
verschiedene externe spannungsinduzierende Quellen einzustellen
ist, so dass die Verformung für unterschiedliche
Bauteilbereiche in unterschiedlicher Weise eingestellt wird. Das
Dislokationsgebiet, das in effizienter Weise die mechanische Kopplung
des Halbleitergebiets, etwa eines Kanalgebiets zu benachbarten Bauteil-
oder Substratgebieten verringert, kann durch Einführen einer
leichten inerten Gattung, etwa Wasserstoff, in ein spezifiziertes
Bauteilgebiet und mittels einer geeigneten Wärmebehandlung gebildet werden,
um damit eine gewisse „Separation" oder Mikro-Spaltung
zwischen dem Kanalgebiet und dem darunter liegenden Bauteil- oder
Substratgebiet zu schaffen. Daher kann eine effiziente Verformungsbearbeitungstechnik
auf der Grundlage des Dislokationsgebietes bereit gestellt werden,
wobei die erhaltene Verformung als Zugverformung oder Druckverformung
mit einer gewünschten
Größe bereitgestellt
werden kann, indem die Eigenschaften des Dislokationsgebiets und/oder
die Eigenschaften der die externe spannungsinduzierenden Quelle
entsprechend eingestellt werden.