DE102004031710A1 - Technik zum Übertragen von Verformung in ein Halbleitergebiet - Google Patents

Technik zum Übertragen von Verformung in ein Halbleitergebiet Download PDF

Info

Publication number
DE102004031710A1
DE102004031710A1 DE102004031710A DE102004031710A DE102004031710A1 DE 102004031710 A1 DE102004031710 A1 DE 102004031710A1 DE 102004031710 A DE102004031710 A DE 102004031710A DE 102004031710 A DE102004031710 A DE 102004031710A DE 102004031710 A1 DE102004031710 A1 DE 102004031710A1
Authority
DE
Germany
Prior art keywords
region
semiconductor region
forming
area
dislocation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102004031710A
Other languages
English (en)
Other versions
DE102004031710B4 (de
Inventor
Thorsten Kammler
Martin Gerhardt
Frank Wirbeleit
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE102004031710A priority Critical patent/DE102004031710B4/de
Priority to US11/112,498 priority patent/US7494906B2/en
Publication of DE102004031710A1 publication Critical patent/DE102004031710A1/de
Application granted granted Critical
Publication of DE102004031710B4 publication Critical patent/DE102004031710B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/938—Lattice strain control or utilization

Abstract

Ein Dislokationsgebiet wird durch Implantieren einer leichten inerten Gattung, etwa Wasserstoff, bei einer spezifizierten Tiefe und mit einer hohen Konzentration und durch Wärmebehandeln der inerten Gattung gebildet, um damit "Nano"-Blasen zu erzeugen, die eine gewisse mechanische Entkopplung zu darunter liegenden Bauteilgebieten ermöglichen, wodurch ein effizienteres Erzeugen von Verformung ermöglicht wird, die durch eine externe spannungserzeugende Quelle hervorgerufen wird. Auf diese Weise kann in einem Kanalgebiet eines Feldeffekttransistors eine Verformung durch beispielsweise eine Spannungsschicht oder Seitenwandabstandselemente, die in der Nähe des Kanalgebiets ausgebildet sind, erzeugt werden.

Description

  • Gebiet der vorliegenden Erfindung
  • Im Allgemeinen betrifft die vorliegende Erfindung die Herstellung integrierter Schaltungen und betrifft insbesondere die Herstellung von Halbleitergebieten mit einer erhöhten Ladungsträgerbeweglichkeit, etwa ein Kanalgebiet eines Feldeffekttransistors, durch Erzeugung einer Verformung in dem Halbleitergebiet.
  • Die Herstellung integrierter Schaltungen erfordert die Ausbildung einer großen Anzahl von Schaltungselementen auf einer vorgegebenen Chipfläche gemäß einer spezifizierten Schaltungsanordnung. Im Allgemeinen werden mehrere Prozesstechnologien gegenwärtig praktiziert, wobei für komplexe Schaltungen, etwa Mikroprozessoren, Speicherchips und dergleichen, die MOS-Technologie gegenwärtig der vielversprechendste Ansatz auf Grund der überlegenen Eigenschaften im Hinblick auf die Arbeitsgeschwindigkeit und/oder die Leistungsaufnahme und/oder Kosteneffizienz ist. Während der Herstellung komplexer integrierter Schaltungen unter Anwendung der MOS-Technologie werden Millionen Transistoren, d. h. n-Kanaltransistoren und/oder p-Kanaltransistoren, auf einem Substrat ausgebildet, das eine kristalline Halbleiterschicht aufweist. Ein MOS-Transistor, unabhängig davon, ob ein n-Kanaltransistor oder ein p-Kanaltransistor betrachtet wird, weist sogenannte PN-Übergänge auf, die an einer Grenzfläche stark dotierter Drain- und Source-Gebiete mit einem invers dotierten Kanalgebiet, das zwischen dem Draingebiet und dem Sourcegebiet angeordnet ist, ausgebildet sind. Die Leitfähigkeit des Kanalgebiets, d. h. die Stromtreiberfähigkeit des leitenden Kanals, wird durch eine Gateelektrode gesteuert, die über dem Kanalgebiet ausgebildet und davon durch eine dünne isolierende Schicht getrennt ist. Die Leitfähigkeit des Kanalgebiets beim Ausbilden eines leitenden Kanals auf Grund des Anlegens einer geeigneten Steuerspannung an die Gateelektrode hängt von der Dotierstoffkonzentration, der Beweglichkeit der Ladungsträger und – für eine gegebene Ausdehnung des Kanalgebiets in der Transistorbreitenrichtung – von dem Abstand zwischen dem Source- und dem Draingebiet ab, der auch als Kanallänge bezeichnet wird. Somit bestimmt die Leitfähigkeit des Kanalgebiets in Verbindung mit der Fähigkeit rasch einen leitenden Kanal unterhalb der isolierenden Schicht beim Anlegen der Steuerspannung an die Gateelektrode zu erzeugen, im Wesentlichen das Leistungsverhalten der MOS-Transistoren. Somit macht das Verringern der Kanallänge – und damit verknüpft die Reduzierung des Kanalwiderstands – die Kanallänge zu einem wesentlichen Entwurfskriterium zum Erreichen einer höheren Arbeitsgeschwindigkeit der integrierten Schaltungen.
  • Die andauernde Reduzierung der Transistorabmessungen zieht jedoch eine Reihe damit verknüpfter Probleme nach sich, die es zu lösen gilt, um nicht die Vorteile aufzuheben, die durch das ständige Verkleinern der Kanallänge von MOS-Transistoren gewonnen werden. Ein großes Problem in dieser Hinsicht ist die Entwicklung verbesserter Photolithographie- und Ätzstrategien, um damit zuverlässig und reproduzierbar Schaltungselemente mit kritischen Abmessungen, etwa die Gateelektrode der Transistoren, für eine neue Bauteilgeneration herzustellen. Ferner sind äußerst anspruchsvolle Dotierstoffprofile in der vertikalen Richtung wie auch in der lateralen Richtung in den Drain- und Sourcegebieten erforderlich, um den geringen Schicht- und Kontaktwiderstand in Kombination mit einer gewünschten Kanalsteuerbarkeit zu erreichen. Ferner ist die vertikale Position der PN-Übergänge in Bezug auf die Gateisolierschicht ebenso ein kritisches Entwurfskriterium im Hinblick auf das Steuern der Leckströme. Somit erfordert das Reduzieren der Kanallänge auch eine Verringerung der Tiefe der Drain- und Sourcegebiete in Bezug auf die Grenzfläche, die von der Gateisolierschicht und dem Kanalgebiet gebildet wird, wodurch anspruchsvolle Implantationstechniken erforderlich sind. Gemäß anderer Lösungsvorschläge werden epitaktisch gewachsene Gebiet mit einem spezifizierten Versatz zu der Gateelektrode aufgewachsen, die auch als erhöhte Drain- und Sourcegebiete bezeichnet werden, um eine erhöhte Leitfähigkeit der erhöhten Drain- und Sourcegebiete zu gewährleisten, wobei gleichzeitig ein flacher PN-Übergang in Bezug auf die Gateisolationsschicht beibehalten wird.
  • Da die ständige Größenreduzierung der kritischen Abmessungen, d. h. der Gatelänge der Transistoren, die Anpassung und möglicherweise die Neuentwicklung äußerst komplexer Prozesstechniken, die die oben genannten Prozessschritte betreffen, erfordern, wurde vorgeschlagen, das Bauteilleistungsverhalten der Transistorelemente auch durch Erhöhen der Ladungsträgerbeweglichkeit in dem Kanalgebiet für eine vorgegebene Kanallänge zu erhöhen, um damit die Möglichkeit zu bieten, eine Leistungsverbesserung zu erreichen, die vergleichbar mit dem Fortschreiten zu einer zukünftigen Technologie ist, während viele der obigen Prozessanpassungen, die mit einer Größenreduzierung der Bauteile verknüpft sind, vermieden werden können. Im Prinzip können mindestens zwei Mechanismen kombiniert oder separat angewendet werden, um die Beweglichkeit der Ladungsträger in dem Kanalgebiet zu erhöhen. Erstens: die Dotierstoffkonzentration in dem Kanalgebiet kann verringert werden, wodurch die Streuereignisse für die Ladungsträger reduziert und damit deren Leitfähigkeit erhöht wird. Das Verringern der Dotierstoffkonzentration in dem Kanalgebiet beeinflusst jedoch deutlich die Schwellwertspannung des Transistorbauelements, wodurch eine Verringerung der Dotierstoffkonzentration gegenwärtig als eine wenig attraktive Lösung erscheint, sofern nicht andere Mechanismen zur Einstellung einer gewünschten Schwellwertspannung entwickelt werden. Zweitens: die Gitterstruktur in dem Kanalgebiet kann beispielsweise durch Erzeugen einer Zugspannung oder einer Druckspannung modifiziert werden, um eine entsprechende Verformung in dem Kanalgebiet zu erzeugen, die zu einer modifizierten Beweglichkeit für Elektronen bzw. Löscher führt. Beispielsweise erhöht das Erzeugen einer Zugverformung in dem Kanalgebiet die Beweglichkeit der Elektronen, wobei abhängig von der Größe und der Richtung der Zugverformung eine Erhöhung der Beweglichkeit von 120% oder mehr erreichbar ist, was sich wiederum direkt in einer entsprechenden Verbesserung der Leitfähigkeit zeigt. Andererseits kann eine Druckverformung in dem Kanalgebiet die Beweglichkeit der Löcher erhöhen, und damit die Möglichkeit zur Verbesserung des Leistungsverhaltens von P-Transistoren bieten. Die Einführung von Spannungs- oder Verformungstechniken in die Herstellung integrierter Schaltungen ist ein äußerst vielversprechender Ansatz für weitere Bauteilgenerationen, da beispielsweise verformtes Silizium als ein „neue" Art eines Halbleiters betrachtet werden kann, der die Herstellung schneller leistungsfähiger Halbleiterbauelemente ermöglichen kann, ohne dass teure Halbleitermaterialien und Herstellungstechniken erforderlich sind.
  • Folglich wurde vorgeschlagen, beispielsweise eine Silizium/Germanium-Schicht oder eine Silizium/Kohlenstoff-Schicht in oder unterhalb des Kanalgebiets so vorzusehen, um damit eine Zugspannung oder Druckspannung zu erzeugen, die zu einer entsprechenden Verformung führen können. Obwohl das Transistorverhalten durch die Einführung spannungserzeugender Schichten innerhalb oder unterhalb dem Kanalgebiet beträchtlich verbessert werden kann, müssen große Anstrengungen unternommen werden, um die Herstellung entsprechender Spannungsschichten in die konventionelle und gut erprobte MOS-Technik einzubinden. Beispielsweise müssen zusätzliche epitaktische Wachstumstechniken entwickelt und in den Prozessablauf integriert werden, um die germanium- oder kohlstoffenthaltenden Spannungsschichten an geeigneten Stellen in oder unterhalb des Kanalgebiets auszubilden. Somit wird die Prozesskomplexität deutlich erhöht, wodurch die Produktionskosten und auch die Gefahr einer Verringerung der Produktionsausbeute ansteigen.
  • Daher wird in anderen Lösungsvorschlägen eine externe Spannung, die beispielsweise durch darüber liegende Schichten, Abstandselemente und dergleichen hervorgerufen wird, angewendet in dem Versuch, eine gewünschte Verformung innerhalb des Kanalgebiets zu erzeugen. Jedoch ist der Prozess zum Erzeugen der Verformung in dem Kanalgebiet mittels des Anwendens einer spezifizierten externen Spannung von einer äußerst ineffizienten Umwandlung der externen Spannung in eine Verformung in dem Kanalgebiet begleitet, da das Kanalgebiet sehr stark an die vergrabene isolierende Schicht in SOI- (Silizium auf Isolator) Bauelementen oder an das verbleibende Siliziumvollmaterial in großvolumigen Bauelementen gebunden ist. Obwohl daher deutliche Vorteile gegenüber dem zuvor erläuterten Vorgehen, in welchem zusätzliche Spannungsschichten in dem Kanalgebiet erforderlich sind, geboten werden, führt die relativ geringe erreichte Verformung dazu, dass der zuletzt beschriebene Ansatz wenig attraktiv ist.
    •
  • Angesichts der oben beschriebenen Situation besteht daher ein Bedarf für eine alternative Technik, die das Erzeugen gewünschter Spannungsbedingungen in der Transistorstruktur ermöglicht, ohne dass komplexe und teure epitaktische Wachstumstechniken oder Variationen kritischer Herstellungsschritte erforderlich sind.
  • Überblick über die Erfindung
  • Im Allgemeinen richtet sich die vorliegende Erfindung an eine Technik, die das Herstellen eines verformten Halbleitergebiets, insbesondere eines verformten Kanalgebiets eines Feldeffekttransistors, ermöglicht, indem ein gewisses Maß an mechanischer Entkopplung zwischen dem Halbleitergebiet oder einem Teil davon und einem Substrat, auf dem das Halbleitergebiet ausgebildet ist, bereitgestellt wird. Um die mechanische Entkopplung, zumindest zu einem gewissen Grade, zu erreichen, wird ein Dislokationsgebiet gebildet, das zumindest deutlich die Bindung des betrachteten Halbleitergebiet an das Bauteilgebiet unterhalb des betrachteten Halbleitergebiets schwächt, so dass eine auf das betrachtete Halbleitergebiet ausgeübte externe Spannung in effizienter Weise in eine entsprechende Verformung umgewandelt wird, wodurch deutlich die Ladungsträgerbeweglichkeit innerhalb des Halbleitergebiets beeinflusst wird. Hierdurch kann die außerhalb des interessierenden Halbleitergebiets erzeugte Spannung temporär oder permanent zugeführt werden, um entsprechend beispielsweise das Verhalten eines Feldeffekttransistors einzustellen, indem der Durchlassstrom des Transistors erhöht wird, wobei die statischen Eigenschaften des Transistors im Wesentlichen nicht negativ beeinflusst werden.
  • Gemäß einer anschaulichen Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren das Bereitstellen eines Halbleitergebiets über einem Substrat und das Ausbilden eines Dislokationsgebietes in dem Substrat und/oder dem Halbleitergebiet, wobei das Dislokationsgebiet eine Relativbewegung auf atomarem Maßstab zwischen dem Substrat und mindestens einem Bereich des Halbleitergebiets ermöglicht. Ferner wird ein spannungserzeugendes Gebiet gebildet, das mechanisch mit dem Halbleitergebiet gekoppelt ist, wobei das spannungserzeugende Gebiet eine Verformung zumindest in dem Bereich des Halbleitegebiets erzeugt.
  • Gemäß einer weiteren anschaulichen Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren das Implantieren einer leichten inerten Ionengattung durch ein Halbleitergebiet in ein Substrat bei einer spezifizierten Tiefe. Ferner umfasst das Verfahren das Bilden eines Transistorelements über der spezifizierten Tiefe, wobei das Transistorelement ein Draingebiet, ein Sourcegebiet und ein Kanalgebiet, die aus einem Halbleitergebiet aufgebaut sind, und eine Gateelektrodenstruktur umfasst. Schließlich wird eine Wärmebehandlung an dem Substrat ausgeführt, um ein Dislokationsgebiet benachbart zu dem Kanalgebiet zu bilden, wobei das Dislokationsgebiet eine Relativbewegung auf atomarem Maßstab zwischen dem Substrat und mindestens einem Bereich des Kanalgebiets ermöglicht.
  • Gemäß einer noch weiteren anschaulichen Ausführungsform der vorliegenden Erfindung umfasst ein Halbleiterbauelement ein Substrat, ein verformtes Halbleitergebiet, das über dem Substrat angeordnet ist, und ein Dislokationsgebiet. Das Dislokationsgebiet ist zwischen dem Substrat und dem verformten Halbleitergebiet ausgebildet und ermöglicht eine Relativbewegung auf atomarem Maßstab zwischen dem Substrat und mindestens einem Bereich des verformten Halbleitergebiets.
    •
  • Kurze Beschreibung der Zeichnungen
  • Weitere Vorteile, Aufgaben und Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird. Es zeigen:
  • 1a bis 1d schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Herstellungsstadien, wobei ein Dislokationsgebiet zwischen einem Halbleitergebiet und einem Substrat ausgebildet wird, um ein effizientes Erzeugen einer Verformung zu ermöglichen, die durch extern zugeführte Spannung hervorgerufen wird, gemäß anschaulicher Ausführungsformen der vorliegenden Erfindung;
  • 2a und 2b schematisch Querschnittsansichten eines Halbleiterbauelements, in welchem ein Dislokationsgebiet in selektiver Weise entsprechend weiterer anschaulicher Ausführungsformen ausgebildet ist;
  • 3a und 3b schematisch Querschnittsansichten eines Halbleiterbauelements mit zwei Transistorelementen mit unterschiedlichen Verformungen in ihren entsprechenden Kanalgebieten gemäß weiterer anschaulicher Ausführungsformen; und
  • 4a und 4b schematisch ein Halbleiterbauelement, in welchem eine gerichtete Verformung mittels eines Dislokationsgebiets in Übereinstimmung mit weiteren anschaulichen Ausführungsformen erzeugt wird.
  • Detaillierte Beschreibung
  • Obwohl die vorliegende Erfindung mit Bezug zu den Ausführungsformen beschrieben ist, wie sie in der vorliegenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, sollte es selbstverständlich sein, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegende Erfindung auf die speziellen anschaulichen offenbarten Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen lediglich beispielhaft die diversen Aspekte der vorliegenden Erfindung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
  • Die vorliegende Erfindung beruht auf dem Konzept, dass eine Verformung innerhalb eines interessierenden Bereichs eines Halbleitegebiets geschaffen werden kann, indem die Bindung des interessierenden Bereichs an ein Bauteilgebiet, das unterhalb des interessierenden Bereichs angeordnet ist, geschwächt wird. Auf Grund der reduzierten mechanischen Ankopplung des Halbleitergebiets an das darunter liegende Bauteilgebiet oder Substrat kann eine extern erzeugte Spannung, die durch geeignete Mittel, etwa Seitenwandabstandselemente einer Gateelektrodenstruktur, einer Ätzstoppschicht für ein Zwischenschichtdielektrikum, und dergleichen erzeugt werden kann, in höchst effizienter Weise in das interessierende Halbleitergebiet übertragen werden, das sich dann entsprechend verformt, da die geschwächte Verbindung oder die mechanische Entkopplung ein gewisses Maß an Relativbewegung zwischen den Teilchen, die das Kristallgitter des Halbleitergebiets und das darunter liegende Bauteilgebiet oder Substrat bilden, möglich macht. Im Weiteren wird ein Gebiet, das eine Relativbewegung auf atomarem Maßstab zweier Bauteilgebiete, die benachbart zu diesen Gebiet angeordnet sind, als ein Dislokationsgebiet bezeichnet, da es eine gewisse Dislokation bzw. Verschiebung der beiden Gebiete ermöglicht, die das Dislokationsgebiet einschließen. Es sollte beachtet werden, dass hierbei der Begriff „Dislokation" so gemeint ist, um eine Änderung der relativen Position eines kleinen Volumenelements eines Gebiets in Bezug auf ein entsprechendes kleines Volumenelement eines benachbarten Gebiets zu beschreiben, wobei die relative Positionsänderung einer Deformation, etwa einer Zugdeformation oder Verformung, oder einer Druckdeformation oder Verformung entspricht als vielmehr einer gleichförmigen Verschiebung eines gesamten Gebiets in Bezug auf das andere Gebiet. Beispielsweise kann ein Gebiet mit mehreren Hohlräumen mit einer Größe in der Größenordnung von Nanometern, das von zwei Bauteilgebieten eingeschlossen ist, die im Wesentlichen keine Hohlräume aufweisen, als ein Dislokationsgebiet betrachtet werden, da die „Nanohohlräume" eine Relativbewegung zwischen den beiden im Wesentlichen hohlraumfreien Gebieten auf einem atomaren Maßstab bei Einwirkung einer äußeren Kraft ermöglichen, so dass eines oder beide der im Wesentlichen hohlraumfreien Gebiete sich deformieren oder verformen können. Wenn das deformierte oder verformte Gebiet ein im Wesentlichen kristallines Halbleitergebiet ist, kann die Verformung zu einem modifizierten Gitterabstand und daher zu einer modifizierten Ladungsträgerbeweglichkeit führen.
  • Mit Bezug zu den Zeichnungen werden nunmehr weitere anschauliche Ausführungsformen der vorliegenden Erfindung detaillierter beschrieben, wobei auf Feldeffekttransistorelemente Bezug genommen wird, die, zumindest teilweise, ein Dislokationsgebiet zum Erzeugen einer Verformung in den jeweiligen Kanalgebieten erhalten sollen, um damit die Stromtreiberfähigkeit der Bauteile zu erhöhen, ohne im Wesentlichen die Herstellung komplexer spannungsinduzierender Schichten innerhalb des Kanalgebiets zu erfordern. Es sollte jedoch beachtet werden, dass die Prinzipien der vorliegenden Erfindung auf ein beliebiges Halbleitergebiet anwendbar sind, das eine Erhöhung der Ladungsträgerbeweglichkeit durch eine externe bereitgestellte Spannungsquelle erfordert. Beispielsweise können vergrabene Halbleiterleitungen mit einem dotierten kristallinen Halbleitermaterial gemäß der vorliegenden Erfindung so hergestellt werden, dass diese eine Zugverformung oder Druckverformung zum Erhöhen ihrer Leitfähigkeit aufweisen.
  • 1a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 100 während eines frühen Herstellungsstadiums. Das Halbleiterbauelement 100 umfasst ein Substrat 101, das eine erste Schicht 102 und eine zweite Schicht 103 aufweisen kann, wobei die erste Schicht 102 ein beliebiges geeignetes Material repräsentieren kann, etwa ein Halbleitervollmaterial, ein isolierendes Material, und dergleichen. Die zweite Schicht 103 kann eine isolierende Schicht, etwa eine Siliziumdioxidschicht, eine Siliziumnitridschicht, oder ein anderes isolierendes Oxid oder eine andere Verbindung eines anderen geeigneten Halbleitermaterials repräsentieren. D. h., das Substrat 101 kann eine beliebige Form eines isolierenden Substrats repräsentieren, das für die Herstellung eines Halbleiter-auf-Isolator-Bauelements, etwa eines SOI- (Silizium auf Isolator) Bauelements verwendet werden kann. Das Halbleiterbauelement 100 kann ferner eine Halbleiterschicht 104, etwa eine kristalline Siliziumschicht oder einen anderen geeigneten Halbleiter aufweisen. Wie zuvor dargelegt ist, wird Silizium überwiegend bei der Herstellung integrierter Schaltungen auf Grund seiner guten Verfügbarkeit und relativ moderaten Preises und seiner Eigenschaften bei der Hochtemperaturverarbeitung insbesondere in Verbindung mit Siliziumdioxid verwendet. Mittels einer effizienten Verformungsverarbeitungstechnik der Schicht 104 können die Eigenschaften entsprechend den Bauteilerfordernissen angepasst werden, wodurch verformtes Silizium eine sehr vielversprechende Lösung für die Entwicklung künftiger Halbleiterbauelemente auf Siliziumbasis bildet. Aus diesem Grunde wird die Schicht 104 als eine Siliziumschicht bezeichnet, obwohl die vorliegende Erfindung auch im Zusammenhang mit anderen geeigneten Halbleitermaterialien praktizierbar ist.
  • In anderen Ausführungsformen kann das Substrat 101 ein Halbleitervollsubstrat repräsentieren, etwa ein Siliziumvollsubstrat, wobei die Siliziumschicht 104 als der obere Bereich des Substrats 101 vorgesehen ist, oder direkt auf dem kristallinen Silizium des Substrats 101 durch epitaktisches Aufwachsen ausgebildet ist. Das Halbleiterbauelement 100 umfasst ferner ein Implantationsgebiet 105 einer leichten inerten Gattung, die um eine spezifizierte Tiefe 106 herum angeordnet ist. Es sollte beachtet werden, dass das Implantationsgebiet 105 eine gewisse Verteilung in der vertikalen Richtung in 1a aufweisen kann, und damit kann die spezifizierte Tiefe 106 die Spitzenwertkonzentration der leichten inerten Gattung repräsentieren. In einer speziellen Ausführungsform weist die leichte inerte Gattung im Wesentlichen Wasserstoff auf. In anderen Ausführungsformen kann das Implantationsgebiet 105 Helium als leichte inerte Gattung enthalten. Die Spitzenwertkonzentration der leichten inerten Gattung kann im Bereich von ungefähr 1021 bis 1023 Atome pro cm3 oder darüber liegen. Obwohl in 1a das Implantationsgebiet 105 so gezeigt ist, dass dieses in der Siliziumschicht 104 angeordnet ist, kann in anderen Ausführungsformen, wenn die isolierende Schicht 103 vorgesehen ist, das Implantationsgebiet 105 in der Schicht 103 angeordnet sein.
  • Ein typischer Prozessablauf zur Herstellung des Halbleiterbauelements 100, wie es in 1a gezeigt ist, kann die folgenden Prozesse umfassen. Das Substrat 101 mit der darauf gebildeten Siliziumschicht 104 kann von Halbleiterscheibenherstellern erhalten werden oder kann gemäß moderner Scheibenverbundtechniken, wie sie im Stand der Technik gut bekannt sind, hergestellt werden. Danach wird ein Ionenimplantationsprozess ausgeführt, um die leichte inerte Ionengattung durch einen Teil der Siliziumschicht 104 in das Bauelement bei der spezifizierten Tiefe 106 einzubringen. Abhängig von der Tiefe 106 und der Art der Ionengattung, die zu implantieren ist, wird eine geeignete Implantationsenergie ausgewählt. Beispielsweise können für Wasserstoff und Helium entsprechende Implantationsenergien leicht mittels Simulationsberechnungen auf der Grundlage verfügbarer Programme mit Simulationsalgorithmen ermittelt werden. Insbesondere im Falle von Wasserstoff als der leichten inerten Gattung kann das Implantationsgebiet 105 relativ dicht um die spezifizierte Tiefe 106 herum positioniert werden, da der wesentliche Mechanismus zum Abbremsen von Ionen die Wechselwirkung mit Elektronen der Siliziumschicht 104 ist. Vorteilhafterweise wird die leichte inerte Gattung bei einer moderat hohen Dosis, etwa ungefähr 5 × 1015 bis 2 × 1016 Ionen/cm2 oder mehr implantiert, um damit eine hohe Konzentration in dem Implantationsgebiet 105 bei einer moderaten Implantationszeit zu erreichen. Vorzugsweise ist die Konzentration in dem Implantationsgebiet 105 so hoch, um eine überkritische Konzentration zu erreichen, wodurch die Ausbildung von „Bläschen" oder Hohlräumen in einer nachfolgenden Wärmebehandlung gefördert wird, wie dies mit Bezug zu 1d beschrieben ist.
  • 1b zeigt schematisch das Halbleiterbauelement 100 gemäß einer noch weiteren anschaulichen Ausführungsform, wobei eine Isolationsstruktur 107, beispielsweise in Form einer Grabenisolation vorgesehen ist, die das Siliziumgebiet 104 umschließt. Die Grabenisolation 107 kann durch moderne Lithographie-, Ätz- und Abscheidetechniken in Übereinstimmung mit gut etablierten Prozessrezepten hergestellt werden. Danach wird das Implantationsgebiet 105 gebildet, wie dies mit Bezug zu 1a beschrieben ist.
  • 1c zeigt schematisch eine Querschnittsansicht des Halbleiterbauelements 100 in einer fortgeschrittenen Herstellungsphase, wobei das Bauelement 100 ein Transistorelement aufweist, das auf und in dem Siliziumgebiet 104 gebildet ist. Das Transistorelement 150 umfasst tiefe Source- und Draingebiete 108 und entsprechende Erweiterungsgebiete 109, die durch ein Kanalgebiet 110 getrennt sind. Das Kanalgebiet 110 kann als ein Teil des Siliziumgebiets 104 betrachtet werden, das über dem Implantationsgebiet 105 angeordnet ist. In anderen Ausführungsformen, wenn das Implantationsgebiet 105 an der Grenzfläche zwischen der isolierenden Schicht 103 und dem Siliziumgebiet 104 ausgebildet ist, oder wenn das Implantationsgebiet 105 in der isolierenden Schicht 103 angeordnet ist, kann sich das Kanalgebiet 110 bis hinab zu der isolierenden Schicht 103 erstrecken. Es sollte beachtet werden, dass das Transistorelement 150, das in 1c dargestellt ist, ein vollständig verarmtes SOI-Bauelement repräsentiert, und dass andere Transistorarchitekturen, etwa nicht vollständig verarmte SOI-Bauelemente, Siliziumvollbauelemente, Bauelemente mit erhöhten Drain- und Sourcegebieten und dergleichen, ebenso in Verbindung mit der vorliegenden Erfindung verwendbar sind.
  • Eine Gateisolationsschicht 113 ist über dem Kanalgebiet 110 ausgebildet und trennt eine Gateelektrode 112 von dem Kanalgebiet 110. Abstandselemente 111 sind benachbart zu Seitenwänden der Gateelektrode ausgebildet, und Metallsilizidgebiete, etwa Nickelsilizid, Kobaltsilizid oder dergleichen, können auf und in der Gateelektrode 112 und den Drain- und Sourcegebieten 108 vorgesehen sein. Schließlich ist ein spannungsinduzierendes Gebiet 115 in der Nähe des Transistorelements 150 ausgebildet und ist mechanisch mit dem Kanalgebiet 110 beispielsweise über die Gateelektrode 112 und die Drain- und Sourcgebiete 108 gekoppelt. In der gezeigten Ausführungsform ist das spannungsinduzierende Gebiet 115 in Form einer Deckschicht vorgesehen, die auch als eine Ätzstoppschicht während eines nachfolgenden Prozesses zum Ätzen von Kontaktöffnungen zu den Drain- und Sourcegebieten und zu der Gateelektrode verwendet werden kann. Beispielsweise kann das spannungsinduzierende Gebiet 115 Siliziumnitrid aufweisen, das so gebildet ist, dass es eine spezifizierte innere Spannung – Zugspannung oder Druckspannung – aufweist.
  • Ein typischer Prozessablauf zur Herstellung des Bauelements 100, wie es in 1c gezeigt ist, kann die folgenden Prozesse umfassen. Nach Herstellung der Gateisolationsschicht 113 durch moderne Abscheide- und/oder Oxidationstechniken wird die Gateelektrode 112 durch Abscheiden eines Gateelektrodenmaterials, etwa Polysilizium, durch chemische Dampfabscheidung bei geringem Druck und einen nachfolgenden anspruchsvollen Photolithographie- und Ätzschritt in Übereinstimmung mit gut etablierten Prozessrezepten hergestellt. Danach können Implantationsprozesse zur Ausbildung der Erweiterungsgebiete 109 ausgeführt werden, und/oder Voramorphisierungsimplantationen können nach Bedarf durchgeführt werden. Danach können die Abstandselemente 111, beispielsweise auf der Basis von Siliziumdioxid und Siliziumnitrid hergestellt werden, wobei in einigen Ausführungsformen der Prozess zur Herstellung der Abstandselemente 111 so gestaltet sein kann, dass ein gewisses Maß an Spannung in den Abstandselementen 111 erzeugt wird. Beispielsweise kann eine dünne Oxidbeschichtung abgeschieden werden, woran sich das Abscheiden einer Siliziumnitridschicht mit spezifizierter Dicke und bei Bedarf mit einer spezifizierten Zugspannung oder Druckspannung anschließt. Zum Beispiel kann während eines plasmaunterstützten CVD- (chemische Dampfabscheidungs-) Prozess zum Abscheiden der Siliziumnitridschicht der Ionenbeschuss so gesteuert werden, um eine gewünschte innere Spannung zu erreichen. Danach kann die Siliziumnitridschicht entsprechend anisotroper Ätzprozesse geätzt werden, wodurch die Seitenwandabstandselemente 111 mit der gewünschten inneren Spannung zurückbleiben. Danach können weitere Implantationsprozesse ausgeführt werden, um die tiefen Source- und Draingebiete 108 zu bilden.
  • Es sollte beachtet werden, dass andere Prozessabläufe bei der Herstellung der Drain- und Sourcegebiete 108 und der entsprechenden Erweiterungsgebiet 109 angewendet werden können. Beispielsweise können zu entfernende Seitenwandabstandselemente (nicht gezeigt) verwendet werden, um zunächst die tiefen Source- und Draingebiete 108 zu bilden, und anschließend werden die zu entfernenden Abstandselemente vor oder nach einem entsprechenden Ausheizschritt zur Aktivierung der Dotierstoffe in den Drain- und Sourcegebieten 108 entfernt. Danach können die Erweiterungsgebiete 109 gebildet und mittels eines Ausheizprozess bei einer geringen Temperatur aktiviert werden. Danach können die Abstandselemente 111 gebildet werden.
  • Unabhängig von der angewendeten Prozesssequenz kann während der Implantation der tiefen Source- und Draingebiete möglicherweise in Verbindung mit einer Voramorphisierungsimplantation die leichte inerte Gattung in dem Implantationsgebiet 105 innerhalb der Source- und Draingebiete 108 umverteilt werden oder kann sogar zumindest teilweise aus dem Siliziumgebiet 104 während Ausheizprozesse zur Aktivierung von Dotierstoffen in den Source- und Draingebieten 108 und den Erweiterungsgebieten 109 herausgetrieben werden. In jedem Falle wird zumindest ein Teil des Implantationsgebiets 105 in dem Kanalgebiet 110 und in dessen Nähe aufrecht erhalten, wenn das Implantationsgebiet in der isolierenden Schicht 103 angeordnet ist, wobei die spezifizierte Tiefe 106 im Wesentlichen beibehalten wird, obwohl eine gewisse Verbreiterung der Verteilung um die Tiefe 106 herum der leichten inerten Gattung während der diversen Ausheizzyklen stattfinden kann. Ferner kann in einigen Ausführungsformen eine moderat hohe, d. h. überkritische Konzentration der leichten inerten Gattung in dem Implantationsgebiet 105 vorgesehen werden und die Gattung kann bereits damit beginnen, Bläschen oder Hohlräume bei der Tiefe 106 während der Dotierstoffaktivierung zu erzeugen, ähnlich wie Blasen in einem übersättigen Fluid mit einer gasförmigen Komponente beim Auftreten einer Störung entstehen.
  • Danach können die Metallsilizidgebiete 114 durch Abscheiden eines hochschmelzenden Metalls und in Gang setzen einer chemischen Reaktion mit dem darunter liegenden Silizium in den Drain- und Sourcegebieten 108 und der Gateelektrode 112 gebildet werden. Danach wird das spannungsinduzierende Gebiet 115 beispielsweise in Form einer Deckschicht oder einer Ätzstoppschicht gebildet, beispielsweise als eine Siliziumnitridschicht, wobei Abscheideparameter zur Herstellung der Schicht 115 so eingestellt werden, um ein gewünschtes Maß an Zugspannung oder Druckspannung zu erhalten. Bekanntlich kann Siliziumnitrid durch plasmaverstärktes CVD abgeschieden werden, wobei einer oder mehrere Prozessparameter, etwa die Vorspannungsleistung, die Temperatur und dergleichen so eingestellt werden, um eine Druckspannung oder Zugspannung in einem weiten Bereich von ungefähr 0 bis 800 MPa für die Zugspannung der Druckspannung zu erhalten. Während der Ausbildung der Metallsilizidgebiete 114 und des spannungsinduzierenden Gebiets 115 können wiederum erhöhte Prozesstemperaturen zu einer weiteren Erzeugung von Hohlräumen oder Blasen innerhalb des Implantationsgebiets 105 abhängig von der anfänglich implantierten Konzentration führen.
  • 1d zeigt schematisch das Halbleiterbauelement 100 mit einem Dislokationsgebiet 105d mit mehreren Blasen oder Hohlräumen 116, die im Wesentlichen mit der leichten inerten Gattung gefüllt und im Wesentlichen um die spezifizierte Tiefe 106 herum angeordnet sind. Die Blasen 116, die eine Größe im Bereich von Nanometer aufweisen können, und die teilweise während der vorhergehenden Ausheizzyklen ausgebildet worden sein können, können durch eine Wärmebehandlung mit Temperaturen im Bereich von ungefähr 350 bis 1000°C und typischerweise bei ungefähr 700°C bis 950°C für eine Zeitdauer von einigen Minuten gebildet werden, wenn die leichte inerte Gattung Wasserstoff ist und das Implantationsgebiet 105 im Wesentlichen innerhalb des Siliziumgebiets 104 angeordnet ist. Wenn das Implantationsgebiet 105 beispielsweise in der isolierenden Schicht 103 liegt, können andere Parameter für die Wärmebehandlung geeignet sein und können in einfacher Weise auf der Grundlage von Testdurchläufen ermittelt werden. Wenn Helium als die leichte inerte Gattung verwendet wird, kann eine Temperatur von ungefähr 350°C zu einer Hohlraumerzeugung führen, unabhängig davon, ob das Implantationsgebiet 105 in dem Siliziumgebiet 104 oder der isolierenden Schicht 103 angeordnet ist. Typischerweise kann auch eine Temperatur von ungefähr 700°C bis 950°C für einige Minuten angewendet werden. Die oben spezifizierten Werte hängen von der anfänglich implantierten Spitzenkonzentration ab und können geeignet sein für eine Konzentration im Bereich von ungefähr 1021 bis 1023 Atome/cm3. Typische Implantationsparameter können sein ungefähr 3 bis 15 keV, abhängig von der gewünschten Eindringtiefe, bei einer Dosis von ungefähr 5 × 1015 bis 2 × 1016 Ionen/cm2. Geeignete Prozessparameter zur Ausbildung des Dislokationsgebiets 105d in Silizium, Siliziumdioxid und dergleichen können leicht ermittelt werden, indem ein oder mehrere Testsubstrate hergestellt und die Ausbildung der Bläschen oder Hohlräume für diverse Spitzenwertkonzentrationen, Materialien, Wärmebehandlungsparameter und dergleichen, oder die Verformung, die schließlich über dem entsprechenden Dislokationsgebiet durch das Ausüben einer spezifizierten externen Spannung erhalten wird, untersucht werden. Die Ergebnisse oder die schließlich erhaltene Verformung können verwendet werden, um eine Korrelation zwischen mindestens einem Prozessparameter bei der Herstellung des Dislokationsgebiet 105 und der schließlich erhaltenen Verformung zu bestimmen. Die Verformung kann beispielsweise durch Messen der Leitfähigkeit eines Halbleitergebiets bestimmt werden, die von der Ladungsträgerbeweglichkeit und damit der Verformung abhängt, die in dem Halbleitergebiet vorherrscht.
  • Auf der Grundlage der obigen Ausführungen kann eine spezifizierte Verformung 117 in dem Kanalgebiet 110 mittels des spannungsinduzierenden Gebiets 115 erreicht werden. Wie zuvor erläutert ist, schwächt das Dislokationsgebiet 105d die mechanische Kopplung des Kanalgebiets 110 an die darunter liegenden Bauteilgebiete, etwa die isolierende Schicht 103, wodurch die Möglichkeit geboten wird, dass der Kanal oder zumindest ein Teil davon sich besser verformt beim Ausüben einer externen Kraft, wie sie etwa durch die Spannung der Schicht 115 erzeugt wird, als dies ohne das Dislokationsgebiet 105d der Fall wäre. Es sollte beachtet werden, dass die schließlich erhaltene Verformung 117 gesteuert werden kann, indem die Spannung in dem Gebiet 115 und in anderen spannungsinduzierenden Gebieten, die mechanisch an das Kanalgebiet 110 gekoppelt sind, etwa die Abstandselemente 111 und die Metallsilizidgebiete 114 eingestellt wird, und indem die Parameter, die das Implantationsgebiet 105 oder das Dislokationsgebiet 105d beeinflussen, etwa die Implantationsparameter, die Wärmebehandlungsparameter, und dergleichen gesteuert werden. Zum Beispiel kann die schließlich erhaltene Verformung 117 eingestellt werden, indem selektiv die Eigenschaften des Dislokationsgebiets 105d in unterschiedlichen Bereichen des Halbleiterbauelements 100 gesteuert werden. D. h., für einen gegebenen Prozessablauf zur Herstellung der Transistorelemente 150 können ein oder mehrere Implantationsparameter zur Ausbildung des Implantationsgebiets 105 so variiert werden, um ein Dislokationsgebiet 105d mit unterschiedlicher Eigenschaft in unterschiedlichen Bereichen zu erhalten, so dass sich eine unterschiedliche Verformung 117 in unterschiedlichen Bauteilbereichen ergibt.
  • Mit Bezug zu den 2a und 2b werden anschauliche Ausführungsformen zum Variieren der Eigenschaften eines Dislokationsgebiets detaillierter beschrieben.
  • 2a zeigt schematisch ein Halbleiterbauelement 200 mit einem Substrat 201, das eine erste Schicht 202 und eine zweite Schicht 202, ähnlich zu dem Bauteil 100, das in 1a gezeigt ist, aufweist. Ein erstes Halbleitergebiet 204a und ein zweites Halbleitergebiet 204b sind über dem Substrat 201 ausgebildet, wobei das zweite Halbleitergebiet 204b von einer Maske 220 bedeckt ist, die beispielsweise als eine Lackmaske vorgesehen ist, die ausgebildet ist, um im Wesentlichen ein Eindringen einer leichten inerten Gattung in das zweite Halbleitergebiet 204b während eines Ionenimplantationsprozesses zu verhindern. Ein erstes Implantationsgebiet 205a ist in dem ersten Halbleitergebiet 204a ausgebildet, während ein zweites Implantationsgebiet 205b in dem zweiten Halbleitegebiet 204 gebildet ist. Das zweite Implantationsgebiet 205b kann im Wesentlichen frei sein von der leichten inerten Gattung, oder kann eine unterschiedliche Konzentration einer gering dotierten Gattung, die währen einer Implantation 230 eingeführt wird, auf Grund der Lackmaske 220 besitzen. Um beispielsweise eine reduzierte Konzentration einer leichten inerten Gattung zu erzeugen oder um eine andere leichte inerte Gattung in dem zweiten Implantationsgebiet 205b vorzusehen, kann der Implantation 230 eine weitere Implantation vorausgehen, in der das erste Halbleitergebiet 204a bedeckt oder nicht bedeckt ist, um damit einen Unterschied zwischen den Gebieten 205a und 205b zu erreichen. Auf diese Weise kann eine gewünschte Differenz der Konzentration und/oder der Art der inerten Gattung in den Implantationsgebieten 205a und 205b geschaffen werden. Im Folgenden wird angenommen, dass kein weiterer Implantationsprozess stattgefunden hat und dass das zweite Implantationsgebiet 205b im Wesentlichen keine implantierte leichte inerte Gattung aufweist. Hinsichtlich der Implantationsparameter, der Lage des Implantationsgebiets 205a und dergleichen gelten die gleichen Kriterien, wie sie zuvor mit Bezug zu 1a erläutert sind.
  • 2b zeigt schematisch das Halbleiterbauelement 200 mit zwei Transistorelementen 250a und 250b, die auf und in dem ersten bzw. dem zweiten Halbleitergebiet 204a bzw. 204b gebildet sind. Die Transistorelemente 250a und 250b können in Übereinstimmung mit gut etablierten Prozessstrategien hergestellt sein, etwa dem Prozessablauf, der mit Bezug zu dem Transistorelement 150 beschrieben und in den 1c und 1b gezeigt ist. Das Bauelement 200 umfasst ferner eine spannungsinduzierende Schicht 215, die über dem ersten und dem zweiten Transistorelement 250a und 250b ausgebildet ist, wobei ein Dislokationsgebiet 205d in einem Kanalgebiet 210 des ersten Transistorelements 250a gebildet ist. Weitere Komponenten der Transistoren 250a und 250b sind ähnlich zu dem Bauelement 150 und sind mit den gleichen Bezugszeichen belegt, mit Ausnahme einer führenden „2" anstelle einer „1". Das Dislokationsgebiet 205d kann in Übereinstimmung mit den Prozessen hergestellt werden, die bereits mit Bezug zu 1d erläutert sind, wobei der zweite Transistor 250b im Wesentlichen kein entsprechendes Dislokationsgebiet aufweist, wenn das Implantationsgebiet 205b im Wesentlichen keine leichte inerte Gattung in dem zweiten Halbleitergebiet 204b aufweist. In anderen Fällen kann der Unterschied zwischen den Implantationsgebieten 205a und 205b, wenn beide Gebiete eine leichte inerte Gattung aufweisen, zu entsprechenden Dislokationsgebieten 205d führen, die eine unterschiedliche mechanische Entkopplung nach der Wärmebehandlung des Bauelements 200 liefern. Beispielsweise kann die Spitzenkonzentration des Implantationsgebiets 205a deutlich höher als in dem zweiten Implantationsgebiet 205b festgelegt werden, so dass eine gemeinsame Wärmebehandlung zu einer effizienteren Schwächung von Bindungen in dem Dislokationsgebiet führt, das dem Dislokationsgebiet 205a entspricht, im Vergleich zu dem Dislokationsgebiet, das dem Implantationsgebiet 205b des zweiten Transistorelements 250b entspricht. Somit kann die einzelne spannungsinduzierende Schicht 215 einen unterschiedlichen Betrag an Verformung in dem ersten Transistorelement 250a und dem zweiten Transistorelement 250b erzeugen. Somit kann die Verformungsbearbeitungstechnik für unterschiedliche Arten von Transistoren und/oder unterschiedliche Substratbereiche in unterschiedlicher Weise ausgeführt werden.
  • In anderen Ausführungsformen können die Eigenschaften der spannungsinduzierenden Gebiete in unterschiedlichen Bauteilbereichen so variiert werden, um ein unterschiedliches Maß an Verformung zu erreichen. Anschauliche Beispiele hierzu sind mit Bezug zu 3a und 3b beschrieben.
  • 3a zeigt schematisch ein Halbleiterbauelement 300 mit einem ersten Transistorelement 350a und einem zweiten Transistorelement 350b, die die gleichen Komponenten aufweisen wie die Bauelemente, die in 2b gezeigt sind, und die mit den gleichen Bezugszeichen belegt sind, mit Ausnahme einer führenden „3", anstelle einer „2". Ferner umfasst jedes Transistorelement ein im Wesentlichen identisches Dislokationsgebiet 305d. Des weiteren sind ein erstes spannungsinduzierendes Gebiet 315a, das mechanisch mit dem ersten Transistorelement 350a gekoppelt ist, und ein zweites spannungsinduzierendes Gebiet 315d, das mechanisch mit dem zweiten Transistor 350b gekoppelt ist, vorgesehen. Eine Lackmaske 320 bedeckt das zweite Transistorelement 350b während eines Ionenbeschusses 330. Hinsichtlich der Herstellung der Transistorbauelemente 350a und 350b gelten die gleichen Kriterien, wie sie zuvor mit Bezug zu den Transistoren 150 und 250 erläutert sind. Des weiteren können die Dislokationsgebiete 305d so gebildet werden, wie dies mit Bezug zu den 1a bis 1d erläutert ist, wobei im Wesentlichen identische Prozessbedingungen für das erste und das zweite Transistorelemente 350a, 350b vorgesehen sind, um damit im Wesentlichen identische Dislokationsgebiete 305d zu erreichen. Das erste und das zweite spannungsinduzierende Gebiet 315a bzw. 315b können anfänglich als eine dielektrische Schicht, etwa eine Siliziumnitridschicht, gebildet werden, die eine spezifizierte anfängliche innere Spannung aufweist, wobei die innere Spannung zumindest teilweise durch den Ionenbeschuss 330 relaxiert werden kann, um ein im Wesentlichen entspanntes Gebiet 315a zu erhalten. Der Ionenbeschuss 330 kann beispielsweise mit Xenonionen mit einer geeigneten Implantationsenergie und Dosis ausgeführt werden. Danach kann die Lackmaske 320 entfernt werden und es kann eine zweite spannungsinduzierende Schicht über den Schichtbereichen 315a und 315b hergestellt werden.
  • 3b zeigt schematisch das Bauelement 300 nach der Herstellung der zweiten spannungsinduzierenden Schicht und nach einem weiteren Ionenbeschuss 331 mit einer weiteren Lackmaske 321, die nunmehr das erste Transistorelement 350a bedeckt. Ein Schichtbereich 345b, der über der Schicht 315b ausgebildet ist, wird im Wesentlichen durch den Ionenbeschuss 331 so entspannt, dass die von den Schichten 315b und 345b erzeugte Gesamtspannung im Wesentlichen durch die Schicht 315b bestimmt ist. In ähnlicher Weise ist ein Schichtbereich 345a mit einer spezifizierten inneren Spannung über den im Wesentlichen entspannten Schichtbereich 315a ausgebildet, so dass die im ersten Transistorelement 350a erzeugte Gesamtspannung im Wesentlichen durch den Schichtbereich 345a bestimmt ist. Auf Grund der Dislokationsgebiete 305d können die unterschiedlichen Spannungen in wirksamer Weise auf die entsprechenden Kanalgebiete übertragen werden und dort entsprechende Verformungen 317a und 317b erzeugen, die unterschiedlich sind. Die Verformungen 317a und 317b können entsprechend eingestellt werden, ohne dass eine Modifizierung des Prozessablaufs zur Herstellung des Dislokationsgebietes 305d erforderlich ist. Somit kann die Verformung für unterschiedliche Transistorarten und/oder Bauteilgebiete eingestellt werden, indem die Spannung der entsprechenden spannungsinduzierenden Gebiete gestaltet wird.
  • Es sollte jedoch beachtet werden, dass die Techniken zum Bereitstellen unterschiedlicher Verformung in unterschiedlichen Bauteilbereichen und/oder für unterschiedliche Transistorarten, die mit Bezug zu 2a und 2b in 3a und 3b beschrieben sind, effizient in einer beliebigen Weise kombinierbar sind, um damit noch effizienter die schließlich erhaltene Verformung anzupassen.
  • 4a zeigt schematisch eine perspektivische Ansicht eines Transistorelements 450 mit einer Gateelektrode 412 mit daran ausgebildeten Seitenwandabstandselementen 411. Unter und benachbart zu der Gateelektrode 412 sind Erweiterungsgebiete 409 und tiefe Source- und Draingebiete 408 ausgebildet. In einem Kanalgebiet 410 ist ein Dislokationsgebiet 405d angeordnet. Der Transistor 450 besitzt eine Breite, die sich entlang der Breitenrichtung W erstreckt, und der Transistor besitzt ferner eine Länge, die sich entlang einer Längenrichtung L erstreckt. In typischen Simulationsberechnungen zum Modellieren einer dreidimensionalen Verformung in dem Kanalgebiet 410 verbessert im Allgemeinen eine Verformung EW, die entlang der Breitenrichtung wirksam ist, das Transistorverhalten, wenn die Verformung EW zunehmend zu einer Zugverformung geändert wird, unabhängig davon, ob ein p-Kanaltransistor oder n-Kanaltransistor betrachtet wird. Somit kann es in einigen Ausführungsformen vorteilhaft sein, ein spannungsinduzierendes Gebiet vorzusehen, das im Wesentlichen eine Verformung in der Transistorbreitenrichtung erzeugt, um damit das Transistorverhalten eines beliebigen Transistortyps zu verbessern.
  • 4b zeigt schematisch eine Draufsicht eines Halbleiterbauelements 400 mit mehreren Transistorelementen 450, die im Wesentlichen identisch orientiert sind. Ferner sind spannungsinduzierende Gebiete 415 vorgesehen, die deutlich größer in der Transistorbreitenrichtung als in der Transistorlängenrichtung sind. Folglich können die Gebiete 415 vorzugsweise Spannung entlang der Transistorbreitenrichtung erzeugen, selbst wenn die innere Spannung in den Gebieten 415 isotrop ist. Wie zuvor erläutert ist, ist es vorteilhaft, die Gebiete 415 mit innerer Zugspannung vorzusehen, um eine Zugverformungskomponente in der Transistorbreitenrichtung zu erzeugen, wodurch das Transistorverhalten verbessert wird. Auf Grund des effizienten Umwandelns von Spannung in Verformung mittels des Dislokationsgebiets 405d kann die Ladungsträgerbeweglichkeit in den mehreren Transistorelementen 450 deutlich erhöht werden.
  • Es sollte beachtet werden, dass insbesondere in den zuvor beschriebenen Ausführungsformen der 4a und 4b die Gebiete 415 nicht notwendigerweise so konfiguriert sein müssen, um permanent Spannung und damit eine Verformung in dem Kanalgebiet 410 zu erzeugen. In einigen Ausführungsformen kann es als vorteilhaft erscheinen, die Gebiete 415 so zu bilden, dass die durch sie hervorgerufene Spannungen entsprechend spezifizierter Erfordernisse variiert werden können. Beispielsweise können die Gebiete 415 in der Nähe von Wärmesenken gebildet sein und können einen thermischen Ausdehnungskoeffizienten aufweisen, der eine deutliche Änderung bei Temperaturschwankungen hervorruft, so dass die induzierte Spannung sich mit der Betriebstemperatur des Bauelements 400 ändert. Auf diese Weise können temperaturinduzierte Effekte kompensiert werden oder verringert werden, oder in anderen Fällen kann dem Bauelement 400 ein temperaturabhängiges Verhalten verliehen werden. In anderen Ausführungsformen können die spannungsinduzierenden Gebiete 415 so konfiguriert sein, dass diese „schaltbar" sind, beispielsweise durch bewusstes Erwärmen der Gebiete 415 oder eines Bereichs, der in der Nähe der Gebiete 415 liegt, beispielsweise durch Leiten eines Stromes, wodurch die thermische Ausdehnung der Gebiete 415 steuerbar ist.
  • Ferner kann, wie zuvor mit Bezug zu den 2a, 2b, 3a, 3b beschrieben ist, das Transistorverhalten in unterschiedlichen Bauteilgebieten wirksam gesteuert werden, indem die Eigenschaften der entsprechenden Dislokationsgebiete und/oder die Eigenschaften der entsprechenden spannungsinduzierenden Gebiete variiert werden. Auf diese Weise können Ungleichförmigkeiten auf dem Substrat hinsichtlich des Bauteilverhaltens oder Ungleichförmigkeiten im Chipbereich hinsichtlich des Bauteilverhaltens kompensiert oder zumindest deutlich reduziert werden, wodurch die Produktionsausbeute für eine spezielle Art eines Halbleiterbauelements mit geforderten Spezifikationen erhöht werden kann.
  • Ferner können in einigen Ausführungsformen die Ausheizzyklen zur Herstellung eines Transistorelements als ungeeignet in Bezug auf eine „vorzeitige" Nano-Hohlraumerzeugung in entsprechenden Implantationsgebieten, etwa den Gebieten 105, 205, 305 erachtet werden. In diesem Falle kann Wasserstoff während eines späteren Herstellungsstadiums implantiert werden, beispielsweise nach der Fertigstellung der Drain- und Sourcegebiet. Hierbei kann die Implantationsenergie so gewählt werden, um die Wasserstoffionen in einer gewünschten Tiefe unterhalb der Gateelektrode anzuordnen, während die Ionen tief in das Bauteilgebiet unterhalb der Drain- und Sourcegebiete eindringen. Die Kristallschäden, die durch die Wasserstoffimplantation hervorgerufen werden, können vernachlässigbar sein und können während der Wärmebehandlung zur Ausbildung des Dislokationsgebiets aus den implantierten Wasserstoffionen ausgeheilt werden.
  • Es gilt also: die vorliegende Erfindung stellt eine neue Technik bereit, die das Bilden eines Dislokationsgebiets in der Nähe eines Halbleitergebiets ermöglicht, dessen Ladungsträgerbeweglichkeit durch eine externe spannungsinduzierende Quelle einzustellen ist. Das Dislokationsgebiet, das in effizienter Weise die mechanische Kopplung des Halbleitergebiets, etwa eines Kanalgebiets zu benachbarten Bauteil- oder Substratgebieten verringert, kann durch Einführen einer leichten inerten Gattung, etwa Wasserstoff, in ein spezifiziertes Bauteilgebiet und mittels einer geeigneten Wärmebehandlung gebildet werden, um damit eine gewisse „Separation" oder Mikro-Spaltung zwischen dem Kanalgebiet und dem darunter liegenden Bauteil- oder Substratgebiet zu schaffen. Daher kann eine effiziente Verformungsbearbeitungstechnik auf der Grundlage des Dislokationsgebietes bereit gestellt werden, wobei die erhaltene Verformung als Zugverformung oder Druckverformung mit einer gewünschten Größe bereitgestellt werden kann, indem die Eigenschaften des Dislokationsgebiets und/oder die Eigenschaften der die externe spannungsinduzierenden Quelle entsprechend eingestellt werden. Ferner kann die Verformung für unterschiedliche Bauteilbereiche in unterschiedlicher Weise eingestellt werden.
  • Weitere Modifizierungen und Variationen der vorliegenden Erfindung werden für den Fachmann angesichts dieser Beschreibung offenkundig. Daher ist diese Beschreibung als lediglich anschaulich und für die Zwecke gedacht, dem Fachmann die allgemeine Art und Weise des Ausführens der vorliegenden Erfindung zu vermitteln. Selbstverständlich sind die hierin gezeigten und beschriebenen Formen der Erfindung als die gegenwärtig bevorzugten Ausführungsformen zu betrachten.

Claims (35)

  1. Verfahren mit: Bereitstellen eines Halbleitergebiets über einem Substrat; Bilden eines Dislokationsgebiets in dem Substrat und/oder dem Halbleitergebiet, wobei das Dislokationsgebiet eine Relativbewegung auf atomarem Maßstab zwischen dem Substrat und mindestens einem Teil des Halbleitergebiets ermöglicht; und Bilden eines spannungsinduzierenden Gebiets, das mechanisch mit dem Halbleitergebiet gekoppelt ist, wobei das spannungsinduzierende Gebiet eine Verformung in zumindest einem Teil des Halbleitergebiets erzeugt.
  2. Das Verfahren nach Anspruch 1, wobei Bilden eines Dislokationsgebiets das Einführen einer leichten inerten Gattung und die Wärmebehandlung der leichten inerten Gattung umfasst.
  3. Das Verfahren nach Anspruch 2, wobei die leichte inerte Gattung in das Halbleitergebiet so implantiert wird, dass diese um eine vorbestimmte Tiefe herum angeordnet ist.
  4. Das Verfahren nach Anspruch 3, wobei die leichte inerte Gattung Wasserstoff aufweist.
  5. Das Verfahren nach Anspruch 3, wobei die leichte inerte Gattung Helium aufweist.
  6. Das Verfahren nach Anspruch 4, wobei die leichte inerte Gattung so in das Substrat implantiert wird, dass diese um eine vorbestimmte Tiefe herum angeordnet ist.
  7. Das Verfahren nach Anspruch 1, wobei Bilden eines spannungsinduzierenden Gebiets Bilden eines dielektrischen Gebiets benachbart zu dem Halbleitergebiet umfasst, wobei das dielektrische Gebiet eine spezifizierte innere Spannung aufweist.
  8. Das Verfahren nach Anspruch 1, das ferner Bilden eines Draingebiets und eines Sourcegebiets in dem Halbleitergebiet umfasst.
  9. Das Verfahren nach Anspruch 8, das ferner Bilden einer Grabenisolation umfasst, die das Draingebiet und das Sourcegebiet umschließt.
  10. Das Verfahren nach Anspruch 9, wobei Bilden des Dislokationsgebiets umfasst: Implantieren einer leichten inerten Ionengattung und Wärmebehandeln der leichten inerten Ionengattung, wobei die leichte inerte Ionengattung vor dem Ausbilden der Gabenisolation implantiert wird.
  11. Das Verfahren nach Anspruch 9, wobei Bilden des Dislokationsgebiets das Implantieren einer leichten inerten Ionengattung und Wärmebehandeln der leichten Ionengattung umfasst, wobei die leichte inerte Ionengattung nach dem Bilden der Grabenisolation implantiert wird.
  12. Das Verfahren nach Anspruch 1, das ferner Bilden eines Transistorelements zumindest teilweise in dem Halbleitergebiet umfasst, wobei das Dislokationsgebiet nach dem Bilden des Transistorelements hergestellt wird.
  13. Das Verfahren nach Anspruch 12, wobei Bilden des Dislokationsgebiets umfasst: Implantieren einer leichten inerten Ionengattung zur Herstellung eines inerten Implantationsgebietes an einer spezifizierten Tiefe und Wärmebehandeln des inerten Implantationsgebiets, um das Dislokationsgebiet an der spezifizierten Tiefe zu bilden.
  14. Das Verfahren nach Anspruch 13, wobei Wärmebehandeln des inerten Implantationsgebiets nach dem Bilden des Transistorelements ausgeführt wird.
  15. Das Verfahren nach Anspruch 2, das ferner umfasst: Bereitstellen eines zweiten Halbleitergebiets über dem Substrat und Maskieren des zweiten Halbleitergebiets während des Einführens der leichten inerten Gattung, um im Wesentlichen ein Eindringen der leichten inerten Gattung in das zweite Halbleitergebiet zu verhindern.
  16. Das Verfahren nach Anspruch 1, das ferner umfasst: Bereitstellen eines zweiten Halbleitergebiets, Bilden des Dislokationsgebiets so, um eine Relativbewegung auf atomarem Maßstab zwischen dem Substrat und mindestens einem Bereich des zweiten Halbleitergebiets zu ermöglichen; und Bilden eines zweiten spannungsinduzierenden Gebiets, das mechanisch mit dem zweiten Halbleitergebiet gekoppelt ist, wobei das zweite spannungsinduzierende Gebiet eine zweite Verformung in mindestens einem Teil des zweiten Halbleitergebiets erzeugt, wobei die zweite Verformung sich von der Verformung unterscheidet.
  17. Das Verfahren nach Anspruch 1, das ferner umfasst: Steuern mindestens eines Prozessparameters während des Herstellens des Dislokationsgebiets, um ein Maß der Relativbewegung einzustellen, die von dem Dislokationsgebiet ermöglicht wird.
  18. Das Verfahren nach Anspruch 17, wobei das Dislokationsgebiet durch Implantieren einer leichten inerten Ionengattung und durch Wärmebehandeln der leichten inerten Ionengattung gebildet wird.
  19. Das Verfahren nach Anspruch 18, wobei der mindestens eine Prozessparameter ein Implantationsparameter ist.
  20. Das Verfahren nach Anspruch 19, das ferner umfasst: Bereitstellen eines zweiten Halbleitergebiets und Bilden einer zweiten Dislokationsgebiets, wobei das zweite Dislokationsgebiet eine Relativbewegung auf atomarem Maßstab zwischen dem Substrat und mindestens einem Bereich des zweiten Halbleitergebiets ermöglicht, wobei das zweite Dislokationsgebiet durch Implantation und Wärmebehandlung gebildet ist, und wobei der Implantationsprozess für das zweite Dislokationsgebiet sich von dem Implantationprozess für das Dislokationsgebiet unterscheidet.
  21. Verfahren mit: Implantieren einer leichten inerten Ionengattung durch ein Halbleitergebiet in ein Substrat an einer spezifizierten Tiefe; Bilden eines Transistorelements über der spezifizierten Tiefe, wobei das Transistorelement ein Draingebiet und ein Sourcegebiet, ein Kanalgebiet, das aus dem Halbleitergebiet aufgebaut ist und eine Gateelektrodenstruktur aufweist; Wärmebehandeln des Substrats, um ein Dislokationsgebiet benachbart zu dem Kanalgebiet zu bilden, wobei das Dislokationsgebiet eine Relativbewegung auf atomarem Maßstab zwischen dem Substrat und mindestens einem Teil des Kanalgebiets ermöglicht.
  22. Das Verfahren nach Anspruch 21, das ferner Erzeugen von Spannung in der Nähe des Transistorelements zur Erzeugung einer Verformung in dem Kanalgebiet umfasst.
  23. Das Verfahren nach Anspruch 22, wobei die Spannung permanent erzeugt wird.
  24. Das Verfahren nach Anspruch 22, das ferner umfasst: Steuern der Spannung durch Einstellen einer Zeitdauer und/oder Einstellen einer Größe der Spannung und/oder Vorgeben einer Richtung der Spannung.
  25. Das Verfahren nach Anspruch 22, das ferner umfasst: Steuern der Verformung durch Bestimmen eines Sollwertes für mindestens einen Prozessparameter des Implantierens der leichten inerten Ionengattung und Steuern der Implantation auf der Grundlage des Sollwertes, wobei der Sollwert einer spezifizierten Verformung entspricht.
  26. Das Verfahren nach Anspruch 22, das ferner umfasst: Steuern der Verformung durch Bestimmen eines Sollwertes für mindestens einen Prozessparameter der Wärmebehandlung des Substrats und Steuern der Wärmebehandlung auf der Grundlage des Sollwertes, wobei der Sollwert einer spezifizierten Verformung entspricht.
  27. Das Verfahren nach Anspruch 21, das ferner umfasst: Bilden eines zweiten Transistorelements in einem zweiten Halbleitergebiet, wobei das zweite Halbleitergebiet während des Implantierens der leichten inerten Gattung in das Halbleitergebiet maskiert ist.
  28. Das Verfahren nach Anspruch 21, wobei Bilden des Transistorelements umfasst: Bilden eines Isolationsgrabens und wobei die leichte inerte Gattung vor dem Ausbilden des Isolationsgrabens implantiert wird.
  29. Das Verfahren nach Anspruch 21, wobei Bilden des Transistorelements umfasst: Bilden eines Isolationsgrabens und wobei die leichte inerte Gattung nach dem Bilden des Isolationsgrabens implantiert wird.
  30. Halbleiterbauelement mit: einem Substrat; einem verformten Halbleitergebiet, das über dem Substrat angeordnet ist; und einem Dislokationsgebiet, das zwischen dem Substrat und dem verformten Halbleitergebiet angeordnet ist, wobei das Dislokationsgebiet eine Relativbewegung auf atomarem Maßstab zwischen dem Substrat und mindestens einem Teil des verformten Halbleitergebiets ermöglicht.
  31. Das Halbleiterbauelement nach Anspruch 30, wobei das verformte Halbleitergebiet ein Kanalgebiet eines Feldeffekttransistors aufweist.
  32. Das Halbleiterbauelement nach Anspruch 30, wobei das Dislokationsgebiet in einer dielektrischen Schicht, die über dem Substrat ausgebildet ist, angeordnet ist.
  33. Das Halbleiterbauelement nach Anspruch 30, wobei das Dislokationsgebiet in einer Halbleiterschicht, die das verformte Halbleitergebiet aufweist, angeordnet ist.
  34. Das Halbleiterbauelement nach Anspruch 30, wobei das Dislokationsgebiet Hohlräume aufweist, die mit Wasserstoff gefüllt sind.
  35. Das Halbleiterbauelement nach Anspruch 31, das ferner ein zweites Halbleitergebiet mit einem zweiten Kanalgebiet mit einer Verformung aufweist, die sich von der Verformung des verformten Halbleitergebiets unterscheidet.
DE102004031710A 2004-06-30 2004-06-30 Verfahren zum Herstellen unterschiedlich verformter Halbleitergebiete und Transistorpaar in unterschiedlich verformten Halbleitergebieten Active DE102004031710B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102004031710A DE102004031710B4 (de) 2004-06-30 2004-06-30 Verfahren zum Herstellen unterschiedlich verformter Halbleitergebiete und Transistorpaar in unterschiedlich verformten Halbleitergebieten
US11/112,498 US7494906B2 (en) 2004-06-30 2005-04-22 Technique for transferring strain into a semiconductor region

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004031710A DE102004031710B4 (de) 2004-06-30 2004-06-30 Verfahren zum Herstellen unterschiedlich verformter Halbleitergebiete und Transistorpaar in unterschiedlich verformten Halbleitergebieten

Publications (2)

Publication Number Publication Date
DE102004031710A1 true DE102004031710A1 (de) 2006-01-19
DE102004031710B4 DE102004031710B4 (de) 2007-12-27

Family

ID=35508044

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004031710A Active DE102004031710B4 (de) 2004-06-30 2004-06-30 Verfahren zum Herstellen unterschiedlich verformter Halbleitergebiete und Transistorpaar in unterschiedlich verformten Halbleitergebieten

Country Status (2)

Country Link
US (1) US7494906B2 (de)
DE (1) DE102004031710B4 (de)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7335545B2 (en) * 2002-06-07 2008-02-26 Amberwave Systems Corporation Control of strain in device layers by prevention of relaxation
US20030227057A1 (en) * 2002-06-07 2003-12-11 Lochtefeld Anthony J. Strained-semiconductor-on-insulator device structures
US6995430B2 (en) * 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US7074623B2 (en) * 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
WO2007035398A2 (en) * 2005-09-15 2007-03-29 Amberwave Systems Corporation Control of strain in device layers by selective relaxation and prevention of relaxation
WO2007036998A1 (ja) * 2005-09-28 2007-04-05 Fujitsu Limited 半導体装置及びその製造方法
DE102005052054B4 (de) * 2005-10-31 2010-08-19 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauteil mit Transistoren mit verformten Kanalgebieten und Verfahren zu seiner Herstellung
DE102005054218B4 (de) * 2005-11-14 2011-06-09 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterelements und Halbleiterelement
DE102005057074B4 (de) * 2005-11-30 2009-07-23 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Reduzieren von Kristalldefekten in verformten Transistoren durch eine geneigte Voramorphisierung
US8407634B1 (en) 2005-12-01 2013-03-26 Synopsys Inc. Analysis of stress impact on transistor performance
US7544584B2 (en) 2006-02-16 2009-06-09 Micron Technology, Inc. Localized compressive strained semiconductor
JP4899085B2 (ja) 2006-03-03 2012-03-21 富士通セミコンダクター株式会社 半導体装置およびその製造方法
US7485544B2 (en) * 2006-08-02 2009-02-03 Micron Technology, Inc. Strained semiconductor, devices and systems and methods of formation
US7968960B2 (en) 2006-08-18 2011-06-28 Micron Technology, Inc. Methods of forming strained semiconductor channels
US7521763B2 (en) * 2007-01-03 2009-04-21 International Business Machines Corporation Dual stress STI
DE102007022533B4 (de) * 2007-05-14 2014-04-30 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterelements und Halbleiterelement
DE102007025342B4 (de) * 2007-05-31 2011-07-28 Globalfoundries Inc. Höheres Transistorleistungsvermögen von N-Kanaltransistoren und P-Kanaltransistoren durch Verwenden einer zusätzlichen Schicht über einer Doppelverspannungsschicht
DE102007030056B3 (de) * 2007-06-29 2009-01-22 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Blockieren einer Voramorphisierung einer Gateelektrode eines Transistors
US8466508B2 (en) * 2007-10-03 2013-06-18 Macronix International Co., Ltd. Non-volatile memory structure including stress material between stacked patterns
US20090250754A1 (en) * 2008-04-02 2009-10-08 United Microelectronics Corp. Partially depleted silicon-on-insulator metal oxide semiconductor device
US8324031B2 (en) * 2008-06-24 2012-12-04 Globalfoundries Singapore Pte. Ltd. Diffusion barrier and method of formation thereof
US8193049B2 (en) * 2008-12-17 2012-06-05 Intel Corporation Methods of channel stress engineering and structures formed thereby
US20110101506A1 (en) * 2009-10-29 2011-05-05 International Business Machines Corporation Stress Memorization Technique Using Silicon Spacer
US8629046B2 (en) * 2011-07-06 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with a dislocation structure and method of forming the same
US9190346B2 (en) 2012-08-31 2015-11-17 Synopsys, Inc. Latch-up suppression and substrate noise coupling reduction through a substrate back-tie for 3D integrated circuits
US9817928B2 (en) 2012-08-31 2017-11-14 Synopsys, Inc. Latch-up suppression and substrate noise coupling reduction through a substrate back-tie for 3D integrated circuits
US8847324B2 (en) 2012-12-17 2014-09-30 Synopsys, Inc. Increasing ION /IOFF ratio in FinFETs and nano-wires
US9379018B2 (en) 2012-12-17 2016-06-28 Synopsys, Inc. Increasing Ion/Ioff ratio in FinFETs and nano-wires
US9269714B2 (en) * 2013-06-10 2016-02-23 Globalfoundries Inc. Device including a transistor having a stressed channel region and method for the formation thereof
WO2016037073A2 (en) 2014-09-05 2016-03-10 Tennant Company Systems and methods for supplying treatment liquids having nanobubbles
US10833175B2 (en) * 2015-06-04 2020-11-10 International Business Machines Corporation Formation of dislocation-free SiGe finFET using porous silicon

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6583000B1 (en) * 2002-02-07 2003-06-24 Sharp Laboratories Of America, Inc. Process integration of Si1-xGex CMOS with Si1-xGex relaxation after STI formation
DE10218381A1 (de) * 2002-04-24 2004-02-26 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer oder mehrerer einkristalliner Schichten mit jeweils unterschiedlicher Gitterstruktur in einer Ebene einer Schichtenfolge
US20040075148A1 (en) * 2000-12-08 2004-04-22 Yukihiro Kumagai Semiconductor device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100292818B1 (ko) * 1998-07-02 2001-11-05 윤종용 모오스트랜지스터제조방법
US7229891B2 (en) * 2000-03-06 2007-06-12 John Howard Coleman Fabrication method for silicon-on defect layer in field-effect and bipolar transistor devices
US6593625B2 (en) * 2001-06-12 2003-07-15 International Business Machines Corporation Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing
JP2004014856A (ja) * 2002-06-07 2004-01-15 Sharp Corp 半導体基板の製造方法及び半導体装置の製造方法
JP2004079912A (ja) * 2002-08-21 2004-03-11 Sharp Corp 半導体基板改質方法およびこの方法を用いた半導体装置
US6825086B2 (en) * 2003-01-17 2004-11-30 Sharp Laboratories Of America, Inc. Strained-silicon channel CMOS with sacrificial shallow trench isolation oxide liner
US6924181B2 (en) * 2003-02-13 2005-08-02 Taiwan Semiconductor Manufacturing Co., Ltd Strained silicon layer semiconductor product employing strained insulator layer
US6803270B2 (en) * 2003-02-21 2004-10-12 International Business Machines Corporation CMOS performance enhancement using localized voids and extended defects
US6800887B1 (en) * 2003-03-31 2004-10-05 Intel Corporation Nitrogen controlled growth of dislocation loop in stress enhanced transistor
US7361570B1 (en) * 2003-09-17 2008-04-22 Texas Instruments Incorporated Semiconductor device having an implanted precipitate region and a method of manufacture therefor
US7053400B2 (en) * 2004-05-05 2006-05-30 Advanced Micro Devices, Inc. Semiconductor device based on Si-Ge with high stress liner for enhanced channel carrier mobility
US7227205B2 (en) * 2004-06-24 2007-06-05 International Business Machines Corporation Strained-silicon CMOS device and method
US7169675B2 (en) * 2004-07-07 2007-01-30 Chartered Semiconductor Manufacturing, Ltd Material architecture for the fabrication of low temperature transistor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040075148A1 (en) * 2000-12-08 2004-04-22 Yukihiro Kumagai Semiconductor device
US6583000B1 (en) * 2002-02-07 2003-06-24 Sharp Laboratories Of America, Inc. Process integration of Si1-xGex CMOS with Si1-xGex relaxation after STI formation
DE10218381A1 (de) * 2002-04-24 2004-02-26 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer oder mehrerer einkristalliner Schichten mit jeweils unterschiedlicher Gitterstruktur in einer Ebene einer Schichtenfolge

Also Published As

Publication number Publication date
DE102004031710B4 (de) 2007-12-27
US20060003510A1 (en) 2006-01-05
US7494906B2 (en) 2009-02-24

Similar Documents

Publication Publication Date Title
DE102004031710B4 (de) Verfahren zum Herstellen unterschiedlich verformter Halbleitergebiete und Transistorpaar in unterschiedlich verformten Halbleitergebieten
DE102004052578B4 (de) Verfahren zum Erzeugen einer unterschiedlichen mechanischen Verformung in unterschiedlichen Kanalgebieten durch Bilden eines Ätzstoppschichtstapels mit unterschiedlich modifizierter innerer Spannung
DE102008063427B4 (de) Verfahren zum selektiven Herstellen eines Transistors mit einem eingebetteten verformungsinduzierenden Material mit einer graduell geformten Gestaltung
DE102005020133B4 (de) Verfahren zur Herstellung eines Transistorelements mit Technik zur Herstellung einer Kontaktisolationsschicht mit verbesserter Spannungsübertragungseffizienz
DE102005052054B4 (de) Halbleiterbauteil mit Transistoren mit verformten Kanalgebieten und Verfahren zu seiner Herstellung
DE102005051994B4 (de) Verformungsverfahrenstechnik in Transistoren auf Siliziumbasis unter Anwendung eingebetteter Halbleiterschichten mit Atomen mit einem großen kovalenten Radius
DE102006019937B4 (de) Verfahren zur Herstellung eines SOI-Transistors mit eingebetteter Verformungsschicht und einem reduzierten Effekt des potentialfreien Körpers
DE102007030056B3 (de) Verfahren zum Blockieren einer Voramorphisierung einer Gateelektrode eines Transistors
DE102005052055B3 (de) Eingebettete Verformungsschicht in dünnen SOI-Transistoren und Verfahren zur Herstellung desselben
DE102004026149B4 (de) Verfahren zum Erzeugen eines Halbleiterbauelements mit Transistorelementen mit spannungsinduzierenden Ätzstoppschichten
DE102004026142B3 (de) Verfahren zum Steuern der mechanischen Spannung in einem Kanalgebiet durch das Entfernen von Abstandselementen und ein gemäß dem Verfahren gefertigtes Halbleiterbauelement
DE102006015077B4 (de) Transistor mit abgesenkten Drain- und Source-Gebieten und Verfahren zur Herstellung desselben
DE102008030854B4 (de) MOS-Transistoren mit abgesenkten Drain- und Source-Bereichen und nicht-konformen Metallsilizidgebieten und Verfahren zum Herstellen der Transistoren
DE102006009225B4 (de) Herstellung von Silizidoberflächen für Silizium/Kohlenstoff-Source/Drain-Gebiete
DE102004052617B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement mit Halbleitergebieten, die unterschiedlich verformte Kanalgebiete aufweisen
DE102006019835B4 (de) Transistor mit einem Kanal mit Zugverformung, der entlang einer kristallographischen Orientierung mit erhöhter Ladungsträgerbeweglichkeit orientiert ist
DE102005004411B4 (de) Verfahren für die Herstellung eines in-situ-gebildeten Halo-Gebietes in einem Transistorelement
DE102008049725B4 (de) CMOS-Bauelement mit NMOS-Transistoren und PMOS-Transistoren mit stärkeren verformungsinduzierenden Quellen und Metallsilizidgebieten mit geringem Abstand und Verfahren zur Herstellung des Bauelements
DE102006040765B4 (de) Verfahren zur Herstellung eines Feldeffekttransistors mit einer verspannten Kontaktätzstoppschicht mit geringerer Konformität und Feldeffekttransistor
DE102006015090A1 (de) Unterschiedlich eingebettete Verformungsschichten in PMOS- und NMOS-Transistoren und ein Verfahren zur Herstellung desselben
DE102005030583A1 (de) Technik zur Herstellung von Kontaktisolationsschichten und Silizidgebieten mit unterschiedlichen Eigenschaften
DE102006009226A1 (de) Transistor mit einer erhöhten Schwellwertstabilität ohne Durchlassstrombeeinträchtigung
DE102008011814A1 (de) CMOS-Bauelement mit einem NMOS-Transistor mit abgesenkten Drain- und Sourcebereichen und einem PMOS-Transistor mit einem Si/Ge-Material in den Drain- und Sourcebereichen
DE102006040762B4 (de) N-Kanalfeldeffekttransistor mit einer Kontaktätzstoppschicht in Verbindung mit einer Zwischenschichtdielektrikumsteilschicht mit der gleichen Art an innerer Verspannung
DE102005063108A1 (de) Technik zur Herstellung eines Isolationsgrabens als eine Spannungsquelle für die Verformungsverfahrenstechnik

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition