-
Gebiet der vorliegenden Erfindung
-
Im Allgemeinen betrifft die vorliegende Erfindung die Herstellung sehr komplexer integrierter Schaltungen mit Transistorelementen, die eine nicht-ebene Kanalarchitektur besitzen.
-
Beschreibung des Stands der Technik
-
Die Herstellung moderner integrierter Schaltungen, etwa von CPU's, Speicherbauelementen, ASIC's (anwendungsspezifischen integrierten Schaltungen) und dergleichen erfordert die Herstellung einer sehr großen Anzahl an Schaltungselementen auf einer vorgegebenen Chipfläche gemäß einem spezifizierten Schaltungsaufbau, wobei Feldeffekttransistoren eine wichtige Art an Schaltungselementen repräsentieren, die das Leistungsverhalten der integrierten Schaltungen wesentlich bestimmen. Generell wird eine Vielzahl an Prozesstechnologien eingesetzt, wobei für viele Arten komplexer Schaltungen mit Feldeffekttransistoren die MOS-Technologie eine der vielversprechensten Vorgehensweisen auf Grund der guten Eigenschaften im Hinblick auf die Arbeitsgeschwindigkeit und/oder Leistungsaufnahme und/oder Kosteneffizienz ist. Während der Herstellung komplexer integrierter Schaltungen unter Anwendung von beispielsweise der MOS-Technologie werden Millionen an Transistoren, beispielsweise n-Kanaltransistoren und/oder p-Kanaltransistoren, auf einem Substrat hergestellt, das eine kristalline Halbleiterschicht aufweist. Ein Feldeffekttransistor enthält, unabhängig davon, ob ein n-Kanaltransistor oder ein p-Kanaltransistor betrachtet wird, sogenannte pn-Übergänge, die durch eine Grenzfläche stark dotierter Gebiete, die als Drain- und Sourcegebiete bezeichnet werden, mit einem leicht dotierten oder nicht dotierten Gebiet, etwa einem Kanalgebiet, gebildet sind, das benachbart zu den stark dotierten Gebieten angeordnet ist. In einem Feldeffekttransistor ist die Leitfähigkeit des Kanalgebiets, d. h. der Durchlassstrom des leitenden Kanals, durch eine Gateelektrode gesteuert, die benachbart zu dem Kanalgebiet angeordnet und davon durch eine dünne isolierende Schicht getrennt ist. Die Leitfähigkeit des Kanalgebiets beim Aufbau eines leitenden Kanals auf Grund des Anlegens einer geeigneten Steuerspannung an die Gateelektrode hängt von der Dotierstoffkonzentration, der Beweglichkeit der Ladungsträger und – für eine planare Transistorarchitektur – von dem Abstand zwischen dem Sourcegebiet und dem Draingebiet ab, der auch als Kanallänge bezeichnet wird.
-
Gegenwärtig wird der Hauptteil an integrierten Schaltungen auf der Grundlage von Silizium hergestellt auf Grund dessen nahezu unbegrenzten Verfügbarkeit, auf Grund der gut verstandenen Eigenschaften des Siliziums und zugehöriger Materialien und Prozesse und auf Grund der Erfahrung, die über die letzten 50 Jahre gewonnen wurde. Daher bleibt Silizium mit hoher Wahrscheinlichkeit das Material der Wahl für künftige Schaltungsgenerationen, die für Massenprodukte vorgesehen sind. Ein Grund für die Wichtigkeit des Siliziums bei der Herstellung von Halbleiterbauelementen sind die guten Eigenschaften einer Silizium/Siliziumdioxid-Grenzfläche, die eine elektrische Isolierung unterschiedlicher Gebiete in zuverlässiger Weise ermöglicht. Die Silizium/Siliziumdioxid-Grenzfläche ist bei hohen Temperaturen stabil und ermöglicht damit das Ausführen nachfolgender Hochtemperaturprozesse, wie sie beispielsweise beim Ausheizen zum Aktivieren von Dotierstoffen und zum Ausheilen von Kristallschäden erforderlich sind, ohne dass dabei die elektrischen Eigenschaften der Grenzfläche beeinträchtigt werden.
-
Aus den zuvor dargelegten Gründen wird Siliziumdioxid vorzugsweise als ein Basismaterial für Gateisolationsschichten in Feldeffekttransistoren verwendet, die die Gateelektrode, die häufig aus Polysilizium oder anderen metallenthaltenden Materialien aufgebaut ist, von dem Siliziumkanalgebiet trennen. Beim stetigen Verbessern des Leistungsverhaltens von Feldeffekttransistoren wurde die Länge des Kanalgebiets stetig verringert, um die Schaltgeschwindigkeit und den Durchlassstrom zu erhöhen. Da das Transistorverhalten u. a. durch die Spannung gesteuert ist, die der Gateelektrode zugeführt wird, um die Oberfläche des Kanalgebiets in eine ausreichend hohe Ladungsträgerdichte zu invertieren, um damit den gewünschten Durchlassstrom der vorgegebenen Versorgungsspannung bereitzustellen, ist ein gewisser Grad an kapazitiver Kopplung erforderlich, die durch den Kondensator erzeugt wird, der durch die Gateelektrode, das Kanalgebiet und das dazwischen angeordnete Siliziumdioxid gebildet ist. Es erweist sich, dass eine Verringerung der Kanallänge bei einer planaren Transistorkonfiguration eine höhere kapazitive Kopplung erfordert, um das sogenannte Kurzkanalverhalten während des Transistorbetriebs zu vermeiden. Das Kurzkanalverhalten soll zu einem erhöhten Leckstrom und zu einer ausgeprägten Abhängigkeit der Schwellwertspannung von der Kanallänge führen. Aggressiv skalierte planare Transistorbauelemente mit einer relativ geringen Versorgungsspannung und damit mit einer geringen Schwellwertspannung weisen eine exponentielle Zunahme des Leckstromes auf Grund der erforderlichen kapazitiven Kopplung der Gateelektrode an das Kanalgebiet auf. Die Dicke der Siliziumdioxidschicht ist darum entsprechend zu verringern, um die erforderliche Kapazität zwischen dem Gate und dem Kanalgebiet zu schaffen. Beispielsweise erfordert eine Kanallänge von ungefähr 0,08 μm ein Gatedielektrikum aus Siliziumdioxid mit einer Dicke von ungefähr 1,2 nm. Obwohl die Verwendung von Hochgeschwindigkeitstransistoren mit einem extrem kurzen Kanal typischerweise auf Geschwindigkeitsanwendungen beschränkt ist, wohingegen Transistoren mit einem längeren Kanal in weniger kritischen Anwendungen eingesetzt werden, etwa als Speichertransistoren, erreicht der hohe Leckstrom, der durch das Tunneln von Ladungsträgern durch eine sehr dünne Siliziumdioxidgateisolationsschicht hervorgerufen wird, Werte bei einer Oxiddicke im Bereich von 1 bis 2 nm, die nicht mehr mit den Anforderungen vieler Arten von Schaltungen verträglich sind.
-
Aus diesen Gründen wurde eine Vielzahl alternativer Lösungsmöglichkeiten in dem Versuch entwickelt, das Verhalten planarer Transistoren weiter zu verbessern, wobei die zuvor beschriebenen Probleme vermieden werden sollen. Beispielsweise wurde das Ersetzen des Siliziumdioxid in den Gateisolationsschichten betrachtet, insbesondere für sehr dünne Siliziumdioxidgateschichten. Beispielsweise kann ein dielektrisches Material mit deutlich größerer Dielektrizitätskonstante verwendet werden, etwa in Form von Hafniumoxid und dergleichen, wobei jedoch weitere zusätzliche komplexe Prozesse erforderlich sind, so dass insgesamt ein sehr komplexer Gesamtprozessablauf entsteht. Gemäß anderer Strategien wird das Leistungsverhalten planarer Transistoren effizient verbessert, indem die Gitterstruktur siliziumbasierter Halbleitermaterialien modifiziert wird. Bekanntlich können eine Zugverformung oder eine kompressive Verformung die Beweglichkeit der Ladungsträger in siliziumbasierten Halbleitermaterialien deutlich ändern, wodurch ein deutlich besseres Leistungsvermögen planarer Transistoren ermöglicht ist. Beispielsweise wird in einer standardmäßigen Kristallorientierung eines siliziumbasierten Materials durch das Erzeugen einer Zugverformungskomponente entlang der Stromflussrichtung des Kanalgebiets eines planaren Transistors eine deutliche Zunahme der Beweglichkeit von Elektronen und damit der Schaltgeschwindigkeit und des Durchlassstromes des Transistors erhalten. Andererseits führt eine uniaxiale kompressive Verformung für die gleiche standardmäßige Kanalkonfiguration in dem Kanalgebiet zu einer Steigerung der Beweglichkeit von Löchern, wodurch die Möglichkeit geschaffen wird, das Verhalten von p-Kanaltransistoren zu verbessern. Eine entsprechende Verformungskomponente kann erhalten werden, indem global verformte Halbleitermaterialien bereitgestellt werden, in denen entsprechende aktive Gebiete von Transistoren bereitgestellt werden. In anderen gut etablierten Prozesstechniken wird die Verformung global in dem Kanalgebiet der Transistoren erzeugt, indem diverse verformungsinduzierende Mechanismen eingerichtet werden, etwa das Einbauen eines verformungsinduzierenden Halbleitermaterials in den Drain- und Sourcegebieten von n-Kanaltransistoren und/oder p-Kanaltransistoren. Beispielsweise führt das Bereitstellen einer Silizium/Germanium-Legierung in den Drain- und Sourcegebieten auf Grund der Gitterfehlanpassung zwischen dem Siliziumbasismaterial und der Silizium/Germanium-Legierung zu einer verformten Konfiguration, wodurch eine im Wesentlichen uniaxiale kompressive Verformungskomponente hervorgerufen wird, die somit das Leistungsverhalten von p-Kanaltransistoren verbessert. Ferner können auch andere gut etablierte verformungsinduzierende Mechanismen in Form stark verspannter Materialien angewendet werden, die in unmittelbarer Nähe zu den Transistoren angeordnet werden, wodurch ebenfalls eine gewünschte Verformungskomponente hervorgerufen wird. Zu diesem Zweck wird das dielektrische Zwischenschichtmaterial in der Kontaktebene der Transistoren, beispielsweise verwendet, um eine gewünschte Art an Verformung hervorzurufen.
-
1a zeigt schematisch eine perspektivische Ansicht eines komplexen Halbleiterbauelements 100 mit einem planaren Transistor 150, der in komplexen Logikschaltungen, etwa CPU's und dergleichen, verwendet werden kann, um eine hohe Schaltgeschwindigkeit und damit den erforderlichen Durchlassstrom zu erreichen, wie dies für anspruchsvolle Anwendungen erforderlich ist. Wie gezeigt, umfasst das konventionelle Bauelement 100 ein Substrat 101, etwa ein Siliziumsubstrat und dergleichen, möglicherweise in Verbindung mit einer vergrabenen isolierenden Schicht 102, wodurch eine SOI-(Silizium-auf-Isolator-)Architektur geschaffen wird, die allgemein gewisse Vorteile im Hinblick auf die Schaltgeschwindigkeit und dergleichen bietet. Ferner ist eine siliziumbasierte Halbleiterschicht 103 auf der vergrabenen isolierenden Schicht 102 ausgebildet und weist mehrere „aktive” Gebiete 103a auf, die lateral durch Isolationsstrukturen 103b abgegrenzt sind, etwa durch flache Grabenisolationen und dergleichen. Es ist zu beachten, dass ein aktives Gebiet als ein Halbleitergebiet verstanden wird, in welchem geeignete pn-Übergänge für mindestens ein Transistorelement gebildet und herzustellen sind. In dem gezeigten Beispiel umfasst das aktive Gebiet 103a ein Sourcegebiet 152s und ein Driangebiet 153d, die die stark dotierten Halbleitergebiete repräsentieren, so dass für eine moderat hohe Leitfähigkeit gesorgt und ein pn-Übergang mit einem Kanalgebiet 154 gebildet wird, das zwischen dem Sourcegebiet 152s und dem Draingebiet 153d angeordnet ist. Im Falle eines p-Kanalanreicherungstransistors sind die Drain- und Sourcegebiete 153d, 152s p-dotiert, während das Kanalgebiet 154 leicht n-dotiert ist. Um damit einen hohen Durchlassstrom des Transistors 150 im Falle eines p-Kanaltransistors zu erhalten, muss das Kanalgebiet 154 mit Lochern als Ladungsträgern angereichert werden, um damit eine p-leitende Verbindung von dem Sourcegebiet 152s von dem Draingebiet 153d zu erhalten. Für einen n-Kanaltransistor müssen invers dotierte Drain- und Sourcegebiete und ein entsprechendes Kanalgebiet vorgesehen werden. Der Transistor 150 umfasst ferner eine Gateelektrodenstruktur 151, die ein Elektrodenmaterial 151a aufweist, das auf einem Gatedielektrikumsmaterial 151b gebildet ist, das somit das Elektrodenmaterial 151a von dem Kanalgebiet 154 trennt. Ferner ist häufig eine Abstandshalterstruktur 151c an Seitenwänden des Elektrodenmaterials 151a ausgebildet, wobei der Einfachheit halber die Abstandshalter 151c als durchsichtig gezeigt sind, um nicht die Darstellung des Transistors 150 unnötig zu verschleiern.
-
Die Grenzfläche zwischen dem Kanalgebiet 154 und dem Gatedielektrikumsmaterial 151b bestimmt im Wesentlichen die elektronischen Eigenschaften des Transistors 150, wobei diese Grenzfläche in einer einzelnen Ebene liegt, so dass der Transistor 150 als ein planares Transistorbauelement betrachtet wird. Wie zuvor erläutert, ist ein wichtiger Parameter des Transistors 150 die Länge der Gateelektrodenstruktur 151, die als die horizontale Abmessung des Elektrodenmaterials 151a verstanden wird. Beispielsweise ist in komplexen Anwendungen die Länge der Gateelektrode ungefähr 50 nm und weniger, wodurch eine hohe kapazitive Kopplung des Elektrodenmaterials 151 an das Kanalgebiet 154 über das Gatedielektrikumsmaterial 151b erforderlich ist. Folglich müssen die Dicke und/oder die Materialzusammensetzung des Gatedielektrikumsmaterials 151b geeignet ausgewählt werden, um die gewünschte kapazitive Kopplung zu schaffen. Des weiteren ist der gesamte Durchlassstrom des Transistors 150 durch die Transistorbreite, die durch 150w angegeben ist, bestimmt, da die Breite 150w die gesamte verfügbare Fläche für den Ladungsträgertransport festlegt.
-
Auf Grund der Beschränkungen im Hinblick auf Leckströme des Gatedielektrikumsmatrials und auf Grund der Komplexität der Strukturierung von Gateelektrodenstrukturen und aktiven Gebieten, um die erforderlichen hohen Durchlassströme in Verbindung mit einer hohen Schaltgeschwindigkeit zu erreichen, wurden zusätzliche Mechanismen eingerichtet, um eine gewünschte Art an Verformung 156 in dem Kanalgebiet 154 hervorzurufen. Beispielsweise wird eine verformungsinduzierende Halbleiterlegierung 155 in die Drain- und Sourcegebiete 152, 153 eingebaut, wobei diese Legierung einen verformten Zustand besitzt und somit die Verformung 156 hervorruft. Zusätzlich oder alternativ zu dem verformungsinduzierenden Material 155 kann die Abstandshalterstruktur 151c als stark verspanntes dielektrisches Material vorgesehen werden und/oder ein weiteres Material kann auf den Drain- und Sourcegebieten 152, 153 in einem stark verspannten Zustand hergestellt werden, wodurch ebenfalls ein gewisser Grad an Verformung in dem Kanalgebiet 154 hervorgerufen wird. Obwohl diese Mechanismen eine deutliche Steigerung des Transistorleistungsverhaltens bei einer vorgegebenen geometrischen Konfiguration des Transistors 150 bieten, wird bei einer weiteren Größenreduzierung, d. h. bei einer weiteren Verringerung der Länge der Gateelektrodenstruktur 151, die Effizienz dieser Mechanismen deutlich geringer, woraus sich ein weniger ausgeprägter Leistungszuwachs ergibt.
-
Aus diesen Gründen wurden alternativ Transistorarchitekturen vorgeschlagen, etwa „dreidimensionale” Architekturen, in denen eine gewünschte Kanalbreite und somit Transistorbreite bei einer insgesamt geringeren lateralen Abmessung bei gleichzeitiger verbesserter Steuerbarkeit des Stromflusses durch das Kanalgebiet erreicht wird. Zu diesem Zweck wurden sogenannte FINFET's vorgeschlagen, in welchen ein dünner Streifen oder ein Steg aus Silizium in einer dünnen Schicht eines SOI-Substrats hergestellt wird, wobei zumindest an beiden Seitenwänden des Stegs und möglicherweise auf der oberen Fläche ein Gatedielektrikumsmaterial und ein Gateelektrodenmaterial vorgesehen wird, wodurch ein Doppelgate- oder ein Tri-Gatetransistor bereitgestellt wird, dessen Kanalgebiet vollständig verarmt ist. Typischerweise liegt in komplexen Anwendungen die Breite des Siliziumsteges in der Größenordnung von 10 bis 20 nm und dessen Höhe liegt in der Größenordnung von 30 bis 40 nm.
-
Somit liefern FINFET-Transistorarchitekturen Vorteile im Hinblick auf das Vergrößern der wirksamen Kopplung der Gateelektrode an die diversen Kanalgebiete, ohne dass eine entsprechende Verringerung der Dicke des Gatedielektrikumsmaterials erforderlich ist. Durch das Bereitstellen dieser nicht-planaren Transistorarchitektur kann auch die wirksame Kanalbreite vergrößert werden, so dass für gegebene laterale Gesamtabmessungen eines Transistors ein erhöhter Durchlassstrom erreicht wird.
-
1b zeigt schematisch eine perspektivische Ansicht des Halbleiterbauelements 100, das einen FINFET-Transistor 120 enthält, der eine beliebige dreidimensionale oder „vertikale” Transistorarchitektur repräsentieren soll. Wie gezeigt, umfasst das Bauelement das Substrat 101 und die „vergrabene” isolierende Schicht 102, auf der mehrere Halbleiterstege 110 gebildet sind, die somit die „Reste” eines Teils der Halbleiterschicht 103 (siehe 1a) repräsentieren. Ferner ist eine Gateelektrodenstruktur 130 benachbart zu einem zentralen Bereich der Halbleiterstege 110 vorgesehen, so dass darin entsprechende Kanalgebiete definiert sind. Zu beachten ist, dass die Gateelektrodenstruktur 130 ein Gatedielektrikumsmaterial aufweist, das an Seitenwänden 110a, 110b der Halbleiterstege 110 gebildet ist und das auch möglicherweise auf einer oberen Fläche der Stege 110 ausgebildet ist, wenn auch die obere Fläche als ein Kanalgebiet dienen soll. In dem gezeigten Beispiel ist eine dielektrische Deckschicht 112 auf der Oberseite der Halbleiterstege 110 mit einer ausreichenden Dicke vorgesehen, so dass ein elektrischer Einfluss auf die Gateelektrodenstruktur 130 durch die obere Fläche der Halbleiterstege 110 im Wesentlichen unterdrückt wird. In diesem Falle repräsentieren lediglich die Seitenwände 110a, 110b die eigentlichen Steuerbereiche zum Steuern eines Stromflusses durch die Halbleiterstege 110. Folglich umfasst jeder der Stege 110 ein Sourcegebiet 122 und ein Draingebiet 123, die entsprechende Endbereiche der Stege 110 repräsentieren und die somit eine geeignete Dotierstoffkonzentration besitzen, um die n-Übergänge mit dem Kanalgebiet zu bilden, das von der Gateelektrodenstruktur 130 bedeckt ist. Folglich ermöglichen die Halbleiterstege 110 einen gesteuerten Stromfluss entlang einer Längsrichtung 110l, wobei der Stromfluss durch die Gateelektrodenstruktur 130 gesteuert ist. Zu diesem Zweck werden eine Höhe 110h und eine Breite 110w der Stege 110 geeignet in Verbindung mit den Eigenschaften der Gateelektrodenstruktur 130 so gewählt, dass eine zuverlässige Steuerung des Stromflusses erreicht wird. Wie zuvor erläutert ist, wird für vorgegebene laterale Abmessungen des Transistors 120 ein deutlich höherer Gesamtdurchlassstrom erhalten, während die Strukturierung der Gateelektrodenstruktur 130 weniger kritisch ist, beispielsweise im Hinblick auf eine Dicke eines Gatedielektrikumsmaterials.
-
Typischerweise wird das Halbleiterbauelement 100, das den dreidimensionalen Transistor 120 umfasst, auf der Grundlage geeigneter Strukturierungstechniken hergestellt, in denen die Halbleiterstege 110 auf der Basis komplexer Lithographie- und Ätztechniken hergestellt werden, um durch die anfängliche Halbleiterschicht 103 (siehe 1a) zu ätzen, während die vergrabene isolierende Schicht 102 als ein Ätzstoppmaterial dient. Daraufhin wird die Gateelektrodenstruktur hergestellt, beispielsweise durch Hinzufügen eines gewünschten Gatedielektrikumsmaterials, etwa in Form eines siliziumoxidbasierten Materials, was bewerkstelligt werden kann durch Oxidation und/oder durch Abscheidung, woran sich das Abscheiden eines Elektrodenmaterials anschließt, etwa in Form von Polysilizium und dergleichen. Es sollte beachtet werden, dass eine Deckschicht 112 bei Bedarf vor dem Strukturieren der Halbleiterstege bereitgestellt werden kann und zusammen mit der Halbleiterschicht strukturiert wird. Nach dem Bereitstellen des Gateschichtstapels werden geeignete Lithographie- und Atztechniken angewendet, um die Gateelektrodenstruktur 130 mit einer gewünschten „Gatelänge” zu bilden, die als 130l angegeben ist. Somit wird eine gewünschte kurze Gatelänge erreicht, wobei dennoch eine bessere Steuerbarkeit ermöglicht wird, da die Gatesteuerspannung von beiden Seitenwänden 110a, 110b angelegt wird im Gegensatz zu der planaren Transistorarchitektur 150, die in 1a gezeigt ist. Die Drain- und Sourcegebiete 122, 123 können auf der Grundlage von Ionenimplantationsprozessen und dergleichen gemäß einer beliebigen geeigneten Prozessstrategie hergestellt werden.
-
Um das Verhalten des Transistors 120 weiter zu verbessern, wurde vorgeschlagen, ebenfalls verformungsinduzierende Mechanismen ähnlich zu jenen anzuwenden, die mit Bezug zu dem planaren Transistor 150 aus 1a beschrieben sind, indem beispielsweise stark verspannte dielektrische Materialien vorgesehen werden, indem ein verformungsinduzierendes Halbleitermaterial in die Halbleiterstege 110 eingebaut wird, und dergleichen. Auf Grund des komplexen Aufbaus des Transistors 120 und auf Grund der insgesamt geringeren Abmessungen sind jedoch die entsprechenden verformungsinduzierenden Mechanismen ggf. weniger wirksam, während gleichzeitig äußerst komplexe zusätzliche Prozesse in den gesamten Prozessablauf einzubinden sind. Beispielsweise kann das Abscheiden eines stark verspannten dielektrischen Materials zwischen und über den Halbleiterstegen 110 wesentliche Beschränkungen im Hinblick auf die Spaltfülleigenschaften der Prozesstechniken auferlegen, woraus sich ein relativ geringer interner Verspannungspegel ergibt, wodurch somit nicht deutlich zur Leistungssteigerung des Transistorverhaltens beigetragen wird.
-
In der Druckschrift
US 2009/0159972 A1 wird ein Verfahren gezeigt, in welchem unter Verwendung eines Hybrid-Bauelements, das zwei übereinander ausgebildete Halbleiterschichten aufweist, 3-dimensionale Transistoren so erzeugt werden, dass eine günstige Kristallorientierung an der Oberseite und auch an den Seitenwänden von Halbleiterstegen vorhanden ist. Die zwei übereinander ausgebildeten Halbleiterschichten dienen als Schablonen für das epitaktische Aufwachsen der Halbleiterstege.
-
Angesichts der zuvor beschriebenen Situation stellt sich die vorliegende Erfindung die Aufgabe, Halbleiterbauelemente und Fertigungstechniken bereitzustellen, in denen verformungsinduzierende Mechanismen angewendet werden, während eines oder mehrere der oben erkannten Probleme vermieden oder zumindest in der Auswirkung reduziert werden, insbesondere eine damit verknüpfte mögliche Beeinträchtigung der Ladungsträgerbeweglichkeit wesentlich reduziert wird.
-
Überblick über die vorliegende Erfindung
-
Die vorangehend erläuterte Aufgabe wird gelöst durch ein Verfahren gemäß Anspruch 1, durch ein Verfahren zur Herstellung eines Transistors eines Halbleiterbauelements gemäß Anspruch 9 und ein Halbleiterbauelement gemäß Anspruch 17. Weitere vorteilhaftere Ausführungsformen sind in den abhängigen Ansprüchen definiert.
-
Im Allgemeinen stellt die vorliegende Erfindung Techniken und Halbleiterbauelemente bereit, in denen dreidimensionale Transistorarchitekturen, etwa FINFET's, oder allgemein Transistoren mit einem nicht-planaren Kanalgebiet so vorgesehen werden, dass eine ausgeprägte im Wesentlichen uniaxiale Verformungskomponente entlang der Stromflussrichtung erreicht wird, ohne dass die Prozesskomplexität wesentlich ansteigt. Zu diesem Zweck wird eine global verformte Halbleiterschicht oder ein Schichtbereich als ein Halbleiterbasismaterial bereitgestellt, aus welchem entsprechende Halbleiterkörper, etwa Halbleiterstege, hergestellt werden. Auf Grund der speziellen Geometrie des Halbleiterkörpers, d. h. eine ausgeprägte Erstreckung entlang der Stromflussrichtung und eine deutlich geringere Breite senkrecht zur Stromflussrichtung in Verbindung mit einer gegebenen Dicke der Halbleiterbasisschicht wird ein deutlicher Anteil der anfänglichen globalen biaxialen Verformungskomponente in der Stromflussrichtung beibehalten, wodurch eine deutliche Modifizierung der Ladungsträgerbeweglichkeit erreicht wird. Auf Grund der biaxialen Verformungsbedingungen der anfänglich verformten Halbleiterschicht oder des Schichtbereichs wird ein hoher Grad an Flexibilität bei der Auswahl einer geeigneten Orientierung der Längsrichtung der Halbleiterkörper oder Halbleiterstege erreicht, da die spezielle Geometrie dieser Komponenten zu einer gewünschten Verformungskomponente entlang der Längsrichtung führt, unabhängig von der absoluten Orientierung der länglichen Halbleiterstege. Folglich kann die effiziente Verformungstechnologie, die durch das Vorsehen einer global verformten Halbleiterschicht oder eines Schichtbereichs eingerichtet wird, effizient mit anderen kristallographischen Eigenschaften oder Layouterfordernissen kombiniert werden, da unterschiedliche Halbleiterstege unterschiedlich orientiert werden können, beispielsweise zu speziellen Kristallrichtungen ausgerichtet werden können und/oder im Hinblick auf die geometrische Anordnung ausgerichtet werden können, wobei dennoch die gewünschte hohe uniaxiale Verformungskomponente beibehalten wird. Durch Einstellen der Art der anfänglichen biaxialen Verformung der Halbleiterschicht oder des Schichtbereichs kann eine beliebige Art und Größe der im Wesentlichen uniaxialen Verformungskomponente in den Halbleiterkörpern eingestellt werden, ohne dass eine wesentliche Komplexität im Vergleich zu konventionellen Strategien auftritt, wie sie zuvor erläutert sind. Somit können hohe Zugverformungskomponenten oder kompressive Verformungskomponenten in den diversen Halbleiterstegen eingeführt werden, wobei unterschiedliche Schichtbereiche auf einem einzelnen Substrat mit unterschiedlicher Art oder Größe an Verformung bereitgestellt werden können, wodurch eine effiziente „Strukturierung” der Verformungsbedingung innerhalb des gewünschten Bereichs der anfänglichen Halbleiterschicht oder des Schichtbereichs möglich ist.
-
Ein anschauliches hierin offenbartes Verfahren umfasst das Bereitstellen einer Halbleiterschicht, die über einem Substrat gebildet ist, wobei die Halbleiterschicht eine biaxiale Verformung aufweist. Das Verfahren umfasst ferner das Bilden eines Halbleiterstegs aus der Halbleiterschicht, wobei der Halbleitersteg eine Länge und eine Breite besitzt, so dass eine im Wesentlichen uniaxiale Verformung erhalten wird, die entlang einer Länge des Halbleiterstegs orientiert ist. Des weiteren umfasst das Verfahren das Bilden einer Gateelektrodenstruktur auf einem zentralen Bereich des Halbleiterstegs, wobei die Gateelektrodenstruktur ausgebildet ist, ein Kanalgebiet in dem Halbleitersteg zu steuern. Schließlich werden Drain- und Sourcebereiche in dem Halbleitersteg benachbart zu dem Kanalgebiet gebildet.
-
Ein noch weiteres anschauliches hierin offenbartes Verfahren betrifft die Herstellung eines Transistors eines Halbleiterbauelements. Das Verfahren umfasst das Bilden eines länglichen Halbleiterkörpers über einem Substrat, wobei der längliche Halbleiterkörper eine Verformungskomponente entlang einer Längsrichtung des länglichen Halbleiterkörpers aufweist. Des weiteren wird ein Draingebiet in einem ersten Bereich des länglichen Halbleiterkörpers und ein Sourcegebiet in dem zweiten Bereich des länglichen Halbleitergebiets hergestellt. Ferner umfasst das Verfahren das Bilden einer Gateelektrodenstruktur benachbart zu einem dritten Bereich des länglichen Halbleiterkörpers, wobei die Gateelektrodenstruktur ausgebildet ist, einen Stromfluss in den dritten Bereich entlang der Längsrichtung zu steuern.
-
Ein anschauliches hierin offenbartes Halbleiterbauelement umfasst einen Halbleitersteg, der ein Draingebiet und ein Sourcegebiet aufweist, wobei ein Kanalgebiet zwischen dem Draingebiet und dem Sourcegebiet angeordnet ist. Zumindest das Kanalgebiet besitzt eine uniaxiale Verformung entlang einer Längsrichtung des Halbleiterstegs, wobei diese Verformungskomponente gleich oder höher ist als eine Verformung in den Drain- und Sourcegebieten. Des weiteren umfasst das Halbleiterbauelement eine Gateelektrodenstruktur, die benachbart zu dem Kanalgebiet ausgebildet und gestaltet ist, einen Stromfluss durch das Kanalgebiet zu steuern.
-
Kurze Beschreibung der Zeichnungen
-
Weitere Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
-
1a schematisch eine perspektivische Ansicht eines planaren komplexen Transistors mit einem verformungsinduzierenden Mechanismus zeigt;
-
1b schematisch eine perspektivische Ansicht eines dreidimensionalen Transistors, eines FINFET's, zeigt, der mehrere Halbleiterstege aufweist, die gemäß konventioneller Prozessstrategien hergestellt sind;
-
2a schematisch eine perspektivische Ansicht eines Substrats zeigt, das eine global verformte Halbleiterschicht aufweist, beispielsweise in Form eines SOI-Bauelements, wobei die Schicht als ein Basismaterial zur Herstellung stark verformter dreidimensionaler Transistoren gemäß anschaulicher Ausführungsformen dient;
-
2b schematisch eine vergrößerte Ansicht eines Schichtbereichs des Substrats aus 2a zeigt;
-
2c schematisch ein aktives Gebiet für einen konventionellen Transistor zeigt, der auf der Grundlage eines global verformten Halbleitermaterials hergestellt wird, wobei die nachteilige Geometrie des aktiven Gebiets zu einer deutlichen Verformungsrelaxation führt;
-
2d schematisch eine perspektivische Ansicht von Halbleiterstegen eines nicht-planaren Transistors zeigt, der auf der Grundlage eines global verformten Halbleitermaterials hergestellt wird, wodurch eine signifikante uniaxiale Verformungskomponente entlang der Stromflussrichtung innerhalb der Halbleiterstege gemäß anschaulicher Ausführungsformen bewahrt wird;
-
2e schematisch eine Draufsicht eines Substrats zeigt, das eine biaxial verformte Halbleiterschicht aufweist und wobei unterschiedlich orientierte Halbleiterstege aus der biaxialen verformten Halbleiterschicht gebildet sind und unterschiedliche Orientierungen gemäß anschaulicher Ausführungsformen besitzen;
-
2f schematisch eine Draufsicht eines Transistors mit mehreren Halbleiterstegen zeigt, die eine hohe uniaxiale Zugverformungskomponente gemäß anschaulicher Ausführungsformen besitzen;
-
2g und 2h schematisch eine global verformte Halbleiterschicht bzw. einen einzelnen Transistor zeigen, wobei eine hohe kompressive Verformungskomponente gemäß noch weiterer anschaulicher Ausführungsformen erreicht wird; und
-
2i und 2j schematisch Halbleiterschichten mit mehreren Halbleiterstegen mit unterschiedlicher Orientierung und/oder unterschiedlicher Art an Verformung und/oder mit einer Ausrichtung entlang unterschiedlicher Kristallrichtungen gemäß noch weiterer anschaulicher Ausführungsformen zeigen.
-
Detaillierte Beschreibung
-
Obwohl die vorliegende Erfindung mit Bezug zu den Ausführungsformen beschrieben ist, wie sie in der folgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, sollte beachtet werden, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, den hierin offenbarten Gegenstand auf die speziellen anschaulichen offenbarten Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen lediglich beispielhaft die diversen Aspekte der vorliegenden Erfindung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
-
Die vorliegende Erfindung stellt nicht-planare Transistorarchitekturen bereit, in denen eine hohe Verformungskomponente entlang der Stromflussrichtung auf der Grundlage eines global verformten Halbleitermaterials erreicht, von welchem längliche Halbleiterkörper, etwa Halbleiterstege, hergestellt werden. Dazu wurde erkannt, dass die spezielle Geometrie der länglichen Halbleiterkörper oder Halbleiterwege ein effizientes Bewahren der anfänglichen Verformungskomponente des biaxial verformten Halbleitermaterials entlang der Längsrichtung und somit entlang der Stromflussrichtung ermöglicht, während die Verformungsrelaxation in der Breitenrichtung der länglichen Halbleiterkörper die elektronischen Eigenschaften nicht negativ beeinflusst. Auf Grund der biaxialen Natur der anfänglichen Verformungskomponente des Halbleiterbasismaterials können die länglichen Halbleiterkörper oder Stege in ihrer Längsrichtung in einer gewünschten Richtung orientiert werden, wobei dennoch die gewünschte hohe uniaxiale Verformungskomponente erhalten wird. Folglich können Halbleiterstege mit unterschiedlicher Längsorientierung vorgesehen werden, ohne dass die gewünschte hohe Verformungskomponente darin beeinflusst wird. Beispielsweise können Halbleiterstege, die einen beliebigen gewünschten Winkel miteinander im Hinblick auf die Längsrichtungen bilden, etwa einen 90 Grad Winkel und dergleichen, hergestellt werden, ohne dass die gesamten Verformungsbedingungen in den unterschiedlich orientierten Halbleiterstegen beeinflusst werden. Da ferner die diversen Verformungskomponenten, etwa die Zugverformung oder die kompressive Verformung, eine unterschiedliche Wirkung für die Ladungsträgerbeweglichkeit entlang unterschiedlicher Kristallachsen besitzen, kann die Orientierung der Halbleiterstege auch auf der Grundlage der grundlegenden Kristallkonfiguration des global verformten Halbleitermaterials eingestellt werden.
-
In dieser Hinsicht ist eine Kristallrichtung als eine Richtung zu verstehen, die eine Gruppe aus Kristallachsen repräsentiert, die physikalisch äquivalent und parallel zueinander sind. Beispielsweise werden in einem kubischen Kristall, etwa einem Siliziumkristall, die (100), die (010), die (001), die (–100), ... Richtungen oder Achsen als physikalisch äquivalent betrachtet und sollen durch eine <100> Richtung repräsentiert sein. Ähnliche Überlegungen gelten für andere Kristallrichtungen, etwa die <110> Richtung und dergleichen. Folglich kann die Ladungsträgerbeweglichkeit entlang einer <110> Richtung, die die standardmäßige Stromflussrichtung in siliziumbasierten Transistoren ist, für Elektronen und Löcher entsprechend modifiziert werden, indem eine Zugverformungskomponente oder eine kompressive Verformungskomponente entlang dieser Kristallrichtung angewendet wird. Andererseits besitzen diese Verformungskomponenten eine unterschiedliche Wirkung für Elektronen und Löcher, wenn beispielsweise eine <100> Richtung als Stromflussrichtung gewählt wird. Da die Halbleiterstege entlang einer beliebigen gewünschten Richtung orientiert werden können, wobei dennoch ein ausgeprägter Anteil der anfänglichen Verformung beibehalten wird, kann eine effiziente Verformungstechnologie erreicht werden, indem auch die Kristallkonfiguration des biaxial verformten Halbleitermaterials berücksichtigt wird. Des weiteren ist eine globale Verformung eines Halbleitermaterials so zu verstehen, dass diese den biaxialen Verformungszustand einer Schicht oder eines Schichtbereichs mit lateralen Abmessungen bezeichnet, die nicht zu einer ausgeprägten Verringerung der biaxialen Verformung führen, mit Ausnahme des Randes des Schichtbereichs, wo die Verformung, beispielsweise durch Vorsehen einer Isolationsstruktur und dergleichen, entspannt wird. D. h., eine Halbleiterschicht oder ein Schichtbereich mit lateralen Abmessungen von einigen Mikrometern in einer beliebigen Richtung wird als eine global verformte Halbleiterschicht betrachtet, da diese Abmessungen immer noch deutlich größer sind als laterale Abmessungen eines Transistorelements und somit eine prägnante Verformungskomponente zumindest in einem zentralen Bereich der betrachteten Halbleiterschicht liefern. Beispielsweise wird ein Halbleiterbasismaterial mit unterschiedlichen Bereichen mit Abmessungen von mehreren Mikrometern oder mehreren 10 oder 100 μm bereitgestellt, wobei jeder dieser unterschiedlichen Bereiche eine spezifizierte biaxiale Verformung aufweist, mit Ausnahme von Randgebieten, so dass zumindest die zentralen Bereiche dieser Gebiete als global verformte Halbleitermaterialien betrachtet werden können, die das Bereitstellen mehrerer länglicher Halbleiterkörper ermöglichen, in denen ein wesentlicher Anteil der anfänglichen Verformungskomponente entlang der Längsrichtung der Halbleiterkörper oder Stege bewahrt wird.
-
In anderen Fällen wird eine global verformte Halbleiterschicht als eine Halbleiterschicht verstanden, die sich über das gesamte Trägersubstrat hinweg erstreckt. Beispielsweise sind verformte SOI-Substrate (SSOI) verfügbar, die ein siliziumbasiertes Halbleitermaterial mit einer spezifizierten Dicke und Kristallkonfiguration aufweisen, wobei eine biaxiale Verformung, etwa eine Zugverformung oder eine kompressive Verformung, ungefähr 1,0 GPa und deutlich höher beträgt. Folglich können derartige SOI-Bauelemente verwendet werden, um nicht-planare Transistorelemente mit einer hohen inneren Verformungskomponente herzustellen.
-
Mit Bezug zu den 2a bis 2j werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben, wobei auch bei Bedarf auf die 1a und 1b verwiesen wird.
-
2a zeigt schematisch eine perspektivische Ansicht eines „Halbleiterbauelements” 200, das das Rohmaterial repräsentiert, um komplexe integrierte Schaltungen auf der Grundlage nicht-planarer Transistoren, etwa auf der Grundlage von FINFET und dergleichen herzustellen, möglicherweise in Verbindung mit planaren Transistorelementen, wie sie zuvor auch mit Bezug zu 1a beschrieben sind. Das Bauelement 200 umfasst ein Substrat 201, etwa in Form eines Siliziummaterials, auf welchem eine vergrabene isolierende Schicht 202 gebildet ist, etwa ein Siliziumdioxidmaterial und dergleichen. Ferner ist eine siliziumbasierte Halbleiterschicht 203 auf der vergrabenen isolierenden Schicht gebildet und weist eine gewünschte hohe biaxiale Verformungskomponente 206 auf. Zu beachten ist, dass 2a nicht maßstabsgetreu ist, da beispielsweise die Dicke der Halbleiterschicht 203 in Bezug auf die Dicke des Substratmaterials 201 deutlich falsch proportioniert ist. Z. B. liegt eine Dicke der Halbleiterschicht 203 in einem Bereich von mehreren 100 nm bis mehrere 10 nm oder sogar weniger, beispielsweise 10 bis 30 nm, wobei dies von den Bauteilerfordernissen abhängt. Es sollte beachtet werden, dass die biaxiale Verformung 206 als eine Verformung zu verstehen ist, die in jeder Richtung innerhalb der Halbleiterschicht 203 vorhanden ist, so dass in einem speziellen Bereich oder einem Schichtbereich 205 im Wesentlichen die gleichen Verformungsbedingungen angetroffen werden, unabhängig von der Position des Bereichs 205 über dem Substrat 201, mit Ausnahme des Randes des Substrats 201. In dem Beispiel aus 2a ist die biaxiale Verformung 206 als eine Zugverformungskomponente gezeigt, während in anderen Fällen eine kompressive Verformung vorgesehen wird, wie dies auch nachfolgend detaillierter beschrieben ist. In anderen anschaulichen Ausführungsformen, wie dies detaillierter beschrieben wird, werden unterschiedliche Arten und/oder Beträge der biaxialen Verformung 206 in unterschiedlichen Bereichen 205 vorgesehen, wobei jeder Bereich 205 jedoch laterale Abmessungen besitzt, so dass dieser als ein global verformtes Halbleitermaterial betrachtet werden kann, wie dies auch zuvor erläutert ist.
-
2b zeigt schematisch den Bauteilbereich 205 mit der biaxialen Verformung 206, wobei der Bereich 205 geeignet ist, um darin eine Vielzahl nicht planarer Transistorelemente herzustellen, beispielsweise in Form mehrerer Halbleiterstege, wobei ein signifikanter Anteil der Verformungskomponente 206 entlang einer Längsrichtung dieser länglichen Halbleiterkörper oder Stege unabhängig von der Orientierung der Längsrichtung innerhalb des Halbleiterbereichs 205 bewahrt wird.
-
2c zeigt schematisch eine perspektivische Ansicht der Halbleiterschicht des Bereichs 205, wenn das Halbleitermaterial so strukturiert ist, dass ein aktives Gebiet 203a für eine im Wesentlichen konventionelle und planare Konfiguration vorgesehen ist, in welcher eine Gateelektrodenstruktur 230 sich über das aktive Gebiet 203a erstreckt, wodurch eine Stromflussrichtung 206 definiert wird. In diesem Falle sind Drain- und Sourcebereiche (nicht gezeigt) an jeder Seite der Gateelektrodenstruktur 230 vorzusehen, wobei im Hinblick auf das Erreichen geringerer Abmessungen eines Transistorelements zur Beibehaltung eines gewünschten Durchlassstromes, wie dies zuvor mit Bezug zu 1a erläutert ist, eine ausgeprägte Breite des aktiven Gebiets 203a beizubehalten ist, wobei die Breite als die Richtung senkrecht zur Stromflussrichtung 206 zu verstehen ist. Um die Gesamtgröße des aktiven Gebiets 203 zu verringern, wurde die Abmessung des aktiven Gebiets 203a entlang der Stromflussrichtung 206 verringert, wodurch sich eine geometrische Konfiguration ergäbe, die zu einer ausgeprägten Verringerung der anfänglichen Verformung 206 insbesondere entlang der Stromflussrichtung 207 führen würde.
-
2d zeigt schematisch das Halbleiterbauelement 200, in welchem mehrere Halbleiterkörper 210 in dem Bereich 205 vorgesehen sind. In diesem Falle werden die Halbleiterkörper 210, die längliche Elemente aus „Reste” der global verformten Halbleiterschicht 203 (siehe 2a und 2b) repräsentieren, als „aktive Gebiete” bezeichnet, in denen die laterale Abmessung entlang einer Längsrichtung 210l deutlich größer ist als eine laterale Abmessung senkrecht zur Stromflussrichtung, wie dies durch 210w angegeben ist. Für eine gegebene Höhe 210h des Halbleiterkörpers 210 führt die laterale Abmessung entlang der Längsrichtung 210l somit zu einem Aspektverhältnis, das eine signifikante uniaxiale Verformungskomponente 206l entlang der Längsrichtung 2101 beibehält. Andererseits wird auf Grund der geringen Breite 210w eine entsprechende Verformungskomponente senkrecht zur Stromflussrichtung, d. h. zur Längsrichtung 210l, beim Herstellen der Halbleiterkörper 210 im Wesentlichen vollständig entspannt. Auf Grund der Geometrie der Halbleiterkörper 210 wird somit eine effiziente „Umwandlung” der biaxialen Verformung 206 (siehe 1b) in die im Wesentlichen uniaxiale Verformung 206l erreicht, wodurch ein signifikanter Anteil der anfänglichen hohen Verformungskomponente in jedem Halbleiterkörper 210 beibehalten wird. Beispielsweise können Verformungswerte von 1 GPa und deutlich höher erreicht werden, indem ein verformtes SOI-Bauelement vorgesehen wird, das nach dem Strukturieren der Halbleiterkörper 210 die uniaxiale Komponente 206l mit vergleichbarer Größe enthält. D. h., für die oben spezifizierte anfängliche biaxiale Verformungskomponente wird die uniaxiale Komponente 206l in der Größenordnung von 0,8 GPa und höher erreicht, wobei dies von der speziell ausgewählten geometrischen Konfiguration der Halbleiterkörper 210 abhängt. Beispielsweise wird für eine Höhe 210h im Bereich von ungefähr 5 bis 30 nm und unter Anwendung einer Länge der Körper 210 entlang der Längsrichtung 210l von ungefähr 80 bis 300 nm eine uniaxiale Verformungskomponente von 0,5 bis 1,0 GPa für eine anfängliche biaxiale Verformungskomponente von 1,0 GPa erhalten. Es sollte beachtet werden, dass diese Verformungswerte an einem zentralen Bereich 210c der Halbleiterkörper 210 erhalten werden, da die Verformung an Endbereichen der Körper 210 geringer ist, was jedoch die elektronischen Eigenschaften eines Kanalgebiets, das typischerweise in dem zentralen Bereich 210c angeordnet ist, nicht negativ beeinflusst.
-
Das Halbleiterbauelement 200, wie es in 2d gezeigt ist, kann gemäß einer beliebigen geeigneten Fertigungstechnik hergestellt werden, wie dies auch beispielsweise mit Bezug zu dem Bauelement 100 aus 1b beschrieben ist. D. h., der erste Bauteilbereich 205 mit der global biaxial verformten Halbleiterschicht 203 (siehe 2a und 2b) kann so vorgesehen werden, dass er einen gewünschten Verformungswert und eine Kristallkonfiguration aufweist. Wie z. B. vorher erläutert ist, können verformte SOI-Substrate hergestellt werden oder sind in den gewünschten Eigenschaften verfügbar. In anderen Fällen wird Halbleitermaterial epitaktisch auf ein Basismaterial aufgewachsen, um eine gewünschte Dicke und Kristallqualität des Basismaterials zu erreichen. Auf der Grundlage des Bauelements 200, wie es in 2a gezeigt ist, kann etwa eine dünne Halbleitermaterialschicht so aufgewachsen werden, dass eine gewünschte Dicke erreicht wird. In anderen Fällen wird die Schicht 203 aus 2a reduziert, beispielsweise durch Polieren, Ätzen und dergleichen, möglicherweise in Verbindung mit einem weiteren epitaktischen Aufwachsprozess, um eine bessere Kristallqualität der Schicht 203 zu erhalten. Nach dem Bereitstellen des Halbleiterbasismaterials mit dem gewünschten hohen inneren Verspannungspegel werden die Halbleiterkörper 210 in einem spezifizierten Bereich, etwa dem Bauteilbereich 205, auf der Grundlage komplexer Lithographie- und Ätztechniken hergestellt, wobei das vergrabene isolierende Material 202 als ein Ätzstoppmaterial dient. Daraufhin wird die Gateelektrodenstruktur 230 bereitgestellt, beispielsweise durch Abscheiden und/oder durch Ausführen einer Oberflächenbehandlung, um ein geeignetes Gatedielektrikumsmaterial vorzusehen, woran sich das Abscheiden eines Elektrodenmaterials, etwa Polysilizium, Silizium/Germanium und dergleichen, anschließt. Der resultierende Schichtstapel wird dann strukturiert, um die Gateelektrodenstruktur 230 mit einer gewünschten Länge entlang der Längsrichtung 210l zu erhalten.
-
Die weitere Bearbeitung kann fortgesetzt werden, indem eine gewünschte Dotierstoffsorte in freiliegende Bereiche der Halbleiterkörper 210 eingeführt wird, um damit Drain- und Sourcegebiete zu erzeugen.
-
2e zeigt schematisch eine Draufsicht des Halbleiterbauelements 200 gemäß anschaulicher Ausführungsformen, in denen unterschiedliche dotierte Halbleiterkörper oder Stege 210 und 215 auf der Grundlage eines global verformten Halbleitermaterials bereitgestellt werden. Es sollte beachtet werden, dass die lateralen Abmessungen, die in 2e gezeigt sind, nicht maßstabsgetreu sind und lediglich im Hinblick auf der Einfachheit der Darstellung der hierin offenbarten Prinzipien ausgewählt sind. In der gezeigten Ausführungsform sind die Halbleiterstege oder Körper 210 in einem Bauteilbereich 205 auf der Grundlage der global verformten Halbleiterschicht 203 hergestellt, wie dies zuvor erläutert ist. Die Halbleiterstege 215 können in dem gleichen Bauteilbereich 205 oder in einem anderen Bereich 205 gebildet sein, wobei dies von den gesamten Entwurfs- und Layouterfordernissen abhängt. Beispielsweise sind die Stege 215 im Wesentlichen senkrecht zu den Stegen 210 gebildet. Wie zuvor erläutert ist, wird auf Grund der biaxialen Verformungsbedingungen der Basisschicht 203 im Wesentlichen die gleiche uniaxiale Verformungskomponente in den Halbleiterstegen 210 und 215 erhalten, wenn die gleiche Geometrie der Stege verwendet wird. In anderen Fällen können die lateralen Abmessungen, etwa die Länge der Stege, unterschiedlich eingestellt werden, wodurch eine Modulation der resultierenden uniaxialen Verformungskomponente erreicht wird, da beispielsweise eine Verringerung der Länge zu einer Verringerung der verbleibenden uniaxialen Verformungskomponente führen kann, da die Verformungsrelaxation signifikant durch Endbereiche 210e, 210d beeinflusst wird und deutlich in Richtung des zentralen Bereichs der Stege 210 oder 215 in diesem Falle anwachsen kann. Durch Verringern der Länge kann somit der Einfluss der Endbereiche 210e, 210d auf den zentralen Bereich anwachsen, wodurch ein effizienter Mechanismus bereitgestellt wird, um die tatsächliche Verformungskomponente in dem zentralen Bereich und somit in einem Kanalgebiet eines entsprechenden Transistors einzustellen.
-
Wie gezeigt, umfasst das Bauelement 200 andere Bereiche, etwa einen Bauteilbereich 205, in welchem eine globale Verformungskomponente weiterhin vorhanden ist und die verwendet werden kann, um dreidimensionale Transistoren oder andere Transistoren durch Schaltungselemente abhängig von den gesamten Bauteilerfordernissen herzustellen.
-
2f zeigt schematisch eine Draufsicht des Halbleiterbauelements 200, wobei ein nichtplanarer Transistor 220 mehrere der Stege 210 in Verbindung mit der Gateelektrodenstruktur 230 aufweist. Die Stege 210 weisen die uniaxiale Verformungskomponente 206l auf, die als eine Verformungskomponente in dieser Ausführungsform dargestellt ist, wobei die Verformungskomponente 206l in einem zentralen Bereich oder Kanalbereich 210c maximal ist, der von der Gateelektrodenstruktur 230 bedeckt ist. Wie zuvor erläutert ist, wird ein wesentlicher Anteil der anfänglichen biaxialen Verformungskomponente in den Stegen 210 bewahrt, wobei die entsprechende Verformungskomponente in dem zentralen Bereich 210c auf Grund des Einflusses der jeweiligen Endbereiche 210e, 210d maximal ist. Ein gewisser Grad an Verformungsrelaxation kann durch Implantationsprozesse hervorgerufen werden, die angewendet werden, um Sourcegebiete 222 und Draingebiete 223 in den Halbleiterstegen 210 zu erzeugen. In der gezeigten Ausführungsform sind mehrere Stege 210 an der Seite der Gateelektrodenstruktur 230 entsprechend verbunden, beispielsweise mittels eines epitaktisch aufgewachsenen Halbleitermaterials, mittels eines leitenden Materials und dergleichen, wodurch ein gemeinsames Sourcegebiet 222s und ein gemeinsames Draingebiet 223d des Transistors 220 geschaffen werden. Somit kann ein gewünschter hoher Durchlassstrom des Transistors 220 bewerkstelligt werden, indem eine geeignete Anzahl an Halbleiterstegen 210 vorgesehen wird, wovon jeder eine bessere Kanalsteuerbarkeit und einen höheren Durchlassstrom auf Grund der dreidimensionalen Konfiguration in Verbindung mit der moderat hohen uniaxialen Verformungskomponente 206l insbesondere im Kanalgebiet 210c sorgt.
-
Der Transistor 220 kann gemäß einer beliebigen geeigneten Fertigungstechnik hergestellt werden. D. h., nach dem Strukturieren der Halbleiterstege 210 und dem Bereitstellen der Gateelektrodenstruktur 230 werden geeignete Implantationsprozesse ausgeführt oder andere Prozesstechniken angewendet, um in lokaler Weise eine gewünschte Dotierstoffsorte in den Draingebieten 222 und Sourcegebieten 223 vorzusehen. Abhängig von der Prozessstrategie werden das gemeinsame Sourcegebiet und das gemeinsame Draingebiet 222s, 223d zusammen mit den Halbleiterstegen 210 hergestellt oder diese werden separat in einer nachfolgenden Fertigungssequenz hergestellt. Daraufhin geht die Bearbeitung weiter, indem ein dielektrisches Zwischenschichtmaterial in Verbindung mit geeigneten Kontaktelementen gemäß gut etablierter Prozesstechniken hergestellt werden.
-
2g zeigt schematisch das Halbleiterbauelement 200 gemäß weiserer anschaulicher Ausführungsformen, in denen die Halbleiterstege 210, 215 in entsprechenden Bauteilbereichen 205f, 205e vorgesehen sind, so dass sie eine kompressive Verformungskomponente besitzen. Beispielsweise besitzt ein Bauteilbereich 205d weiterhin ein global verformtes Halbleitermaterial der anfänglichen Halbleiterschicht 203, das eine hohe biaxiale kompressive Verformungskomponente aufweist. Wie zuvor erläutert ist, können die Halbleiterstege 210, 215 eine gewünschte Orientierung besitzen, wobei dies von der Geometrie und den Bauteilerfordernissen abhängt.
-
2h zeigt schematisch das Halbleiterbauelement 200, wobei ein einzelnes Transistorelement 220 vorgesehen ist und wobei die Stege 210 die Verformungskomponente 206l als kompressive Verformung aufweisen. Der Transistor 220a umfasst die gemeinsamen Drain- und Sourcegebiete 222s, 223d in Verbindung mit den Drain- und Sourcegebieten 223, 222 der einzelnen Halbleiterstege 210. Zu beachten ist, dass der Transistor 220 einen p-Kanaltransistor oder einen n-Kanaltransistor repräsentieren kann, abhängig davon, ob die Verformungskomponente 206l für eine bessere Löcherbeweglichkeit oder Elektronenbeweglichkeit sorgt. Wie zuvor angegeben ist, kann für eine standardmäßige Kristallkonfiguration, d. h. für ein Siliziummaterial mit einer (100) Oberflächenorientierung und mit Orientierung der Einflussrichtung entlang einer <110> Kristallrichtung, eine kompressive Verformung die Beweglichkeit von Löchern erhöhen, so dass der Transistor 220a einen p-Kanaltransistor repräsentiert. Für die gleiche Kristallkonfiguration repräsentiert der Transistor 220 aus 2f einen n-Kanaltransistor. Folglich wird das Dotieren der Drain- und Sourcegebiete 223, 222 geeignet an die Leitfähigkeitsart des betrachteten Transistors angepasst.
-
2i zeigt schematisch das Halbleiterbauelement 200 gemäß weiterer anschaulicher Ausführungsformen, in denen Bauteilbereiche 205g, 205h mit unterschiedlicher globaler biaxialer Verformung vorgesehen sind, um damit die Herstellung entsprechender Halbleiterkörper oder Stege darin zu ermöglichen. Z. B. entspricht der Bauteilbereich 250g einen Bereich, in welchem die Basisschicht 203 vor dem Strukturieren der Halbleiterstege 210 eine kompressive biaxiale Verformung besitzt, während der Bereich 205h anfänglich eine Zugverformung aufweist, bevor die Stege 210 strukturiert werden. Es sollte jedoch weiter beachtet werden, dass innerhalb jedes Bereichs 205g, 205h die jeweiligen Stege 210 eine beliebige gewünschte Orientierung besitzen können, ohne dass die Verformungszustände in den unterschiedliche orientierten Stegen 210 innerhalb jedes der Gebiete 205g, 205h beeinflusst werden.
-
Die Gebiete 205g, 205h mit unterschiedlicher anfänglicher globaler Verformung können auf der Grundlage einer beliebigen geeigneten Prozesstechnik hergestellt werden, beispielsweise durch Scheibenverbundtechniken, in denen eine verformungsinduzierende Pufferschicht so vorgesehen wird, dass diese lokal unterschiedliche Eigenschaften besitzt, so dass eine unterschiedliche Art an Verformung bei der Herstellung des eigentlichen siliziumbasierten Materials auf der Pufferschicht hervorgerufen wird. Beispielsweise kann eine entspannte Silizium/Germanium-Schicht als ein Puffermaterial dienen, um darauf ein Siliziummaterial herzustellen, das in einem verformten Zustand auf Grund der Gitterfehlanpassung zwischen dem Silizium/Germanium-Material und der natürlichen Gitterkonstante des Siliziums hergestellt werden kann. Durch das Vorsehen unterschiedlicher Germaniumkonzentrationen in Bereichen, die den Bauteilbereichen 205, 205h entsprechen, können somit in der jeweiligen Siliziumschicht unterschiedliche Verformungsbedingungen erreicht werden, die dann auf der Grundlage gut etablierter Scheibenverbundtechniken auf ein Trägersubstrat übertragen werden können.
-
Es sollte beachtet werden, dass andere Prozesstechniken eingesetzt werden können, in denen die Gebiete 205g, 205h mit einem gewünschten Verformungspegel und mit einer gewünschten Orientierung bereitgestellt werden.
-
2j zeigt schematisch das Halbleiterbauelement 200, wobei die Halbleiterstege 210, 215 unterschiedlich orientiert sind und gleichzeitig zu einer gewünschten Kristallrichtung orientiert sind. Die Stege 210, 215 besitzen eine gewünschte Art und Große uniaxialer Verformung. Wie zuvor erläutert ist, kann der Grad der Modifizierung der Ladungsträgerbeweglichkeit auch deutlich von der Kristallrichtung abhängen, entlang der Stromfluss während des Betriebs der Transistorelemente stattfindet. Beispielsweise wirkt eine kompressive Verformungskomponente entlang einer Kristallrichtung (100) unterschiedlich im Vergleich zu einer kompressiven Verformung entlang der Kristallrichtung (110), wenn diese die Stromflussrichtung ist. Da die uniaxiale Verformungskomponente in den Halbleiterstegen 210, 215 im Wesentlichen unabhängig von ihrer absoluten Orientierung erreicht wird, kann eine gewünschte Anpassung im Hinblick auf die Kristallrichtung bewerkstelligt werden, indem die Längsrichtung der Stege zu der gewünschten Kristallrichtung ausgerichtet wird. In dem gezeigten Beispiel besitzt die anfängliche Basisschicht 204 eine (110) Oberflächenorientierung, wodurch zwei Kristallrichtungen (110) und (100) mit einem Winkel von 90 Grad bereitgestellt werden. Auf diese Weise können die unterschiedlichen Kristallrichtungen auch effizient in das gesamte geometrische Gestaltungsbild des Bauelements 200 eingerichtet werden. Es sollte jedoch beachtet werden, dass die Halbleiterstege 210, 215 in Bezug auf eine beliebige gewünschte Kristallrichtung orientiert oder dazu ausgerichtet sein können, die auf der Grundlage der Kristallkonfiguration des Basismaterials 203 verfügbar ist. Folglich wird ein hoher Grad an Flexibilität im Hinblick auf die Verbesserung der Ladungsträgerbeweglichkeit und im Hinblick auf das Einhalten von Layout- und Entwurfskriterien auf der Grundlage der hierin offenbarten Prinzipien erreicht.
-
Es gilt also: die vorliegende Offenbarung stellt Halbleiterbauelemente und Fertigungstechniken bereit, in denen nicht-planare Transistoren so vorgesehen sind, dass sie eine hohe uniaxiale Verformung in einem Kanalgebiet aufweisen, ohne dass zusätzliche Prozesskomplexität entsteht. Zu diesem Zweck wird eine global verformte Halbleiterschicht oder ein Schichtbereich verwendet, um längliche Halbleiterkörper zu bilden, wodurch ein signifikanter Teil der anfänglichen biaxialen Verformung auf Grund der geometrischen Konfiguration der länglichen Halbleiterkörper bewahrt wird. Folglich kann eine kompressive biaxiale Verformung oder eine biaxiale Verformung in eine uniaxiale Verformung in Halbleiterstegen unabhängig von der Orientierung der Halbleiterstege umgewandelt werden. Ferner ermöglicht der hierin offenbarte Verformungsmechanismus eine weitere Reduzierung der Bauteilgrößen, ohne dass zusätzliche Prozesskomplexität entsteht, wobei auch die Möglichkeit geschaffen wird, zusätzlich konventionelle verformungsinduzierende Mechanismen einzurichten.
