JPH07273028A - 半導体基板及びその製造方法 - Google Patents
半導体基板及びその製造方法Info
- Publication number
- JPH07273028A JPH07273028A JP6135094A JP6135094A JPH07273028A JP H07273028 A JPH07273028 A JP H07273028A JP 6135094 A JP6135094 A JP 6135094A JP 6135094 A JP6135094 A JP 6135094A JP H07273028 A JPH07273028 A JP H07273028A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- single crystal
- silicon single
- region
- crystal substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 シリコン単結晶基板上に転位が非常に少ない
化合物半導体層を形成する。 【構成】 シリコン単結晶基板４の表面側に成長させた
化合物半導体層６に化合物半導体素子を形成する半導体
基板３において、シリコン単結晶基板４の表面に局所的
に非晶質領域５を形成し、その非晶質領域５以外の領域
上の素子領域用化合物半導体層６ａの領域に化合物半導
体素子を形成する。 【効果】 化合物半導体素子を形成する領域の転位を非
常に少なくできる。また、半導体基板を反りを低減する
ことができる。
化合物半導体層を形成する。 【構成】 シリコン単結晶基板４の表面側に成長させた
化合物半導体層６に化合物半導体素子を形成する半導体
基板３において、シリコン単結晶基板４の表面に局所的
に非晶質領域５を形成し、その非晶質領域５以外の領域
上の素子領域用化合物半導体層６ａの領域に化合物半導
体素子を形成する。 【効果】 化合物半導体素子を形成する領域の転位を非
常に少なくできる。また、半導体基板を反りを低減する
ことができる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板及びその製
造方法に関するもので、特に表面上に化合物半導体層を
形成した半導体基板及びその製造方法に関するものであ
る。
造方法に関するもので、特に表面上に化合物半導体層を
形成した半導体基板及びその製造方法に関するものであ
る。
【０００２】
【従来の技術】シリコン単結晶基板上に例えば、GaAs等
の化合物半導体層を形成できれば、それぞれの材料が有
する異なる特徴を活かして有用な半導体装置を実現する
ことができる。例えば、シリコン単結晶基板上にGaAs層
を局所定に堆積形成させることができれば、１つの半導
体基板で、シリコン単結晶基板の領域に形成するシリコ
ン半導体素子とGaAs層の領域に形成する化合物半導体素
子の特徴が結合された有用な半導体装置が実現できるよ
うになる。
の化合物半導体層を形成できれば、それぞれの材料が有
する異なる特徴を活かして有用な半導体装置を実現する
ことができる。例えば、シリコン単結晶基板上にGaAs層
を局所定に堆積形成させることができれば、１つの半導
体基板で、シリコン単結晶基板の領域に形成するシリコ
ン半導体素子とGaAs層の領域に形成する化合物半導体素
子の特徴が結合された有用な半導体装置が実現できるよ
うになる。
【０００３】
【発明が解決しようとする課題】ただ、シリコンとGaAs
では、格子定数で4%程度、熱膨張係数で２倍以上という
物性上の大きな相違があるため、シリコン単結晶基板上
にGaAs層をじかに堆積形成すると、ミスフィット転位が
多発したり、堆積形成を高温で行った後、室温に戻す際
に、シリコンとGaAsの格子不整合に起因してシリコン単
結晶基板が大きく反ってクラックが発生したりする。そ
のため、単結晶のシリコンウエハ表面の周辺部に水酸化
カリウムによって凹凸を形成した後、シリコンウエハ上
にGaAs層を形成するというような方法がとられていた。
そのようにして構成されたシリコンウエハの断面図を図
４に示す。図４で、１は単結晶のシリコンウエハ、１ａ
は凹凸、２は化合物半導体層である。２ａは素子領域と
して用いる素子領域用化合物半導体層、２ｂは基板の応
力を緩和するための応力緩和用化合物半導体層である。
以上のように構成した結果、凹凸１ａ上に形成される化
合物半導体層（応力緩和用化合物半導体層２ｂ）は多結
晶状態となるため、凹凸１ａを形成しない場合よりもク
ラックが減少する。しかし、シリコンウエハの中央部は
凹凸１ａから離れているため、熱膨張係数の違いによる
歪みを緩和できないという問題点があった。
では、格子定数で4%程度、熱膨張係数で２倍以上という
物性上の大きな相違があるため、シリコン単結晶基板上
にGaAs層をじかに堆積形成すると、ミスフィット転位が
多発したり、堆積形成を高温で行った後、室温に戻す際
に、シリコンとGaAsの格子不整合に起因してシリコン単
結晶基板が大きく反ってクラックが発生したりする。そ
のため、単結晶のシリコンウエハ表面の周辺部に水酸化
カリウムによって凹凸を形成した後、シリコンウエハ上
にGaAs層を形成するというような方法がとられていた。
そのようにして構成されたシリコンウエハの断面図を図
４に示す。図４で、１は単結晶のシリコンウエハ、１ａ
は凹凸、２は化合物半導体層である。２ａは素子領域と
して用いる素子領域用化合物半導体層、２ｂは基板の応
力を緩和するための応力緩和用化合物半導体層である。
以上のように構成した結果、凹凸１ａ上に形成される化
合物半導体層（応力緩和用化合物半導体層２ｂ）は多結
晶状態となるため、凹凸１ａを形成しない場合よりもク
ラックが減少する。しかし、シリコンウエハの中央部は
凹凸１ａから離れているため、熱膨張係数の違いによる
歪みを緩和できないという問題点があった。
【０００４】本発明は上記課題に鑑みなされたもので、
その目的とするところは、半導体基板全体にわたり転位
が非常に少ない化合物半導体層をシリコン単結晶基板上
に形成することができると共に半導体基板の反りを大幅
に減少させることができる半導体基板の構造及びその製
造方法を提供することにある。
その目的とするところは、半導体基板全体にわたり転位
が非常に少ない化合物半導体層をシリコン単結晶基板上
に形成することができると共に半導体基板の反りを大幅
に減少させることができる半導体基板の構造及びその製
造方法を提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するた
め、請求項１記載の半導体基板は、シリコン単結晶基板
の表面側に成長させた化合物半導体層に化合物半導体素
子を形成する半導体基板において、前記シリコン単結晶
基板の表面に局所的に非晶質領域が形成されており、そ
の非晶質領域以外の領域上の前記化合物半導体層の領域
に前記化合物半導体素子を形成することを特徴とするも
のである。
め、請求項１記載の半導体基板は、シリコン単結晶基板
の表面側に成長させた化合物半導体層に化合物半導体素
子を形成する半導体基板において、前記シリコン単結晶
基板の表面に局所的に非晶質領域が形成されており、そ
の非晶質領域以外の領域上の前記化合物半導体層の領域
に前記化合物半導体素子を形成することを特徴とするも
のである。
【０００６】また、請求項２記載の半導体基板は、請求
項１記載の半導体基板で、前記非晶質領域を格子状に形
成したことを特徴とするものである。
項１記載の半導体基板で、前記非晶質領域を格子状に形
成したことを特徴とするものである。
【０００７】また、請求項３記載の半導体基板の製造方
法は、シリコン単結晶基板の表面側に成長させた化合物
半導体層に化合物半導体素子を形成する半導体基板の製
造方法において、前記シリコン単結晶基板の表面に局所
的に非晶質領域を形成する工程と、前記非晶質領域形成
後に前記シリコン単結晶基板上に前記化合物半導体層を
前記非晶質領域が再結晶しない温度で成長させる工程を
含むことを特徴とするものである。
法は、シリコン単結晶基板の表面側に成長させた化合物
半導体層に化合物半導体素子を形成する半導体基板の製
造方法において、前記シリコン単結晶基板の表面に局所
的に非晶質領域を形成する工程と、前記非晶質領域形成
後に前記シリコン単結晶基板上に前記化合物半導体層を
前記非晶質領域が再結晶しない温度で成長させる工程を
含むことを特徴とするものである。
【０００８】また、請求項４記載の半導体基板の製造方
法は、請求項３記載の半導体基板の製造方法で、前記非
晶質領域をイオン注入によって形成することを特徴とす
るものである。
法は、請求項３記載の半導体基板の製造方法で、前記非
晶質領域をイオン注入によって形成することを特徴とす
るものである。
【０００９】さらに、請求項５記載の半導体基板の製造
方法は、請求項３記載の半導体基板の製造方法で、前記
非晶質領域をイオン注入によって形成することを特徴と
するものである。
方法は、請求項３記載の半導体基板の製造方法で、前記
非晶質領域をイオン注入によって形成することを特徴と
するものである。
【００１０】
【作用】本発明の半導体基板は、シリコン単結晶基板の
表面に例えば、格子状の非晶質領域を形成した後、シリ
コン単結晶基板上に化合物半導体層を形成して、非晶質
領域以外のシリコン単結晶基板領域上の化合物半導体領
域を素子領域として使用するものである。非晶質領域上
に成長する化合物半導体は多結晶状態または非晶質状態
となり、この領域に欠陥が導入されることになる。その
ため、例えば、格子状の非晶質領域で囲まれたシリコン
単結晶基板領域上に形成された化合物半導体層の転位を
非晶質領域上に形成された化合物半導体層に逃がして歪
みを抑えることができる。
表面に例えば、格子状の非晶質領域を形成した後、シリ
コン単結晶基板上に化合物半導体層を形成して、非晶質
領域以外のシリコン単結晶基板領域上の化合物半導体領
域を素子領域として使用するものである。非晶質領域上
に成長する化合物半導体は多結晶状態または非晶質状態
となり、この領域に欠陥が導入されることになる。その
ため、例えば、格子状の非晶質領域で囲まれたシリコン
単結晶基板領域上に形成された化合物半導体層の転位を
非晶質領域上に形成された化合物半導体層に逃がして歪
みを抑えることができる。
【００１１】
【実施例】本発明の半導体基板の一実施例を図１に基づ
いて説明する。（ａ）は本発明の半導体基板の基となる
ウエハの断面図で、（ｂ）はそのウエハのシリコン単結
晶基板の表面構造を示した上面図である。 図１で、３
はウエハ状の半導体基板、４はシリコン単結晶基板（シ
リコンウエハ）、５は非晶質領域、六は化合物半導体
層、６ａは素子領域として用いる素子領域用化合物半導
体層、６ｂは基板の応力を緩和するための応力緩和用化
合物半導体層である。
いて説明する。（ａ）は本発明の半導体基板の基となる
ウエハの断面図で、（ｂ）はそのウエハのシリコン単結
晶基板の表面構造を示した上面図である。 図１で、３
はウエハ状の半導体基板、４はシリコン単結晶基板（シ
リコンウエハ）、５は非晶質領域、六は化合物半導体
層、６ａは素子領域として用いる素子領域用化合物半導
体層、６ｂは基板の応力を緩和するための応力緩和用化
合物半導体層である。
【００１２】次に、本発明の半導体基板の製造方法の一
実施例を図２に基づいて説明する。図２の断面図に示す
ように、表面が（１００）面であるウエハ状のシリコン
単結晶基板４の表面に保護膜７を形成してウエットエッ
チング等により未被覆領域を格子状に形成する。続い
て、シリコン単結晶基板４にイオン注入によりシリコン
原子を打ち込み露出しているシリコン単結晶基板４の表
面を非晶質化して非晶質領域を形成する。 最後に、保
護膜７を除去し有機金属堆積法または分子線エピタキシ
ー法により化合物半導体層であるGaAs層６を形成する。
但し、GaAs層６形成時のプロセスは 900℃より低い温度
で行わなければならない。なぜなら、 900℃以上の温度
にするとイオン注入により非晶質領域が再び結晶化して
しまうためである。
実施例を図２に基づいて説明する。図２の断面図に示す
ように、表面が（１００）面であるウエハ状のシリコン
単結晶基板４の表面に保護膜７を形成してウエットエッ
チング等により未被覆領域を格子状に形成する。続い
て、シリコン単結晶基板４にイオン注入によりシリコン
原子を打ち込み露出しているシリコン単結晶基板４の表
面を非晶質化して非晶質領域を形成する。 最後に、保
護膜７を除去し有機金属堆積法または分子線エピタキシ
ー法により化合物半導体層であるGaAs層６を形成する。
但し、GaAs層６形成時のプロセスは 900℃より低い温度
で行わなければならない。なぜなら、 900℃以上の温度
にするとイオン注入により非晶質領域が再び結晶化して
しまうためである。
【００１３】なお、実施例では、シリコン単結晶基板４
上にGaAs層６を形成する場合を示したが、実施例に限定
されず、例えば、シリコン単結晶基板とGaAs層間にInGa
As/GaAs またはGaAsP/GaAs等で構成された格子不整合緩
和層を形成してもよい。
上にGaAs層６を形成する場合を示したが、実施例に限定
されず、例えば、シリコン単結晶基板とGaAs層間にInGa
As/GaAs またはGaAsP/GaAs等で構成された格子不整合緩
和層を形成してもよい。
【００１４】図３に本発明の半導体基板の製造方法の異
なる実施例を示す。図２に示した製造方法では、シリコ
ン単結晶基板４の所定位置に形成された保護膜７の開口
にイオンを注入して非晶質領域５を形成したが、本実施
例はシリコン単結晶基板４の表面に格子状にエキシマレ
ーザ等のレーザ光を照射してシリコン単結晶基板４の一
部を非晶質化して非晶質領域を形成するものである。こ
の時のレーザ光のパワーは、約 1.5〜2 ジュール/cm2で
ある。このシリコン単結晶基板４上に有機金属堆積法或
いは分子線エピタキシー法によりGaAs層６を形成する。
なる実施例を示す。図２に示した製造方法では、シリコ
ン単結晶基板４の所定位置に形成された保護膜７の開口
にイオンを注入して非晶質領域５を形成したが、本実施
例はシリコン単結晶基板４の表面に格子状にエキシマレ
ーザ等のレーザ光を照射してシリコン単結晶基板４の一
部を非晶質化して非晶質領域を形成するものである。こ
の時のレーザ光のパワーは、約 1.5〜2 ジュール/cm2で
ある。このシリコン単結晶基板４上に有機金属堆積法或
いは分子線エピタキシー法によりGaAs層６を形成する。
【００１５】なお、化合物半導体としては、例えば、Ga
Asが挙げられるが、GaAs以外の化合物半導体であっても
よい。また、非晶質領域の形状は、化合物半導体材料、
化合物半導体層の厚さ等を考慮して化合物半導体素子を
形成する領域の欠陥密度が十分低くなるように設定すれ
ばよいので格子状という形状に限定されるものではな
い。
Asが挙げられるが、GaAs以外の化合物半導体であっても
よい。また、非晶質領域の形状は、化合物半導体材料、
化合物半導体層の厚さ等を考慮して化合物半導体素子を
形成する領域の欠陥密度が十分低くなるように設定すれ
ばよいので格子状という形状に限定されるものではな
い。
【００１６】
【発明の効果】以上のように、請求項１または請求項２
記載の半導体基板によれば、シリコン単結晶基板の表面
に局所的に非晶質領域が存在するために、この非晶質領
域の周辺の化合物半導体層中の転位を非晶質領域上に形
成された化合物半導体層に逃がすことができる。また、
非晶質領域を介在させることによって熱膨張係数の差に
起因する歪みを抑えることができ高性能な半導体素子を
形成することができる。
記載の半導体基板によれば、シリコン単結晶基板の表面
に局所的に非晶質領域が存在するために、この非晶質領
域の周辺の化合物半導体層中の転位を非晶質領域上に形
成された化合物半導体層に逃がすことができる。また、
非晶質領域を介在させることによって熱膨張係数の差に
起因する歪みを抑えることができ高性能な半導体素子を
形成することができる。
【００１７】また、請求項３乃至請求項５記載の半導体
基板の製造方法によれば、シリコン単結晶基板の表面に
非晶質領域を容易に形成することができる。また、従来
のように凹凸を形成する方法に比べて、成長させた化合
物半導体層の表面がより平坦になるのでその後の加工工
程上有利である。
基板の製造方法によれば、シリコン単結晶基板の表面に
非晶質領域を容易に形成することができる。また、従来
のように凹凸を形成する方法に比べて、成長させた化合
物半導体層の表面がより平坦になるのでその後の加工工
程上有利である。
【図１】本発明の半導体基板の一実施例を示すウエハの
断面図で、（ｂ）はそのウエハのシリコン単結晶基板の
表面構造を示した上面図である。
断面図で、（ｂ）はそのウエハのシリコン単結晶基板の
表面構造を示した上面図である。
【図２】本発明に係る半導体基板の製造方法の一実施例
を示す断面図である。
を示す断面図である。
【図３】本発明に係る半導体基板の製造方法の異なる実
施例を示す断面図である。
施例を示す断面図である。
【図４】従来の半導体基板の一例を示す断面図である。
４ シリコン単結晶基板 ６ 化合物半導体層 ３ 半導体基板 ５ 非晶質領域
Claims (5)
- 【請求項１】 シリコン単結晶基板の表面側に成長させ
た化合物半導体層に化合物半導体素子を形成する半導体
基板において、前記シリコン単結晶基板の表面に局所的
に非晶質領域が形成されており、その非晶質領域以外の
領域上の前記化合物半導体層の領域に前記化合物半導体
素子を形成することを特徴とする半導体基板。 - 【請求項２】 前記非晶質領域を格子状に形成したこと
を特徴とする請求項１記載の半導体基板。 - 【請求項３】 シリコン単結晶基板の表面側に成長させ
た化合物半導体層に化合物半導体素子を形成する半導体
基板の製造方法において、前記シリコン単結晶基板の表
面に局所的に非晶質領域を形成する工程と、前記非晶質
領域形成後に前記シリコン単結晶基板上に前記化合物半
導体層を前記非晶質領域が再結晶しない温度で成長させ
る工程を含むことを特徴とする半導体基板の製造方法。 - 【請求項４】 前記非晶質領域をイオン注入によって形
成することを特徴とする請求項３記載の半導体基板の製
造方法。 - 【請求項５】 前記非晶質領域をレーザ照射によって形
成することを特徴とする請求項３記載の半導体基板の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6135094A JPH07273028A (ja) | 1994-03-30 | 1994-03-30 | 半導体基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6135094A JPH07273028A (ja) | 1994-03-30 | 1994-03-30 | 半導体基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07273028A true JPH07273028A (ja) | 1995-10-20 |
Family
ID=13168611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6135094A Withdrawn JPH07273028A (ja) | 1994-03-30 | 1994-03-30 | 半導体基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07273028A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007049180A (ja) * | 2006-10-02 | 2007-02-22 | Fuji Electric Holdings Co Ltd | Ｉｉｉ族窒化物半導体の製造方法 |
| JP2008514021A (ja) * | 2004-09-22 | 2008-05-01 | アドバンスシス・リミテッド | 格子調整半導体基板の作製 |
| JP2009503813A (ja) * | 2005-07-22 | 2009-01-29 | ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア | シリコンゲルマニウムバッファ層における転位位置を制御するための方法 |
-
1994
- 1994-03-30 JP JP6135094A patent/JPH07273028A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008514021A (ja) * | 2004-09-22 | 2008-05-01 | アドバンスシス・リミテッド | 格子調整半導体基板の作製 |
| JP2009503813A (ja) * | 2005-07-22 | 2009-01-29 | ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア | シリコンゲルマニウムバッファ層における転位位置を制御するための方法 |
| JP2007049180A (ja) * | 2006-10-02 | 2007-02-22 | Fuji Electric Holdings Co Ltd | Ｉｉｉ族窒化物半導体の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4444620A (en) | Growth of oriented single crystal semiconductor on insulator | |
| JPS5925382B2 (ja) | サフアイア基板上にシリコン層を成長させた半導体装置の製造方法 | |
| JPH10294281A (ja) | 転位低減方法 | |
| US6211095B1 (en) | Method for relieving lattice mismatch stress in semiconductor devices | |
| JPH0794420A (ja) | 化合物半導体結晶基板の製造方法 | |
| JPH08316152A (ja) | 化合物半導体の結晶成長方法 | |
| JPH07273028A (ja) | 半導体基板及びその製造方法 | |
| JPH03284834A (ja) | 半導体装置の製造方法 | |
| FR2572219A1 (fr) | Procede de fabrication de circuits integres sur substrat isolant | |
| JPS621220A (ja) | 欠陥が局在された配向シリコン単結晶膜を絶縁支持体上に製造する方法 | |
| JPH0236060B2 (ja) | Kagobutsuhandotainoseichohoho | |
| JPH07273025A (ja) | 半導体基板 | |
| JPS6185815A (ja) | 多結晶シリコン膜の形成方法 | |
| US7897447B2 (en) | Use of in-situ HCL etch to eliminate by oxidation recrystallization border defects generated during solid phase epitaxy (SPE) in the fabrication of nano-scale CMOS transistors using direct silicon bond substrate (DSB) and hybrid orientation technology (HOT) | |
| JPS5821854A (ja) | 半導体回路素子 | |
| JPH01218009A (ja) | 結晶成長方法 | |
| JP2691667B2 (ja) | 光半導体素子およびその製造方法 | |
| JPS59228713A (ja) | 半導体装置の製造方法 | |
| JP2695462B2 (ja) | 結晶性半導体膜及びその形成方法 | |
| JPS6398120A (ja) | 結晶成長方法 | |
| JPS63196032A (ja) | 半導体薄膜の結晶化方法 | |
| JPH01123410A (ja) | 化合物半導体基板及びその製造方法 | |
| JPH0136971B2 (ja) | ||
| JPS61125145A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPS6292428A (ja) | エピタキシヤル結晶成長用基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010605 |