JP2007049180A - Ｉｉｉ族窒化物半導体の製造方法 - Google Patents

Abstract

【課題】シリコン基板へのＩＩＩ族窒化物半導体のヘテロエピタキシにおいて、割れを防止する。
【解決手段】基板表面に、その上の正常なエピタキシャル成長を阻害するような結晶欠陥を格子状に設け、正常なエピタキシャル膜を小区画に分割して成長させて、内部応力を解放する。
【選択図】 図７

Description

本発明は、ＩＩＩ族窒化物半導体レーザーを含むＩＩＩ族窒化物半導体に関するものであり、特に劈開が可能なＩＶ族半導体基板上にエピタキシャル成長して良質なＩＩＩ族窒化物半導体を得る方法に関する。

直接遷移で、しかも光学エネルギーギャップが１．９〜６．２ｅＶの範囲で制御可能な窒化アルミガリウムインジウム（以下Ａｌ_xＧａ_yＩｎ_1-x-yＮと記す）系材料を使った半導体レーザーや発光ダイオードが試作されている。そのＡｌ_xＧａ_yＩｎ_1-x-yＮ系材料を使った半導体レーザーや発光素子には、エピタキシャル成長用の基板として、格子定数や熱膨張係数の整合性の良さから、主としてサファイア基板やスピネル（ＭｇＡｌ₂Ｏ₄）基板が使用されている。そして、シリコン（Ｓｉ）やマグネシウム（Ｍｇ）を添加することによるｎ型やｐ型の価電子制御や、Ａｌ_xＧａ_yＩｎ_1-x-yＮのｘやｙを変える組成制御により光学エネルギーギャップの制御が実現され、ダブルへテロ（ＤＨ）構造のレーザーが試作されている。
特開平８−２２２８１２号公報 特開平９−１６２４８０号公報 特開昭５７−５６９２２号公報 特開平９−５５５３６号公報 特開平２−２２８０２７号公報 特開平５−３４３７４１号公報 特開平１１−１８６１７８号公報

しかし、上記のように絶縁性基板を使用すると、基板裏面に電極を取り付けることができないため、基板表面に電極を設けねばならない。また基板として、炭化けい素（ＳｉＣ）を使ってダブルへテロ（ＤＨ）構造のレーザーが試作されているが、ＳｉＣ基板は非常に高価であり、量産に適さない。
そこで、最も一般的で安価なシリコン（以下Ｓｉと記す）基板上へ窒化ガリウム（以下ＧａＮと記す）などのＩＩＩ族窒化物からなるダブルへテロ（ＤＨ）構造を形成することが試みられているが、厚さが１μｍ以上の膜をエピタキシャル成長すると割れが生じてしまい、良好な半導体となっていない。

Ｓｉ基板上にＩＩＩ族窒化物をエピタキシャル成長すると、そのエピタキシャル層が割れてしまう原因としては、次の二つが考えられる。
（１）Ｓｉの格子定数は０．５４３１ｎｍであるので、Ｓｉ（１１１）面上での原子間隔は０．３８４０ｎｍ（＝０．５４３１／√２）となる。これに対して、ＧａＮの格子定数は０．３８１９ｎｍなので、格子間隔はＧａＮの方が狭く、Ｓｉ（１１１）面上にヘテロエピタキシャル成長したＧａＮ膜には引っ張り応力が発生する。

（２）Ｓｉの線膨張係数は２．６×１０^-6Ｋ^-1であるのに対して、ＧａＮのそれは５．６×１０^-6Ｋ^-1と大きい。従って通常８００℃以上の成長温度から室温に降温する際に、ＧａＮの収縮の方が大きく、ＧａＮに引っ張り応力が発生する。
この問題に鑑み本発明の目的は、一般的で安価なＩＶ族半導体を基板とし、厚いＩＩＩ族窒化物層をエピタキシャル成長しても割れを生ぜず、もって良好なＩＩＩ族窒化物半導体の製造方法を提供することにある。

上記の課題解決のため本発明は、ＩＶ族半導体基板上にＩＩＩ族元素の窒化物半導体をエピタキシャル成長する方法において、ＩＶ族半導体基板の表面層に、結晶欠陥の多い領域を格子状に形成した後、エピタキシャル成長することにより、多数の区画された結晶性の良好な小領域を得るものとする。
そのようにすれば、結晶欠陥の多い領域上には、多量の結晶欠陥を含んだ不良エピタキシャル膜が成長する。そして、その不良エピタキシャル膜が応力緩和領域となるので、それ以外の部分には結晶性の良好な小領域としてエピタキシャル成長する。

この場合、小領域では小面積範囲であるので応力が過大にならないため、結晶性が良好で、厚いエピタキシャル膜を成長しても割れを生じ難い。
また、ＩＶ族半導体基板上に最初に窒化アルミニウムのバッファ層を成長するものとする。
有機金属気相成長法または、分子線エピタキシー法によりエピタキシャル成長するものとする。

特に、ＩＶ族半導体基板がシリコンであるものとする。
シリコンは、最も一般的で入手し易く、価格も低いので、エピタキシャル成長用基板として適する。
半導体基板を劈開することにより方形のエピタキシャル膜から多数の半導体素子を得るものとする。

本発明によれば、ＩＶ族半導体基板上にＩＩＩ族元素の窒化物半導体をエピタキシャル成長する方法において、ＩＶ族半導体基板の表面層に、結晶欠陥の多い領域を格子状に形成した後、エピタキシャル成長することにより、厚い良質のＩＩＩ族窒化物層のエピタキシャル成長が可能となった。
一般的で安価なＩＶ族半導体を基板とする本発明の方法により、ＩＩＩ族窒化物半導体の量産が可能となり、ＩＩＩ族窒化物レーザー等の発展および普及に貢献するところ大である。

本発明は、ＩＶ族半導体基板上にＩＩＩ族元素の窒化物半導体をエピタキシャル成長する方法において、シリコン半導体基板上の全面に均一にエピタキシャル膜を形成するのではなく、多数の区画された結晶性の良好な小領域としてエピタキシャル成長するものである。
以下図面を参照しながら本発明の実施の形態を説明する。

［参考例１］
図１（ａ）ないし（ｃ）は、本発明の参考例の第一の方法を説明するための工程順の断面図である。
エピタキシャル成長方法としては、分子線エピタキシー法（以下ＭＢＥ法と記す）による。シリコン基板１をＭＢＥ装置にセットする。図の下方には図示していないＧａフラックス源と窒素ラジカル源がある。このＧａフラックス源及び窒素ラジカル源とＳｉ基板１との間に例えばステンレス鋼薄板の金属マスク１１を置く［図１（ａ）］。

Ｇａフラックス源及びチッ素ラジカル源から、Ｓｉ基板１上にＧａとＮが供給され、金属マスク１１によって遮蔽されなかったＳｉ基板１上（図では下面）に、ＧａＮのエピタキシャル膜１２が成長して行く［同図（ｂ）］。
所定の膜厚に達したら、成長を止めてＭＢＥ装置から取り出す［同図（ｃ）］。
先ず、格子状の金属マスクを用いて多数の区画された結晶性の良好な小領域としてエピタキシャル成長することにより、半導体基板とエピタキシャル膜の格子定数の差および熱膨張率差を原因とする割れを防ぐ方法の実験をおこなった。

［実験］
先ず、窒素ラジカル源からの窒素照射によるシリコン基板表面の窒化を防ぐために厚さ５原子層分のアルミニウムを照射した上に、図１（ａ）〜（ｃ）のような方法で、５５０℃で厚さ２０ｎｍの窒化アルミニウム（ＡｌＮ）のバッファ層を形成した後、成長温度を８４０℃一定として種々の厚さのＧａＮ層を堆積し、そのエピタキシャル膜の割れの発生状況を光学顕微鏡で調べた。

図２は、割れの発生におよぼす格子の寸法およびエピタキシャル膜厚の依存性を示す特性図である。横軸は格子状マスクの一辺の内寸長、縦軸はエピタキシャル膜の厚さである。○は割れの発生しない条件、×は割れの発生する条件を意味している。
図２から格子幅を狭くすると、厚いエピタキシャル層を成長しても割れは生じないことがわかる。例えば、格子の内寸幅が５ｍｍ以下であれば、通常のＤＨ構造のレーザー素子を形成するのに十分な厚さである厚さ２μｍのエピタキシャル膜の割れの無い成膜が可能なことになる。通常、半導体レーザーチップの寸法は２００μｍ×２００μｍ以上の大きさを有している。従って、レーザーの発光面を劈開によって形成するために、方形部分の少なくとも一辺は、２００μｍ以上を確保する必要があるが、これも満足できることになる。格子状マスク内寸幅を狭くすれば、更に厚いエピタキシャル膜の成長が可能である。

そこでレーザー素子の試作を行ってみた。用いたステンレス鋼薄板の金属マスクの寸法は、厚さ０．１ｍｍで、格子の内寸は、３００μｍ×５ｍｍ、格子の幅は２００μｍとした。
図３は、図１の方法によりエピタキシャル膜を成膜した基板の斜視図である。Ｓｉ基板１の上に多数の短冊状のエピタキシャル膜１２が成長しており、その幅ａはほぼ３００μｍである。

図４は、図１の方法により作製した半導体レーザーの断面図である。
低抵抗率（１５ｍΩ・ｃｍ）のｎ型Ｓｉ（１１１）基板１上に膜厚２０ｎｍのｎ型ＡｌＮ第一バッファ層２、膜厚５００ｎｍのｎ型ＧａＮ第二バッファ層３を形成後、膜厚１５０ｎｍのｎ型Ａｌ_0.2 Ｇａ_0.8 Ｎクラッド層４、膜厚８０ｎｍのＧａＮ活性層５、膜厚１５０ｎｍのｐ型Ａｌ_0.2 Ｇａ_0.8 Ｎクラッド層６から成るＤＨ構造、膜厚１００ｎｍのｐ型ＧａＮキャップ層７を順に形成した。ＡｌＮ第一バッファ層２は、シリコン基板１上にＩＩＩ族窒化物エピタキシャル膜を成長を可能とするための下地層であり、ＧａＮ第二バッファ層３は、その上のｎ型Ａｌ_0.2 Ｇａ_0.8 Ｎクラッド層４以降のエピタキシャル膜の結晶性を向上させるための層である。ｎ型、ｐ型のドーピングには、それぞれＳｉ、Ｍｇを使用した。最後にオーミック電極としてスパッタ法によりＮｉ／Ｍｏ／Ａｕの電極８を形成した。その後、Ｓｉ基板１の劈開が容易におこなえるように、エピタキシャル膜側を研磨用の試料支持台に張り付け、Ｓｉ基板１の裏面から通常の機械的な研磨により厚さを５０μｍ程度まで薄くした。その後、純水で洗浄した裏面（研磨したＳｉ基板表面）に、スパッタ法によりＡｌ電極９を厚さ５００ｎｍ形成した。その後、スクライブしてレーザーバーを作製し、更に２００μｍ幅（図３のｂ）に劈開してＩＩＩ族窒化物半導体のレーザーチップを得た。そのチップを組み立て、レーザー発光を確認した。

［参考例２］
図５（ａ）ないし（ｃ）は本発明の参考例の第二の方法を説明するための工程順の断面図である。
Ｓｉ基板１表面に熱酸化膜を形成し、フォトリソグラフィによりで格子状の酸化膜格子パターン１３を形成する［図５（ａ）］。酸化膜の厚さは１００ｎｍ、格子パターン１３の幅は２００μｍ、内寸は、３００μｍ×５ｍｍとした。

このようにして得られたＳｉ基板１上に参考例１と同様にＭＢＥ法で成長をおこなったところ、酸化膜パターン１３上には、エピタキシャル成長が殆ど起こらず、エピタキシャル膜１２は、方形に区画されて成長した［同図（ｂ）］。但し、横方向への成長が多少見られた。
エピタキシャル成長後，不要な酸化膜格子パターン１３をふっ酸で除去した［同図（ｃ）］。成長したエピタキシャル膜１２には割れは見られなかった。

その後の電極形成、裏面研磨、スクライブ化等は参考例１と同様とし、レーザーを作製したところ、レーザー発光が確認された。
この例のように、基板の上に直接エピタキシャル成長を阻害する異物のパターンを形成しても、エピタキシャル膜は区画された結晶性の良好な小領域が形成され、割れを防止できる。

尚、場合によっては、図５（ｃ）で酸化膜パターン１３を必ずしも除去しなくて良い。
［参考例３］
第６図（ａ）ないし（ｃ）は本発明の参考例の第三の方法を説明するための工程順の断面図である。
この参考例では先ずＭＢＥ装置中で、シリコン基板１と図示されないイオン源との間に細い線状の開口部を設けた金属マスク１１ａを配置する［図５（ａ）］。

基板温度４００℃で短冊状の金属マスク１１ａを使用してアルミニウム（Ａｌ）をＳｉ基板１上に蒸着し、更にこの短冊形状が直交する別の金属マスクでもう一度Ａｌを蒸着してＡｌ格子パターン１４を形成する［同図（ｂ）］。Ａｌ格子パターン１４の幅は２００μｍ、バターンの内寸は、３００μｍ×５ｍｍとした。特にＡｌ格子パターン１４の厚さを２０原子層以上にすることが重要である。

次に、参考例１や参考例２と同様のエピタキシャル膜１２を成膜する。Ａｌの厚さが１０原子層以下では正常なエピタキシャル膜１２が成長するが、２０原子層以上にするとその上には、正常なエピタキシャル膜１２は成長せず、表面モホロジが悪化した欠陥エピタキシャル膜１５が形成される［同図（ｃ）］。透過電子顕微鏡で観察したところ、この表面モホロジが悪化した欠陥エピタキシャル膜１５は極めて、多数の結晶欠陥を含む領域であることがわかった。

Ａｌ格子パターン１４のなかった方形領域には、良好なエピタキシャル膜１２が成長し、割れも観察されなかった。これは格子状の欠陥エピタキシャル膜１５は結晶性が悪く結晶欠陥が多いため、応力を吸収する領域として働いたものと考えられる。
その後の電極形成、裏面研磨、スクライブ化等は参考例１と同様とし、レーザーを作製したところ、レーザー発光が確認された。

Ａｌのかわりに金（Ａｕ）のパターンを形成しても同じ作用が得られ、レーザーができた。
但し、ＭＢＥ装置中にはＡｌＮバッファ層を作るためにＡｌ源が準備されているので、新たなソースを設定する必要がない点で、格子を形成する金属としてはＡｌの方が都合が良い。

［実施例１］
図７（ａ）ないし（ｃ）は本発明第一の方法を説明するための工程順の断面図である。
この実施例では、先ずＳｉ基板上に熱酸化膜を形成した後、フォトリソグラフィにより格子状の部分の熱酸化膜を除去して、後にエピタキシャル成長をする方形部分の熱酸化膜１６を残す。［図７（ａ）］。熱酸化膜１６の寸法は、３００μｍ×５ｍｍ、間隔は２００μｍとした。

次いでこのＳｉ基板１をスパッタ装置に入れ、Ａｒガスで逆スパッタを１００Ｗで５分間行う。Ｓｉ基板１１の熱酸化膜１６を残さなかった格子状の部分には逆スパッタによって表面層に結晶欠陥の多い格子状のダメージパターン１７が形成される［同図（ｂ）］。
Ｓｉ基板１をフッ酸に浸して熱酸化膜１６を除去した後、ＭＢＥ装置で参考例１と同様のエピタキシャル膜１２を成膜する。その結果，図７（ａ）で熱酸化膜１６を残した方形部分には正常なエピタキシャル膜１２が成長するが、ダメージパターン１７の上には、正常なエピタキシャル膜１２は成長せず、表面モホロジが悪化した欠陥エピタキシャル膜１５が成長する［同図（ｃ）］。

ダメージパターン１７のなかった方形領域には、良好なエピタキシャル膜１２が成長し、割れも観察されなかった。この場合も表面モホロジが悪化した欠陥エピタキシャル膜１５が、多数の結晶欠陥を含んでいて応力緩和領域となったためと考えられる。
その後の電極形成、裏面研磨、スクライブ化等は参考例１と同様とし、レーザーを作製したところ、レーザー発光が確認された。

本実施例の逆スパッタではなく、ダメージパターン１７の形成方法として、四ふっ化炭素（ＣＦ₄ ）を用いた反応性イオンエッチングを施しても同様の効果を得ることができた。

（ａ）〜（ｃ）は本発明の参考例の第一の方法を説明する工程順の断面図 格子の内寸幅を変えたときのエピタキシャル層の厚さと割れの関係を示す特性図 金属マスクを用いて選択成長したエピタキシャル膜の斜視図 試作レーザーの断面図 （ａ）〜（ｃ）は本発明の参考例の第二の方法を説明する工程順の断面図 （ａ）〜（ｃ）は本発明の参考例の第三の方法を説明する工程順の断面図 （ａ）〜（ｃ）は本発明の第一の方法を説明する工程順の断面図

符号の説明

１ シリコン基板
２ ＡｌＮバッファ層
３ ｎ型ＧａＮバッファ層
４ ｎ型Ａｌ_0.2 Ｇａ_0.8 Ｎクラッド層
５ ＧａＮ活性層
６ ｐ型Ａｌ_0.2 Ｇａ_0.8 Ｎクラッド層
７ ｐ型ＧａＮキャップ層
８ Ｎｉ／Ｍｏ／Ａｕ電極
９ Ａｌ電極
１１、１１ａ 金属マスク
１２ エピタキシャル膜
１３ 酸化膜格子パターン
１４ Ａｌ格子パターン
１５ 欠陥エピタキシャル膜
１６ 熱酸化膜パターン
１７ ダメージパターン

Claims (4)

1. ＩＶ族半導体基板上にＩＩＩ族元素の窒化物半導体をエピタキシャル成長する方法において、ＩＶ族半導体基板の表面層に、結晶欠陥の多い領域を格子状に形成した後、エピタキシャル成長することにより、多数の区画された結晶性の良好な小領域を得ることを特徴とするＩＩＩ族窒化物半導体の製造方法。
2. ＩＶ族半導体基板上に最初に窒化アルミニウムのバッファ層を成長することを特徴とするＩＩＩ族窒化物半導体の製造方法。
3. ＩＶ族半導体基板がシリコンであることを特徴とする請求項１または２のいずれかに記載のＩＩＩ族窒化物半導体の製造方法。
4. 半導体基板を劈開することにより方形状のエピタキシャル膜から多数の半導体素子を得ることを特徴とする請求項１ないし３のいずれかに記載のＩＩＩ族窒化物半導体の製造方法。

Images