JP2007049180A - Iii族窒化物半導体の製造方法 - Google Patents

Iii族窒化物半導体の製造方法 Download PDF

Info

Publication number
JP2007049180A
JP2007049180A JP2006270772A JP2006270772A JP2007049180A JP 2007049180 A JP2007049180 A JP 2007049180A JP 2006270772 A JP2006270772 A JP 2006270772A JP 2006270772 A JP2006270772 A JP 2006270772A JP 2007049180 A JP2007049180 A JP 2007049180A
Authority
JP
Japan
Prior art keywords
substrate
group iii
iii nitride
semiconductor
nitride semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006270772A
Other languages
English (en)
Inventor
Shinji Ogino
慎次 荻野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Holdings Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Holdings Ltd filed Critical Fuji Electric Holdings Ltd
Priority to JP2006270772A priority Critical patent/JP2007049180A/ja
Publication of JP2007049180A publication Critical patent/JP2007049180A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

【課題】シリコン基板へのIII族窒化物半導体のヘテロエピタキシにおいて、割れを防止する。
【解決手段】基板表面に、その上の正常なエピタキシャル成長を阻害するような結晶欠陥を格子状に設け、正常なエピタキシャル膜を小区画に分割して成長させて、内部応力を解放する。
【選択図】 図7

Description

本発明は、III族窒化物半導体レーザーを含むIII族窒化物半導体に関するものであり、特に劈開が可能なIV族半導体基板上にエピタキシャル成長して良質なIII族窒化物半導体を得る方法に関する。
直接遷移で、しかも光学エネルギーギャップが1.9〜6.2eVの範囲で制御可能な窒化アルミガリウムインジウム(以下AlxGayIn1-x-yNと記す)系材料を使った半導体レーザーや発光ダイオードが試作されている。そのAlxGayIn1-x-yN系材料を使った半導体レーザーや発光素子には、エピタキシャル成長用の基板として、格子定数や熱膨張係数の整合性の良さから、主としてサファイア基板やスピネル(MgAl24)基板が使用されている。そして、シリコン(Si)やマグネシウム(Mg)を添加することによるn型やp型の価電子制御や、AlxGayIn1-x-yNのxやyを変える組成制御により光学エネルギーギャップの制御が実現され、ダブルへテロ(DH)構造のレーザーが試作されている。
特開平8−222812号公報 特開平9−162480号公報 特開昭57−56922号公報 特開平9−55536号公報 特開平2−228027号公報 特開平5−343741号公報 特開平11−186178号公報
しかし、上記のように絶縁性基板を使用すると、基板裏面に電極を取り付けることができないため、基板表面に電極を設けねばならない。また基板として、炭化けい素(SiC)を使ってダブルへテロ(DH)構造のレーザーが試作されているが、SiC基板は非常に高価であり、量産に適さない。
そこで、最も一般的で安価なシリコン(以下Siと記す)基板上へ窒化ガリウム(以下GaNと記す)などのIII族窒化物からなるダブルへテロ(DH)構造を形成することが試みられているが、厚さが1μm以上の膜をエピタキシャル成長すると割れが生じてしまい、良好な半導体となっていない。
Si基板上にIII族窒化物をエピタキシャル成長すると、そのエピタキシャル層が割れてしまう原因としては、次の二つが考えられる。
(1)Siの格子定数は0.5431nmであるので、Si(111)面上での原子間隔は0.3840nm(=0.5431/√2)となる。これに対して、GaNの格子定数は0.3819nmなので、格子間隔はGaNの方が狭く、Si(111)面上にヘテロエピタキシャル成長したGaN膜には引っ張り応力が発生する。
(2)Siの線膨張係数は2.6×10-6-1であるのに対して、GaNのそれは5.6×10-6-1と大きい。従って通常800℃以上の成長温度から室温に降温する際に、GaNの収縮の方が大きく、GaNに引っ張り応力が発生する。
この問題に鑑み本発明の目的は、一般的で安価なIV族半導体を基板とし、厚いIII族窒化物層をエピタキシャル成長しても割れを生ぜず、もって良好なIII族窒化物半導体の製造方法を提供することにある。
上記の課題解決のため本発明は、IV族半導体基板上にIII族元素の窒化物半導体をエピタキシャル成長する方法において、IV族半導体基板の表面層に、結晶欠陥の多い領域を格子状に形成した後、エピタキシャル成長することにより、多数の区画された結晶性の良好な小領域を得るものとする。
そのようにすれば、結晶欠陥の多い領域上には、多量の結晶欠陥を含んだ不良エピタキシャル膜が成長する。そして、その不良エピタキシャル膜が応力緩和領域となるので、それ以外の部分には結晶性の良好な小領域としてエピタキシャル成長する。
この場合、小領域では小面積範囲であるので応力が過大にならないため、結晶性が良好で、厚いエピタキシャル膜を成長しても割れを生じ難い。
また、IV族半導体基板上に最初に窒化アルミニウムのバッファ層を成長するものとする。
有機金属気相成長法または、分子線エピタキシー法によりエピタキシャル成長するものとする。
特に、IV族半導体基板がシリコンであるものとする。
シリコンは、最も一般的で入手し易く、価格も低いので、エピタキシャル成長用基板として適する。
半導体基板を劈開することにより方形のエピタキシャル膜から多数の半導体素子を得るものとする。
本発明によれば、IV族半導体基板上にIII族元素の窒化物半導体をエピタキシャル成長する方法において、IV族半導体基板の表面層に、結晶欠陥の多い領域を格子状に形成した後、エピタキシャル成長することにより、厚い良質のIII族窒化物層のエピタキシャル成長が可能となった。
一般的で安価なIV族半導体を基板とする本発明の方法により、III族窒化物半導体の量産が可能となり、III族窒化物レーザー等の発展および普及に貢献するところ大である。
本発明は、IV族半導体基板上にIII族元素の窒化物半導体をエピタキシャル成長する方法において、シリコン半導体基板上の全面に均一にエピタキシャル膜を形成するのではなく、多数の区画された結晶性の良好な小領域としてエピタキシャル成長するものである。
以下図面を参照しながら本発明の実施の形態を説明する。
[参考例1]
図1(a)ないし(c)は、本発明の参考例の第一の方法を説明するための工程順の断面図である。
エピタキシャル成長方法としては、分子線エピタキシー法(以下MBE法と記す)による。シリコン基板1をMBE装置にセットする。図の下方には図示していないGaフラックス源と窒素ラジカル源がある。このGaフラックス源及び窒素ラジカル源とSi基板1との間に例えばステンレス鋼薄板の金属マスク11を置く[図1(a)]。
Gaフラックス源及びチッ素ラジカル源から、Si基板1上にGaとNが供給され、金属マスク11によって遮蔽されなかったSi基板1上(図では下面)に、GaNのエピタキシャル膜12が成長して行く[同図(b)]。
所定の膜厚に達したら、成長を止めてMBE装置から取り出す[同図(c)]。
先ず、格子状の金属マスクを用いて多数の区画された結晶性の良好な小領域としてエピタキシャル成長することにより、半導体基板とエピタキシャル膜の格子定数の差および熱膨張率差を原因とする割れを防ぐ方法の実験をおこなった。
[実験]
先ず、窒素ラジカル源からの窒素照射によるシリコン基板表面の窒化を防ぐために厚さ5原子層分のアルミニウムを照射した上に、図1(a)〜(c)のような方法で、550℃で厚さ20nmの窒化アルミニウム(AlN)のバッファ層を形成した後、成長温度を840℃一定として種々の厚さのGaN層を堆積し、そのエピタキシャル膜の割れの発生状況を光学顕微鏡で調べた。
図2は、割れの発生におよぼす格子の寸法およびエピタキシャル膜厚の依存性を示す特性図である。横軸は格子状マスクの一辺の内寸長、縦軸はエピタキシャル膜の厚さである。○は割れの発生しない条件、×は割れの発生する条件を意味している。
図2から格子幅を狭くすると、厚いエピタキシャル層を成長しても割れは生じないことがわかる。例えば、格子の内寸幅が5mm以下であれば、通常のDH構造のレーザー素子を形成するのに十分な厚さである厚さ2μmのエピタキシャル膜の割れの無い成膜が可能なことになる。通常、半導体レーザーチップの寸法は200μm×200μm以上の大きさを有している。従って、レーザーの発光面を劈開によって形成するために、方形部分の少なくとも一辺は、200μm以上を確保する必要があるが、これも満足できることになる。格子状マスク内寸幅を狭くすれば、更に厚いエピタキシャル膜の成長が可能である。
そこでレーザー素子の試作を行ってみた。用いたステンレス鋼薄板の金属マスクの寸法は、厚さ0.1mmで、格子の内寸は、300μm×5mm、格子の幅は200μmとした。
図3は、図1の方法によりエピタキシャル膜を成膜した基板の斜視図である。Si基板1の上に多数の短冊状のエピタキシャル膜12が成長しており、その幅aはほぼ300μmである。
図4は、図1の方法により作製した半導体レーザーの断面図である。
低抵抗率(15mΩ・cm)のn型Si(111)基板1上に膜厚20nmのn型AlN第一バッファ層2、膜厚500nmのn型GaN第二バッファ層3を形成後、膜厚150nmのn型Al0.2 Ga0.8 Nクラッド層4、膜厚80nmのGaN活性層5、膜厚150nmのp型Al0.2 Ga0.8 Nクラッド層6から成るDH構造、膜厚100nmのp型GaNキャップ層7を順に形成した。AlN第一バッファ層2は、シリコン基板1上にIII族窒化物エピタキシャル膜を成長を可能とするための下地層であり、GaN第二バッファ層3は、その上のn型Al0.2 Ga0.8 Nクラッド層4以降のエピタキシャル膜の結晶性を向上させるための層である。n型、p型のドーピングには、それぞれSi、Mgを使用した。最後にオーミック電極としてスパッタ法によりNi/Mo/Auの電極8を形成した。その後、Si基板1の劈開が容易におこなえるように、エピタキシャル膜側を研磨用の試料支持台に張り付け、Si基板1の裏面から通常の機械的な研磨により厚さを50μm程度まで薄くした。その後、純水で洗浄した裏面(研磨したSi基板表面)に、スパッタ法によりAl電極9を厚さ500nm形成した。その後、スクライブしてレーザーバーを作製し、更に200μm幅(図3のb)に劈開してIII族窒化物半導体のレーザーチップを得た。そのチップを組み立て、レーザー発光を確認した。
[参考例2]
図5(a)ないし(c)は本発明の参考例の第二の方法を説明するための工程順の断面図である。
Si基板1表面に熱酸化膜を形成し、フォトリソグラフィによりで格子状の酸化膜格子パターン13を形成する[図5(a)]。酸化膜の厚さは100nm、格子パターン13の幅は200μm、内寸は、300μm×5mmとした。
このようにして得られたSi基板1上に参考例1と同様にMBE法で成長をおこなったところ、酸化膜パターン13上には、エピタキシャル成長が殆ど起こらず、エピタキシャル膜12は、方形に区画されて成長した[同図(b)]。但し、横方向への成長が多少見られた。
エピタキシャル成長後,不要な酸化膜格子パターン13をふっ酸で除去した[同図(c)]。成長したエピタキシャル膜12には割れは見られなかった。
その後の電極形成、裏面研磨、スクライブ化等は参考例1と同様とし、レーザーを作製したところ、レーザー発光が確認された。
この例のように、基板の上に直接エピタキシャル成長を阻害する異物のパターンを形成しても、エピタキシャル膜は区画された結晶性の良好な小領域が形成され、割れを防止できる。
尚、場合によっては、図5(c)で酸化膜パターン13を必ずしも除去しなくて良い。
[参考例3]
第6図(a)ないし(c)は本発明の参考例の第三の方法を説明するための工程順の断面図である。
この参考例では先ずMBE装置中で、シリコン基板1と図示されないイオン源との間に細い線状の開口部を設けた金属マスク11aを配置する[図5(a)]。
基板温度400℃で短冊状の金属マスク11aを使用してアルミニウム(Al)をSi基板1上に蒸着し、更にこの短冊形状が直交する別の金属マスクでもう一度Alを蒸着してAl格子パターン14を形成する[同図(b)]。Al格子パターン14の幅は200μm、バターンの内寸は、300μm×5mmとした。特にAl格子パターン14の厚さを20原子層以上にすることが重要である。
次に、参考例1や参考例2と同様のエピタキシャル膜12を成膜する。Alの厚さが10原子層以下では正常なエピタキシャル膜12が成長するが、20原子層以上にするとその上には、正常なエピタキシャル膜12は成長せず、表面モホロジが悪化した欠陥エピタキシャル膜15が形成される[同図(c)]。透過電子顕微鏡で観察したところ、この表面モホロジが悪化した欠陥エピタキシャル膜15は極めて、多数の結晶欠陥を含む領域であることがわかった。
Al格子パターン14のなかった方形領域には、良好なエピタキシャル膜12が成長し、割れも観察されなかった。これは格子状の欠陥エピタキシャル膜15は結晶性が悪く結晶欠陥が多いため、応力を吸収する領域として働いたものと考えられる。
その後の電極形成、裏面研磨、スクライブ化等は参考例1と同様とし、レーザーを作製したところ、レーザー発光が確認された。
Alのかわりに金(Au)のパターンを形成しても同じ作用が得られ、レーザーができた。
但し、MBE装置中にはAlNバッファ層を作るためにAl源が準備されているので、新たなソースを設定する必要がない点で、格子を形成する金属としてはAlの方が都合が良い。
[実施例1]
図7(a)ないし(c)は本発明第一の方法を説明するための工程順の断面図である。
この実施例では、先ずSi基板上に熱酸化膜を形成した後、フォトリソグラフィにより格子状の部分の熱酸化膜を除去して、後にエピタキシャル成長をする方形部分の熱酸化膜16を残す。[図7(a)]。熱酸化膜16の寸法は、300μm×5mm、間隔は200μmとした。
次いでこのSi基板1をスパッタ装置に入れ、Arガスで逆スパッタを100Wで5分間行う。Si基板11の熱酸化膜16を残さなかった格子状の部分には逆スパッタによって表面層に結晶欠陥の多い格子状のダメージパターン17が形成される[同図(b)]。
Si基板1をフッ酸に浸して熱酸化膜16を除去した後、MBE装置で参考例1と同様のエピタキシャル膜12を成膜する。その結果,図7(a)で熱酸化膜16を残した方形部分には正常なエピタキシャル膜12が成長するが、ダメージパターン17の上には、正常なエピタキシャル膜12は成長せず、表面モホロジが悪化した欠陥エピタキシャル膜15が成長する[同図(c)]。
ダメージパターン17のなかった方形領域には、良好なエピタキシャル膜12が成長し、割れも観察されなかった。この場合も表面モホロジが悪化した欠陥エピタキシャル膜15が、多数の結晶欠陥を含んでいて応力緩和領域となったためと考えられる。
その後の電極形成、裏面研磨、スクライブ化等は参考例1と同様とし、レーザーを作製したところ、レーザー発光が確認された。
本実施例の逆スパッタではなく、ダメージパターン17の形成方法として、四ふっ化炭素(CF4 )を用いた反応性イオンエッチングを施しても同様の効果を得ることができた。
(a)〜(c)は本発明の参考例の第一の方法を説明する工程順の断面図 格子の内寸幅を変えたときのエピタキシャル層の厚さと割れの関係を示す特性図 金属マスクを用いて選択成長したエピタキシャル膜の斜視図 試作レーザーの断面図 (a)〜(c)は本発明の参考例の第二の方法を説明する工程順の断面図 (a)〜(c)は本発明の参考例の第三の方法を説明する工程順の断面図 (a)〜(c)は本発明の第一の方法を説明する工程順の断面図
符号の説明
1 シリコン基板
2 AlNバッファ層
3 n型GaNバッファ層
4 n型Al0.2 Ga0.8 Nクラッド層
5 GaN活性層
6 p型Al0.2 Ga0.8 Nクラッド層
7 p型GaNキャップ層
8 Ni/Mo/Au電極
9 Al電極
11、11a 金属マスク
12 エピタキシャル膜
13 酸化膜格子パターン
14 Al格子パターン
15 欠陥エピタキシャル膜
16 熱酸化膜パターン
17 ダメージパターン

Claims (4)

  1. IV族半導体基板上にIII族元素の窒化物半導体をエピタキシャル成長する方法において、IV族半導体基板の表面層に、結晶欠陥の多い領域を格子状に形成した後、エピタキシャル成長することにより、多数の区画された結晶性の良好な小領域を得ることを特徴とするIII族窒化物半導体の製造方法。
  2. IV族半導体基板上に最初に窒化アルミニウムのバッファ層を成長することを特徴とするIII族窒化物半導体の製造方法。
  3. IV族半導体基板がシリコンであることを特徴とする請求項1または2のいずれかに記載のIII族窒化物半導体の製造方法。
  4. 半導体基板を劈開することにより方形状のエピタキシャル膜から多数の半導体素子を得ることを特徴とする請求項1ないし3のいずれかに記載のIII族窒化物半導体の製造方法。
JP2006270772A 2006-10-02 2006-10-02 Iii族窒化物半導体の製造方法 Withdrawn JP2007049180A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006270772A JP2007049180A (ja) 2006-10-02 2006-10-02 Iii族窒化物半導体の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006270772A JP2007049180A (ja) 2006-10-02 2006-10-02 Iii族窒化物半導体の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP04224198A Division JP3890726B2 (ja) 1998-02-24 1998-02-24 Iii族窒化物半導体の製造方法

Publications (1)

Publication Number Publication Date
JP2007049180A true JP2007049180A (ja) 2007-02-22

Family

ID=37851683

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006270772A Withdrawn JP2007049180A (ja) 2006-10-02 2006-10-02 Iii族窒化物半導体の製造方法

Country Status (1)

Country Link
JP (1) JP2007049180A (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5756922A (en) * 1980-09-19 1982-04-05 Sanyo Electric Co Ltd Epitaxially growing method
JPH02228027A (ja) * 1989-02-28 1990-09-11 Sumitomo Metal Ind Ltd 化合物半導体基板の製造方法
JPH07273028A (ja) * 1994-03-30 1995-10-20 Matsushita Electric Works Ltd 半導体基板及びその製造方法
JPH08222812A (ja) * 1995-02-17 1996-08-30 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体の結晶成長方法
JPH09227298A (ja) * 1996-02-23 1997-09-02 Sumitomo Electric Ind Ltd 窒化炭素単結晶膜
JPH10135140A (ja) * 1996-10-28 1998-05-22 Nippon Telegr & Teleph Corp <Ntt> ヘテロエピタキシャル成長方法、ヘテロエピタキシャル層および半導体発光素子

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5756922A (en) * 1980-09-19 1982-04-05 Sanyo Electric Co Ltd Epitaxially growing method
JPH02228027A (ja) * 1989-02-28 1990-09-11 Sumitomo Metal Ind Ltd 化合物半導体基板の製造方法
JPH07273028A (ja) * 1994-03-30 1995-10-20 Matsushita Electric Works Ltd 半導体基板及びその製造方法
JPH08222812A (ja) * 1995-02-17 1996-08-30 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体の結晶成長方法
JPH09227298A (ja) * 1996-02-23 1997-09-02 Sumitomo Electric Ind Ltd 窒化炭素単結晶膜
JPH10135140A (ja) * 1996-10-28 1998-05-22 Nippon Telegr & Teleph Corp <Ntt> ヘテロエピタキシャル成長方法、ヘテロエピタキシャル層および半導体発光素子

Similar Documents

Publication Publication Date Title
KR100680870B1 (ko) 질화물 반도체 기판 및 그 제조방법과 질화물 반도체기판을 이용한 질화물 반도체 장치
JP4597259B2 (ja) Iii族窒化物半導体成長用基板、iii族窒化物半導体エピタキシャル基板、iii族窒化物半導体素子およびiii族窒化物半導体自立基板、ならびに、これらの製造方法
TW591699B (en) GaN single-crystal substrate and the manufacturing method thereof
JP3785970B2 (ja) Iii族窒化物半導体素子の製造方法
KR100304881B1 (ko) Gan계화합물반도체및그의결정성장방법
JP5552627B2 (ja) エピタキシャル成長用内部改質基板及びそれを用いて作製される結晶成膜体、デバイス、バルク基板及びそれらの製造方法
JP5732684B2 (ja) 単結晶基板、単結晶基板の製造方法、多層膜付き単結晶基板の製造方法および素子製造方法
KR101300069B1 (ko) 질화물 반도체층을 포함하는 구조체, 질화물 반도체층을 포함하는 복합 기판, 및 이것들의 제조 방법
TWI407491B (zh) 分離半導體及其基板之方法
JP2001085736A (ja) 窒化物半導体チップの製造方法
JP2003249453A (ja) 窒化ガリウム基板の製造方法
KR20110061910A (ko) 발광 소자 및 그 제조 방법
JPH11162847A (ja) 半導体基板および半導体基板の形成方法
JP5192785B2 (ja) 窒化物半導体装置の製造方法
WO2006041134A1 (ja) 窒化化合物半導体素子およびその製造方法
JP3890726B2 (ja) Iii族窒化物半導体の製造方法
JP2007053251A (ja) Iii族窒化物結晶の形成方法、積層体、およびエピタキシャル基板
KR100616543B1 (ko) 실리콘기판 상에 질화물 단결정성장방법, 이를 이용한질화물 반도체 발광소자 및 그 제조방법
JP5254263B2 (ja) Iii族窒化物結晶の形成方法、積層体、およびエピタキシャル基板
JP5598321B2 (ja) 半導体デバイスの製造方法
JP2007049180A (ja) Iii族窒化物半導体の製造方法
KR20000066758A (ko) 질화갈륨 반도체 레이저 기판의 제조방법
JP2005136200A (ja) 窒化物半導体結晶層の作製方法、窒化物半導体結晶層、及び窒化物半導体結晶層作製用の基材
JP2010278470A (ja) Iii族窒化物半導体成長用基板、iii族窒化物半導体エピタキシャル基板、iii族窒化物半導体素子およびiii族窒化物半導体自立基板、ならびに、これらの製造方法
JP2000277440A (ja) 窒化物系iii−v族化合物半導体結晶膜、窒化物系iii−v族化合物半導体結晶膜をもちいた半導体装置及び窒化物系iii−v族化合物半導体結晶膜をもちいた半導体レーザ

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080204

RD02 Notification of acceptance of power of attorney

Effective date: 20081216

Free format text: JAPANESE INTERMEDIATE CODE: A7422

RD04 Notification of resignation of power of attorney

Effective date: 20090219

Free format text: JAPANESE INTERMEDIATE CODE: A7424

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

A977 Report on retrieval

Effective date: 20101027

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110107