JPH02228027A - 化合物半導体基板の製造方法 - Google Patents
化合物半導体基板の製造方法Info
- Publication number
- JPH02228027A JPH02228027A JP4933889A JP4933889A JPH02228027A JP H02228027 A JPH02228027 A JP H02228027A JP 4933889 A JP4933889 A JP 4933889A JP 4933889 A JP4933889 A JP 4933889A JP H02228027 A JPH02228027 A JP H02228027A
- Authority
- JP
- Japan
- Prior art keywords
- gaas
- substrate
- compound semiconductor
- temperature
- grown
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 45
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 150000001875 compounds Chemical class 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 229910052751 metal Inorganic materials 0.000 claims abstract description 18
- 239000002184 metal Substances 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims description 17
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 34
- 230000008646 thermal stress Effects 0.000 abstract description 10
- 230000006866 deterioration Effects 0.000 abstract description 5
- 239000013078 crystal Substances 0.000 abstract description 3
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 abstract description 2
- 229910000070 arsenic hydride Inorganic materials 0.000 abstract 1
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000007796 conventional method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、光または高速デバイス用の化合物半導体基板
を製造する方法に関し、特にＳｉ基板上に化合物半導体
をエピタキシャル成長させる方法に関するものである。
を製造する方法に関し、特にＳｉ基板上に化合物半導体
をエピタキシャル成長させる方法に関するものである。
ＧａＡｓ等の化合物半導体は、Ｓｉでは実現できないよ
うな種々の特性を有しており、光または高速デバイスに
対する需要は大きい。ところがＧａＡｓつエバは、その
価格が非常に高価であるだけでなく、完全結晶の作成は
困難であってしかも機械的強度も小さくてもろいのでそ
の大面積化は困難であるという難点がある。このような
状況にあって、Ｓｉ基板上にＧａＡｓをエピタキシャル
成長させる試みがなされている。然しなから、ＳｉとＧ
ａＡｓとはその熱膨張係数が２倍程度異なるので、高温
状態にてＧａＡｓを成長させた後常温まで温度を降下さ
せた際に、熱応力差によって歪が発生して、ＧａＡｓの
結晶性が劣化すると共に、ウェハの“そり”が発生する
という問題点があった。
うな種々の特性を有しており、光または高速デバイスに
対する需要は大きい。ところがＧａＡｓつエバは、その
価格が非常に高価であるだけでなく、完全結晶の作成は
困難であってしかも機械的強度も小さくてもろいのでそ
の大面積化は困難であるという難点がある。このような
状況にあって、Ｓｉ基板上にＧａＡｓをエピタキシャル
成長させる試みがなされている。然しなから、ＳｉとＧ
ａＡｓとはその熱膨張係数が２倍程度異なるので、高温
状態にてＧａＡｓを成長させた後常温まで温度を降下さ
せた際に、熱応力差によって歪が発生して、ＧａＡｓの
結晶性が劣化すると共に、ウェハの“そり”が発生する
という問題点があった。
そこでこのような問題点を解消すべ（、ＧａＡｓをＳｔ
基板の特定の部分についてのみ成長させるという選択成
長法を用いことにより、種々の問題点の原因である熱応
力を低下させようとする製造方法が知られている。この
ような製造方法の一例として、窒化シリコン（以下、Ｓ
ｉＮと記す）膜をマスクとしたＧａＡｓの選択成長法が
提案されている（ＨｅｎｒｙＰ、 ｅｔ ａｌ、 Ａｐ
ｐｌ、Ｐｈｙｓ、Ｌｅｔｔ、５２（３）、ｐ２１５．１
８ Ｊａｎ。
基板の特定の部分についてのみ成長させるという選択成
長法を用いことにより、種々の問題点の原因である熱応
力を低下させようとする製造方法が知られている。この
ような製造方法の一例として、窒化シリコン（以下、Ｓ
ｉＮと記す）膜をマスクとしたＧａＡｓの選択成長法が
提案されている（ＨｅｎｒｙＰ、 ｅｔ ａｌ、 Ａｐ
ｐｌ、Ｐｈｙｓ、Ｌｅｔｔ、５２（３）、ｐ２１５．１
８ Ｊａｎ。
１９８Ｂ）。
第２図はＳｉＮ膜をマスクとしたこの製造方法を説明す
るための模式的断面図であり、この製造方法では、まず
熱ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓ
ｉｔｉｏｎ）法を用いてＳｉ基板１上にＳｉＮ膜１２を
成長させ、次いでリソグラフィによるパターニングを行
った後、ＲＩＢ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈ
ｉｎｇ）法を用いてＳｉＮ膜１２を選択的にエツチング
してストライブ形状を作成し、次に残存したＳｉＮ膜１
２をマスクとしてＳｉ基板ｌ上にＧａＡｓ層３をエピタ
キシャル成長させる。
るための模式的断面図であり、この製造方法では、まず
熱ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓ
ｉｔｉｏｎ）法を用いてＳｉ基板１上にＳｉＮ膜１２を
成長させ、次いでリソグラフィによるパターニングを行
った後、ＲＩＢ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈ
ｉｎｇ）法を用いてＳｉＮ膜１２を選択的にエツチング
してストライブ形状を作成し、次に残存したＳｉＮ膜１
２をマスクとしてＳｉ基板ｌ上にＧａＡｓ層３をエピタ
キシャル成長させる。
上述したような製造方法では、ＳｉとＧａＡｓとの約２
倍の熱膨脹係数の差に起因する熱応力歪を緩和するため
に、Ｓｉ基板１上にＳｉＮ膜１２にてマスクパターンを
作成した後、選択的にＧａＡｓ１５３をエピタキシャル
成長させている。従って熱応力は小さくなって、ＧａＡ
ｓ層３の結晶性の劣化及びＧａＡｓ／Ｓｉウェハの“そ
り”の程度を減少させることができる。
倍の熱膨脹係数の差に起因する熱応力歪を緩和するため
に、Ｓｉ基板１上にＳｉＮ膜１２にてマスクパターンを
作成した後、選択的にＧａＡｓ１５３をエピタキシャル
成長させている。従って熱応力は小さくなって、ＧａＡ
ｓ層３の結晶性の劣化及びＧａＡｓ／Ｓｉウェハの“そ
り”の程度を減少させることができる。
ところが上述した製造方法では、Ｓｉ基板ｌ上にＳｉＮ
膜１２のパターンを形成する工程は複雑であるという問
題点がある。またこの工程中にＳｉ基板上の表面にダメ
ージが加えられる可能性があるという問題点がある。
膜１２のパターンを形成する工程は複雑であるという問
題点がある。またこの工程中にＳｉ基板上の表面にダメ
ージが加えられる可能性があるという問題点がある。
本発明はかかる事情に鑑みてなされたものであり、Ｓｉ
基板上に設けたメタルマスクを介して化合物半導体（Ｇ
ａＡｓ）をエピタキシャル成長させることにより、熱応
力歪が小さな化合物半導体をＳｉ基板上に簡単な工程に
て成長させることができる化合物半導体基板の製造方法
を提供することを目的とする。
基板上に設けたメタルマスクを介して化合物半導体（Ｇ
ａＡｓ）をエピタキシャル成長させることにより、熱応
力歪が小さな化合物半導体をＳｉ基板上に簡単な工程に
て成長させることができる化合物半導体基板の製造方法
を提供することを目的とする。
本発明に係る化合物半導体基板の製造方法は、化合物半
導体をＳｉ基板上にエピタキシャル成長させて化合物半
導体基板を製造する方法において、前記Ｓｉ基板上に予
めメタルマスクを設置しておき、このメタルマスクを介
して前記化合物半導体をエピタキシャル成長させること
を特徴とする。
導体をＳｉ基板上にエピタキシャル成長させて化合物半
導体基板を製造する方法において、前記Ｓｉ基板上に予
めメタルマスクを設置しておき、このメタルマスクを介
して前記化合物半導体をエピタキシャル成長させること
を特徴とする。
本発明の製造方法にあっては、予めＳｉ基板上にメタル
マスクを設置しておく。そしてこのメタルマスクを介し
てＳｉ基板上に化合物半導体をエピタキシャル成長させ
る。そうするとメタルマスクによって、化合物半導体は
選択的にＳｉ基板上にエピタキシャル成長される。この
際、熱応力歪及びウェハの“そり”は小さくなり、結晶
性が良好な化合物半導体層が基板上に形成される。
マスクを設置しておく。そしてこのメタルマスクを介し
てＳｉ基板上に化合物半導体をエピタキシャル成長させ
る。そうするとメタルマスクによって、化合物半導体は
選択的にＳｉ基板上にエピタキシャル成長される。この
際、熱応力歪及びウェハの“そり”は小さくなり、結晶
性が良好な化合物半導体層が基板上に形成される。
本発明の実施例について具体的に説明する。
第１図は本発明の製造方法を説明するための模式的断面
図であり、図中１は、（１００）面から＜０１１＞方向
に１０’以内だけ傾いているＳｉ基板である。該Ｓｉ基
板１上には、ＧａＡｓからなる化合物半導体の層３を選
択成長させるためのＭＯ！！のメタルマスク２が設けら
れている。以下、原料としてＴＭＧ（）リメチルガリウ
ム）及び＾ｓＨ＝ （アルシン）を使用し、ＭＯＣＶＤ
（Ｍｅｔａｌｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ
νａｐｏｕｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いてＳ
ｉ基板１上にＧａＡｓ層３を成長させる場合を例として
、具体的に説明する。
図であり、図中１は、（１００）面から＜０１１＞方向
に１０’以内だけ傾いているＳｉ基板である。該Ｓｉ基
板１上には、ＧａＡｓからなる化合物半導体の層３を選
択成長させるためのＭＯ！！のメタルマスク２が設けら
れている。以下、原料としてＴＭＧ（）リメチルガリウ
ム）及び＾ｓＨ＝ （アルシン）を使用し、ＭＯＣＶＤ
（Ｍｅｔａｌｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ
νａｐｏｕｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いてＳ
ｉ基板１上にＧａＡｓ層３を成長させる場合を例として
、具体的に説明する。
まず、ウェット処理が施され、また予めＭＯ製のメタル
マスク２が設置されたＳｉ基板１を、反応炉内のサセプ
タ上に搬送ｊ７、Ｓｉ基板１の表面の自然酸化膜を除去
するために、１０００℃にて３０分間にわたってＨ２雰
囲気にてＳｉ基板１に対して高温熱処理を施す。
マスク２が設置されたＳｉ基板１を、反応炉内のサセプ
タ上に搬送ｊ７、Ｓｉ基板１の表面の自然酸化膜を除去
するために、１０００℃にて３０分間にわたってＨ２雰
囲気にてＳｉ基板１に対して高温熱処理を施す。
次いで炉内温度を４５０℃まで降下させてＡｓ１ｈ。
ＴＭＧをこの順に炉内に導入して、低温成長にて厚さ２
００Å以下のＧａＡｓ層３ａをＳｉ基板１上にエピタキ
シャル成長させる。このＧａＡｓ層３ａは、ＳｉとＧａ
Ａｓとの格子不整を緩和するための中間層として作用す
る。次に炉内温度をＡ ｓ Ｈ：ｌ雰囲気で７５０℃ま
で上昇させた後ＴＭＧを炉内に導入して、高温成長にて
ＧａＡｓ１５３ｂを厚さ数μｍにわたってＧａＡｓ層３
ａ上にエピタキシャル成長させて、ＧａＡｓ層３を形成
する。ＧａＡｓ層３が成長した後、炉内温度を室温に戻
してＧａＡｓ層３が成長されたＳｉ基板１を炉内から取
り出す。
００Å以下のＧａＡｓ層３ａをＳｉ基板１上にエピタキ
シャル成長させる。このＧａＡｓ層３ａは、ＳｉとＧａ
Ａｓとの格子不整を緩和するための中間層として作用す
る。次に炉内温度をＡ ｓ Ｈ：ｌ雰囲気で７５０℃ま
で上昇させた後ＴＭＧを炉内に導入して、高温成長にて
ＧａＡｓ１５３ｂを厚さ数μｍにわたってＧａＡｓ層３
ａ上にエピタキシャル成長させて、ＧａＡｓ層３を形成
する。ＧａＡｓ層３が成長した後、炉内温度を室温に戻
してＧａＡｓ層３が成長されたＳｉ基板１を炉内から取
り出す。
ＧａＡｓが成長する際にメタルマスク２の開口部のみに
ＧａＡｓが成長するので、成長温度から室温に温度が下
降したときに、熱膨脹係数の差に起因する熱応力歪を緩
和でき、ＧａＡｓの結晶性の劣化及びウェハの“そり”
の発生は極めて少ない。
ＧａＡｓが成長するので、成長温度から室温に温度が下
降したときに、熱膨脹係数の差に起因する熱応力歪を緩
和でき、ＧａＡｓの結晶性の劣化及びウェハの“そり”
の発生は極めて少ない。
なお、メタルマスク２の厚さ、開口部の大きさについて
は、成長させようとするＧａＡｓの領域及びＳｉとＧａ
Ａｓとの間に発生する応力の大きさに応じてこれらの数
値を任意に設定してよい。
は、成長させようとするＧａＡｓの領域及びＳｉとＧａ
Ａｓとの間に発生する応力の大きさに応じてこれらの数
値を任意に設定してよい。
本実施例ではメタルマスクとしてＭｏを使用したが、下
地のＳｉ基板と熱膨張係数が近似した材質のものを使用
してもよく、例えばステンレス鋼、ＡＩ等の加工性に優
れたものを利用してもよい。
地のＳｉ基板と熱膨張係数が近似した材質のものを使用
してもよく、例えばステンレス鋼、ＡＩ等の加工性に優
れたものを利用してもよい。
また本実施例では中間層として低温成長させたＧａＡｓ
層３ａを用いたが、これに限らず超格子等の他の中間層
を用いることとしてもよい。
層３ａを用いたが、これに限らず超格子等の他の中間層
を用いることとしてもよい。
以上詳述した如く本発明の製造方法では、メタルマスク
を介してＳｉ基板上に化合物半導体を選択的にエピタキ
シャル成長させることとしたので、熱応力歪を緩和して
、半導体の結晶性の劣化及びウェハの“そり”の発生を
防止することができる。
を介してＳｉ基板上に化合物半導体を選択的にエピタキ
シャル成長させることとしたので、熱応力歪を緩和して
、半導体の結晶性の劣化及びウェハの“そり”の発生を
防止することができる。
そして本発明では、従来の方法に比して簡単な工程にて
このような優れた特性を有する化合物半導体基板を製造
でき、しかもその製造工程中に従来のようなＳｉ基板へ
のダメージの可能性はない。この結果、安価にて大面積
な光または高速デバイス用の化合物半導体基板を提供で
きる等、本発明は優れた効果を奏する。
このような優れた特性を有する化合物半導体基板を製造
でき、しかもその製造工程中に従来のようなＳｉ基板へ
のダメージの可能性はない。この結果、安価にて大面積
な光または高速デバイス用の化合物半導体基板を提供で
きる等、本発明は優れた効果を奏する。
第１図は本発明に係る化合物半導体基板の製造方法を説
明するための模式的断面図、第２図は従来の化合物半導
体基板の製造方法を説明するための模式的断面図である
。 １・・・Ｓｉ基板 ２・・・メタルマスク ３．３ａ、
３ｂ・・・ＧａＡｓ層
明するための模式的断面図、第２図は従来の化合物半導
体基板の製造方法を説明するための模式的断面図である
。 １・・・Ｓｉ基板 ２・・・メタルマスク ３．３ａ、
３ｂ・・・ＧａＡｓ層
Claims (1)
- 【特許請求の範囲】 １、化合物半導体をＳｉ基板上にエピタキシャル成長さ
せて化合物半導体基板を製造する方法において、 前記Ｓｉ基板上に予めメタルマスクを設置しておき、こ
のメタルマスクを介して前記化合物半導体をエピタキシ
ャル成長させることを特徴とする化合物半導体基板の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4933889A JPH02228027A (ja) | 1989-02-28 | 1989-02-28 | 化合物半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4933889A JPH02228027A (ja) | 1989-02-28 | 1989-02-28 | 化合物半導体基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02228027A true JPH02228027A (ja) | 1990-09-11 |
Family
ID=12828209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4933889A Pending JPH02228027A (ja) | 1989-02-28 | 1989-02-28 | 化合物半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02228027A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007049180A (ja) * | 2006-10-02 | 2007-02-22 | Fuji Electric Holdings Co Ltd | Ｉｉｉ族窒化物半導体の製造方法 |
-
1989
- 1989-02-28 JP JP4933889A patent/JPH02228027A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007049180A (ja) * | 2006-10-02 | 2007-02-22 | Fuji Electric Holdings Co Ltd | Ｉｉｉ族窒化物半導体の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5760426A (en) | Heteroepitaxial semiconductor device including silicon substrate, GaAs layer and GaN layer #13 | |
| US5399522A (en) | Method of growing compound semiconductor | |
| US5019529A (en) | Heteroepitaxial growth method | |
| JP2006523033A (ja) | シリコン上に単結晶ＧａＮを成長させる方法 | |
| US5011550A (en) | Laminated structure of compound semiconductors | |
| US6255004B1 (en) | III-V nitride semiconductor devices and process for the production thereof | |
| KR101021775B1 (ko) | 에피택셜 성장 방법 및 이를 이용한 에피택셜층 적층 구조 | |
| US5016065A (en) | Compound semiconductor substrate with InGaP layer | |
| KR100533636B1 (ko) | 질화물 반도체 제조방법 및 그에 따라 제조된 질화물반도체구조 | |
| JPH03132016A (ja) | 結晶の形成方法 | |
| JPH04198095A (ja) | 化合物半導体薄膜成長方法 | |
| JP3758537B2 (ja) | Ｉｉｉ族窒化物系化合物半導体の製造方法 | |
| JPH02237021A (ja) | 半導体装置の製造方法 | |
| JPS61189621A (ja) | 化合物半導体装置 | |
| JPH0473930A (ja) | ヘテロエピタキシャル成長用基板 | |
| KR101041659B1 (ko) | 산화아연 버퍼층을 이용한 질화갈륨 에피층 제조방법 | |
| JPH02228027A (ja) | 化合物半導体基板の製造方法 | |
| JP3743013B2 (ja) | エピタキシャルウェハの製造方法 | |
| JPH05267175A (ja) | 化合物半導体基板 | |
| JPS61189619A (ja) | 化合物半導体装置 | |
| KR20240060525A (ko) | 산화갈륨 박막 구조물, 이의 제조방법 및 이를 포함하는 포토다이오드 | |
| JPH01184815A (ja) | 半導体ウエハ及びその製造方法 | |
| JPH0513341A (ja) | 化合物半導体基板の製造方法 | |
| JPH0536605A (ja) | 化合物半導体基板の製造方法 | |
| JPS62219614A (ja) | 化合物半導体の成長方法 |