JPH0513341A - 化合物半導体基板の製造方法 - Google Patents
化合物半導体基板の製造方法Info
- Publication number
- JPH0513341A JPH0513341A JP3010461A JP1046191A JPH0513341A JP H0513341 A JPH0513341 A JP H0513341A JP 3010461 A JP3010461 A JP 3010461A JP 1046191 A JP1046191 A JP 1046191A JP H0513341 A JPH0513341 A JP H0513341A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- susceptor
- substrate
- silicon substrate
- crystal property
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
(57)【要約】
【構成】 シリコン単結晶基板上に化合物半導体をエピ
タキシャル成長させる際、熱分布を持たせたサセプタ上
でエピタキシャル成長させる化合物半導体基板の製造方
法。 【効果】 形成された化合物半導体層の膜質にばらつき
が生じることとなり、この結晶性の悪い部分が熱応力に
よる歪及びウェハのそりを緩和することで、シリコン単
結晶基板上に結晶性の良い化合物半導体層をエピタキシ
ャル成長させることができる。従って、結晶性のよい大
面積の光あるいは高速デバイス用化合物半導体基板を、
安価に提供することが可能となる。
タキシャル成長させる際、熱分布を持たせたサセプタ上
でエピタキシャル成長させる化合物半導体基板の製造方
法。 【効果】 形成された化合物半導体層の膜質にばらつき
が生じることとなり、この結晶性の悪い部分が熱応力に
よる歪及びウェハのそりを緩和することで、シリコン単
結晶基板上に結晶性の良い化合物半導体層をエピタキシ
ャル成長させることができる。従って、結晶性のよい大
面積の光あるいは高速デバイス用化合物半導体基板を、
安価に提供することが可能となる。
Description
【０００１】
【産業上の利用分野】本発明は光あるいは高速デバイス
用の化合物半導体基板を製造する分野に適用され、シリ
コン基板上に化合物半導体層をエピタキシャル成長させ
る方法に関する。
用の化合物半導体基板を製造する分野に適用され、シリ
コン基板上に化合物半導体層をエピタキシャル成長させ
る方法に関する。
【０００２】
【従来の技術】GaAs等の化合物半導体は、シリコンでは
実現できない種々の特徴を備えており、光あるいは高速
デバイスに対する需要は大きい。これに対し、GaAsウェ
ハに対する大きな問題点は価格が非常に高いということ
だけでなく、完全結晶の作成が困難で、しかも機械的強
度も小さく、もろいために大面積化が困難であるという
ことである。
実現できない種々の特徴を備えており、光あるいは高速
デバイスに対する需要は大きい。これに対し、GaAsウェ
ハに対する大きな問題点は価格が非常に高いということ
だけでなく、完全結晶の作成が困難で、しかも機械的強
度も小さく、もろいために大面積化が困難であるという
ことである。
【０００３】このような状況下で、シリコン基板上にGa
Asをエピタキシャル成長させる技術が注目されており、
研究開発も活発に行なわれている。ところが、シリコン
とGaAsとは熱膨張係数が大きく異なるために、高温で成
長後、常温まで温度を下げるときに熱応力差により歪が
発生し、結晶性が劣化すると共に、ウェハのそりの原因
となる。
Asをエピタキシャル成長させる技術が注目されており、
研究開発も活発に行なわれている。ところが、シリコン
とGaAsとは熱膨張係数が大きく異なるために、高温で成
長後、常温まで温度を下げるときに熱応力差により歪が
発生し、結晶性が劣化すると共に、ウェハのそりの原因
となる。
【０００４】そこで、この対策としてGaAsをシリコン基
板上の特定の部分にのみ成長させる、いわゆる選択成長
により応力を低下させるという試みがなされている。一
つの例として図２に示したように、 SiN（窒化シリコ
ン）をマスクとした選択成長が検討されている（Henry
P et al., Appl. Phys. Lett. p 215 52(3), 1988)。こ
れは、まず最初にシリコン基板２０上にＣＶＤ装置によ
り SiN層２２を成長させ、リソグラフィーによるパター
ン形成後、ＲＩＥ（Reactive Ion Etching）装置を用い
て、ストライプを形成した後にGaAs層２１を成長させる
ものである。この方法を用いて形成されたGaAs層２１に
おいては残留応力が小さくなり、GaAs層２１中の欠陥及
びGaAs／Siウェハのそりを減少させることができる。
板上の特定の部分にのみ成長させる、いわゆる選択成長
により応力を低下させるという試みがなされている。一
つの例として図２に示したように、 SiN（窒化シリコ
ン）をマスクとした選択成長が検討されている（Henry
P et al., Appl. Phys. Lett. p 215 52(3), 1988)。こ
れは、まず最初にシリコン基板２０上にＣＶＤ装置によ
り SiN層２２を成長させ、リソグラフィーによるパター
ン形成後、ＲＩＥ（Reactive Ion Etching）装置を用い
て、ストライプを形成した後にGaAs層２１を成長させる
ものである。この方法を用いて形成されたGaAs層２１に
おいては残留応力が小さくなり、GaAs層２１中の欠陥及
びGaAs／Siウェハのそりを減少させることができる。
【０００５】
【発明が解決しようとする課題】ところが上記化合物半
導体基板の製造方法においては、シリコン基板２０上に
SiN 層２２のパターンを形成するプロセスが複雑で、し
かもパターン形成時にシリコン基板２０表面にダメージ
が生じるという課題があった。
導体基板の製造方法においては、シリコン基板２０上に
SiN 層２２のパターンを形成するプロセスが複雑で、し
かもパターン形成時にシリコン基板２０表面にダメージ
が生じるという課題があった。
【０００６】本発明はこのような課題に鑑み発明された
ものであって、GaAs層の欠陥及びGaAs／Siウェハのそり
のない、結晶性のよい化合物半導体層を成長させること
が可能でしかもプロセスが簡単でシリコン基板表面にダ
メージを与えない化合物半導体基板の製造方法を提供す
ることを目的としている。
ものであって、GaAs層の欠陥及びGaAs／Siウェハのそり
のない、結晶性のよい化合物半導体層を成長させること
が可能でしかもプロセスが簡単でシリコン基板表面にダ
メージを与えない化合物半導体基板の製造方法を提供す
ることを目的としている。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に本発明に係る化合物半導体基板の製造方法は、シリコ
ン単結晶基板上に化合物半導体をエピタキシャル成長さ
せる化合物半導体基板の製造方法において、熱分布を持
たせたサセプタ上で、エピタキシャル成長させることを
特徴としている。
に本発明に係る化合物半導体基板の製造方法は、シリコ
ン単結晶基板上に化合物半導体をエピタキシャル成長さ
せる化合物半導体基板の製造方法において、熱分布を持
たせたサセプタ上で、エピタキシャル成長させることを
特徴としている。
【０００８】
【作用】上記した方法によれば、シリコン単結晶基板上
に化合物半導体をエピタキシャル成長させる化合物半導
体基板の製造方法において、熱分布を持たせたサセプタ
上でエピタキシャル成長させるので、形成された化合物
半導体層の膜質にばらつきが生じることとなり、この結
晶性の悪い部分が熱応力による歪及びウェハのそりを緩
和することで、シリコン単結晶基板上に結晶性の良い化
合物半導体層が形成される。
に化合物半導体をエピタキシャル成長させる化合物半導
体基板の製造方法において、熱分布を持たせたサセプタ
上でエピタキシャル成長させるので、形成された化合物
半導体層の膜質にばらつきが生じることとなり、この結
晶性の悪い部分が熱応力による歪及びウェハのそりを緩
和することで、シリコン単結晶基板上に結晶性の良い化
合物半導体層が形成される。
【０００９】
【実施例】以下、本発明に係る化合物半導体基板の製造
方法の実施例を説明する。基板として(100) から[011]
方向に10°以内でオフしているシリコン基板を用い、原
料としてＴＭＧ（トリメリルガリウム）及びAsH3（アル
シン）を使用し、ＭＯＣＶＤ（Metal Organic Chemical
Vapor Deposition ；有機金属の熱分解による気相成
長）法によりシリコン基板上にGaAs層を成長させる。
方法の実施例を説明する。基板として(100) から[011]
方向に10°以内でオフしているシリコン基板を用い、原
料としてＴＭＧ（トリメリルガリウム）及びAsH3（アル
シン）を使用し、ＭＯＣＶＤ（Metal Organic Chemical
Vapor Deposition ；有機金属の熱分解による気相成
長）法によりシリコン基板上にGaAs層を成長させる。
【００１０】まず、反応炉内のあらかじめ熱分布を持た
せた、図１に示す平面視格子状の溝１３ａを有するサセ
プタ１３上にウェット処理が完了したシリコン基板１０
を搬送し、１０００℃で３０分間、H2雰囲気で高温熱処
理をほどこす。その後、４５０℃に降温し、AsH3導入
後、引き続いてＴＭＧを導入し、低温成長で２００Å以
下のGaAs層１４を成長させる。その上に、さらに７５０
℃に昇温して、数μｍのGaAs層１４を成長させる。この
際のGaAs層１４の成長条件は、低温成長させた場合のGa
As層１４の成長条件と同様である。
せた、図１に示す平面視格子状の溝１３ａを有するサセ
プタ１３上にウェット処理が完了したシリコン基板１０
を搬送し、１０００℃で３０分間、H2雰囲気で高温熱処
理をほどこす。その後、４５０℃に降温し、AsH3導入
後、引き続いてＴＭＧを導入し、低温成長で２００Å以
下のGaAs層１４を成長させる。その上に、さらに７５０
℃に昇温して、数μｍのGaAs層１４を成長させる。この
際のGaAs層１４の成長条件は、低温成長させた場合のGa
As層１４の成長条件と同様である。
【００１１】GaAs層１４を成長させた後、室温にもど
し、シリコン基板１０を取り出す。シリコン基板１０上
のGaAs層１４の膜質に関し、図１に示したようにサセプ
タ１３との接触性が良いために結晶性の良い部分１１
と、下方に溝１３ａが存在するため接触が悪く反応温度
が低くなった結晶性の悪い部分１２とが生じる。
し、シリコン基板１０を取り出す。シリコン基板１０上
のGaAs層１４の膜質に関し、図１に示したようにサセプ
タ１３との接触性が良いために結晶性の良い部分１１
と、下方に溝１３ａが存在するため接触が悪く反応温度
が低くなった結晶性の悪い部分１２とが生じる。
【００１２】このように、形成されたGaAs層１４の膜質
にばらつきが生じることとなり、結晶性の悪い部分１２
が熱応力による歪及びウェハのそりを緩和することでシ
リコン基板１０上に結晶性の良い化合物半導体層１４を
エピタキシャル成長させることができる。従って、シリ
コン基板１０表面にダメージを与えることなく結晶性の
よい大面積の光あるいは高速デバイス用化合物半導体基
板を、サセプタ１３に溝１３ａを形成するだけの簡単な
工程を追加するだけで安価に製造することが可能とな
る。
にばらつきが生じることとなり、結晶性の悪い部分１２
が熱応力による歪及びウェハのそりを緩和することでシ
リコン基板１０上に結晶性の良い化合物半導体層１４を
エピタキシャル成長させることができる。従って、シリ
コン基板１０表面にダメージを与えることなく結晶性の
よい大面積の光あるいは高速デバイス用化合物半導体基
板を、サセプタ１３に溝１３ａを形成するだけの簡単な
工程を追加するだけで安価に製造することが可能とな
る。
【００１３】なお本実施例においては、サセプタ１３に
熱分布を持たせるために、平面視格子状の溝１３ａを設
けたが、この溝１３ａの形状は所望の熱分布を生じるよ
うに種々に変形させることができる。
熱分布を持たせるために、平面視格子状の溝１３ａを設
けたが、この溝１３ａの形状は所望の熱分布を生じるよ
うに種々に変形させることができる。
【００１４】また、中間層として低温成長GaAs層１４を
用いたが、超格子層等の他の中間層を形成した場合も同
様の効果を得ることができる。
用いたが、超格子層等の他の中間層を形成した場合も同
様の効果を得ることができる。
【００１５】
【発明の効果】以上詳述したように本発明に係る化合物
半導体基板の製造方法にあっては、シリコン単結晶基板
上に化合物半導体をエピタキシャル成長させる化合物半
導体基板の製造方法において、熱分布を持たせたサセプ
タ上でエピタキシャル成長させるので、形成された化合
物半導体層の膜質にばらつきが生じることとなり、この
結晶性の悪い部分が熱応力による歪及びウェハのそりを
緩和することで、シリコン単結晶基板上に結晶性の良い
化合物半導体層をエピタキシャル成長させることができ
る。従って、結晶性のよい大面積の光あるいは高速デバ
イス用化合物半導体基板を、安価に製造することが可能
となる。
半導体基板の製造方法にあっては、シリコン単結晶基板
上に化合物半導体をエピタキシャル成長させる化合物半
導体基板の製造方法において、熱分布を持たせたサセプ
タ上でエピタキシャル成長させるので、形成された化合
物半導体層の膜質にばらつきが生じることとなり、この
結晶性の悪い部分が熱応力による歪及びウェハのそりを
緩和することで、シリコン単結晶基板上に結晶性の良い
化合物半導体層をエピタキシャル成長させることができ
る。従って、結晶性のよい大面積の光あるいは高速デバ
イス用化合物半導体基板を、安価に製造することが可能
となる。
【図１】本発明に係る化合物半導体基板の製造方法を実
施するためのサセプタ及び化合物半導体基板の断面図で
ある。
施するためのサセプタ及び化合物半導体基板の断面図で
ある。
【図２】従来の方法によりシリコン基板上にGaAs層を形
成した時の化合物半導体基体の断面図である。
成した時の化合物半導体基体の断面図である。
１０ シリコン基板（シリコン単結晶基板） １３ サセプタ １４ GaAs層（化合物半導体層）
Claims (1)
- 【特許請求の範囲】 【請求項１】 シリコン単結晶基板上に化合物半導体を
エピタキシャル成長させる化合物半導体基板の製造方法
において、熱分布を持たせたサセプタ上で、エピタキシ
ャル成長させることを特徴とする化合物半導体基板の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3010461A JPH0513341A (ja) | 1991-01-31 | 1991-01-31 | 化合物半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3010461A JPH0513341A (ja) | 1991-01-31 | 1991-01-31 | 化合物半導体基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0513341A true JPH0513341A (ja) | 1993-01-22 |
Family
ID=11750777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3010461A Pending JPH0513341A (ja) | 1991-01-31 | 1991-01-31 | 化合物半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0513341A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02102368U (ja) * | 1989-02-03 | 1990-08-15 |
-
1991
- 1991-01-31 JP JP3010461A patent/JPH0513341A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02102368U (ja) * | 1989-02-03 | 1990-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5760426A (en) | Heteroepitaxial semiconductor device including silicon substrate, GaAs layer and GaN layer #13 | |
| JP2704181B2 (ja) | 化合物半導体単結晶薄膜の成長方法 | |
| JP2006523033A (ja) | シリコン上に単結晶ＧａＮを成長させる方法 | |
| JP2009102218A (ja) | 化合物半導体基板の製造方法 | |
| KR20010006551A (ko) | 실리콘 카바이드 기판의 표면 재생 방법 | |
| US6255004B1 (en) | III-V nitride semiconductor devices and process for the production thereof | |
| TWI388000B (zh) | 磊晶生長方法及使用該方法所形成之磊晶層結構 | |
| TWI725418B (zh) | 磊晶於異質基板之結構及其製備方法 | |
| JPH0463039B2 (ja) | ||
| KR100450781B1 (ko) | Gan단결정제조방법 | |
| KR100243623B1 (ko) | 에피택셜 웨이퍼 및 이의 제조방법 | |
| CN111739790B (zh) | 一种氮化镓薄膜的外延结构及制备方法 | |
| KR101041659B1 (ko) | 산화아연 버퍼층을 이용한 질화갈륨 에피층 제조방법 | |
| KR20180070781A (ko) | 질화물 반도체 기판의 형성 방법 및 반도체 소자의 제조 방법 | |
| JPH0513341A (ja) | 化合物半導体基板の製造方法 | |
| JP3743013B2 (ja) | エピタキシャルウェハの製造方法 | |
| KR100461505B1 (ko) | 질화물 반도체 기판의 제조 방법 | |
| JP2000164514A (ja) | 化合物半導体基板の製造方法 | |
| KR20000066758A (ko) | 질화갈륨 반도체 레이저 기판의 제조방법 | |
| JP2001288000A (ja) | 半導体薄膜結晶の製造方法 | |
| TWI752256B (zh) | 基底及其製備方法 | |
| CN114990692B (zh) | 一种纳米图案化硅衬底、半导体薄膜及其制备方法 | |
| JP3107646U (ja) | 化合物半導体エピタキシャルウエハ | |
| JPH0536605A (ja) | 化合物半導体基板の製造方法 | |
| JPH0760790B2 (ja) | 化合物半導体基板 |