TWI388000B - 磊晶生長方法及使用該方法所形成之磊晶層結構 - Google Patents

磊晶生長方法及使用該方法所形成之磊晶層結構 Download PDF

Info

Publication number
TWI388000B
TWI388000B TW098105304A TW98105304A TWI388000B TW I388000 B TWI388000 B TW I388000B TW 098105304 A TW098105304 A TW 098105304A TW 98105304 A TW98105304 A TW 98105304A TW I388000 B TWI388000 B TW I388000B
Authority
TW
Taiwan
Prior art keywords
epitaxial layer
substrate
epitaxial
single crystal
metal quantum
Prior art date
Application number
TW098105304A
Other languages
English (en)
Other versions
TW201029048A (en
Inventor
Jae-Eung Oh
Original Assignee
Iucf Hyu
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Iucf Hyu filed Critical Iucf Hyu
Publication of TW201029048A publication Critical patent/TW201029048A/zh
Application granted granted Critical
Publication of TWI388000B publication Critical patent/TWI388000B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122—Single quantum well structures
    • H01L29/127—Quantum box structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Description

磊晶生長方法及使用該方法所形成之磊晶層結構
本發明係關於磊晶生長之方法以及使用該方法形成之磊晶層結構。特別地，本發明係關於來保持穩定的光學和電氣特性之磊晶生長方法，其係藉由當第二磊晶層生長在具有缺陷形成其中之第一磊晶層上時將第二磊晶層中產生的缺陷減到最小，以及使用該方法形成之之磊晶層結構。
磊晶生長係指一種在單晶基材上形成新單晶層的製程。藉由磊晶生長形成的新單晶層稱為磊晶層。在磊晶生長中，單晶基材與磊晶層可以由相同的材料(同質磊晶)或不同的材料(異質磊晶)來形成。在此兩狀況中，單晶基材的晶格常數必須相同於或類似於磊晶層。
當具有晶格常數不同於單晶基材的材料生長成為磊晶層而具有臨界厚度或更厚時，相應的磊晶層中無法避免缺陷(例如差排(dislocation)或微雙晶(micro-twin))的產生。該些在磊晶層中的缺陷被傳送到形成在磊晶層上的薄膜，因而惡化了整個元件的光學和電氣性質。當單晶基材的晶格常數與磊晶層的晶格常數相同時，隨後的磊晶生長也會被單晶基材的內表面影響，並且因此在隨後的磊晶生長中導致一缺陷。
因此，已經進行研究以為了去除在磊晶層中產生的缺陷或將缺陷密度減到最小。代表性方法係如下：一種避免缺陷被傳送到一後續層的方法，其係藉由將不同的半導體層予以壓合來改變缺陷的傳送方向(見第1圖)；一種避免缺陷被傳送的方法，其係藉由在低溫下插置一磊晶層(見第2圖)；一種避免缺陷部分地被傳送的懸垂磊晶(Pendeo epitaxy)或磊晶橫向過生長(epitaxial lateral overgrowth)方法，其係使用金屬或其他材料且利用生長層的橫向生長來形成一高品質磊晶層(見第3圖)；以及一種避免缺陷被傳送的方法，其係藉由插置一材料層於基材與磊晶層之間，該材料層具有類似於磊晶層的晶體結構和晶格常數(見第4圖)。
將詳細描述根據相關技藝之避免缺陷傳送的方法。首先，使用一超晶格層102來降低缺陷密度的方法(如第1圖所示)係一種藉由施加應變或藉由改變材料組成來降低差排之步格向量(Burgers vector)的方法。使用此方法形成之磊晶層結構包含一基材101、一超晶格層102、晶格缺陷103、一具有少晶格缺陷之磊晶層104、以及一具有高晶格缺陷密度之磊晶層105。只要晶格缺陷103密度非常低的，則已知此方法是有效而能達到某程度。然而，若晶格缺陷103密度是高的，或若晶格缺陷103程度是大的，則已知此方法的效果和再現性是差的。使用超晶格層來避免缺陷傳送的方法已描述在Erickson人之J.Appl.Phys.60,1640(1986)、Russell等人之Appl. Phys.Lett.49,942(1986)、Umeno等人之Mat.Res.Soc.Symp.Proc.,Vol.67,15(1986)等等中。
其次，使用一低溫緩衝層202來減少晶格缺陷的方法(如第2圖所示)係一種藉由在低溫下插置一薄緩衝層202於基材201與磊晶層203之間來避免差排傳送的方法。雖然尚未闡明清楚的機制，已知一高品質磊晶層203係經由一些材料的結合來形成。再者，已知一種具有多晶形狀的晶種層類型係經由低溫生長來形成，以及一單晶層接著形成在該晶種層上。又，已知當一低溫GaN或AlN晶種層形成在藍寶石(Al2 O3 )上且一磊晶層203接著形成在該晶種層上時，或當InSb形成在GaAs基材上時，則此方法是有效的。此方法已經揭示於美國專利US 5,290,393(標題為“Crystal growth method for gallium nitride-based compound semiconductor”)等等中。
另外，示於第3圖的懸垂磊晶(Pendeo epitaxy)或磊晶橫向過生長(epitaxial lateral overgrowth；ELOG)方法是一種減少GaN發光元件或類似物中晶格缺陷的方法。使用此方法形成之磊晶層結構包含一基材301、一具有高晶格缺陷密度之磊晶層302、一阻隔層303、一磊晶層304、以及一橫向生長之磊晶層305。在此方法中，使用SiN、金屬等等來避免晶格缺陷的傳送，並且致使一磊晶層在除了垂直基材301之方向以外之方向的生長，藉此將晶格缺陷減到最小。然而，需要一額外的多步驟製程，並且製造一具有均勻特性的元件是困難的，這是因為元 件被分隔成不含缺陷的部分與含缺陷的部分。該懸垂磊晶方法已經揭示於美國專利US 6,265,289(標題為“Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches,and gallium nitride semiconductor structure fabricated thereby”)、Lei等人之Appl.Phys.Lett.59(8),944(1991)等等中。
最後，使用晶格常數類似於磊晶層403之一緩衝層402來避免晶格缺陷的方法(如第4圖所示)係一種在不含缺陷之矽單晶基材401上生長GaAs或InP磊晶層403的方法，其已由Motorola,Inc.等等所研發。在此方法中，晶體結構和晶格常數類似於磊晶層403之一緩衝層402形成在基材401上，以及該磊晶層403接著形成在該緩衝層402上，藉此避免晶格缺陷。在Si上GaAs的情況中，Motorolla等等已經報導了非常良好的結果。然而，當基材401直徑是大的時，由於各層間熱膨脹係數的差異，磊晶層403中會形成裂縫。因此，可靠度和再現性是差的。再者，使用一獨立的沉積設備來形成緩衝層402，因而降低了效率。使用緩衝層來避免晶格缺陷的方法已經揭示於Ishiwara等人之Jpn.J.Appl.Phys.25,L139(1986)、Ishiwara等人之Jpn.J.Appl.Phys.22,1476(1983)、美國專利公開案號US 2002/0030246(標題為“Structure and method for fabricating semiconductor structures and devices not lattice matched to the substrate”)等等中
如前所述，在根據相關技藝之避免晶格缺陷傳送的方法中，藉由形成一個別的薄膜(例如超晶格層或緩衝層)或藉由使用一獨立的沉積設備來將磊晶層中的缺陷減到最小。因此，處理是複雜的，並且處理效率是差的。
同時，本案申請人已經在韓國專利第833897號中揭示一種方法，其在第一磊晶層上形成多個量子點(quantum dot)，以及缺陷由該些量子點來修復。但是，需要相應的方式來增加缺陷修復效率。
本發明提供一種磊晶生長方法，其係藉由當第二磊晶層生長在具有缺陷形成其中之第一磊晶層上時將第二磊晶層中產生的缺陷減到最小來保持穩定的光學和電氣特性，以及一種使用該方法形成之磊晶層結構。
在一態樣中，提供一種用於磊晶生長之方法，該方法包含：製備一第一磊晶層，該第一磊晶層具有一缺陷形成於其中；形成一金屬量子點在該第一磊晶層上；使該金屬量子點因表面能量差異而移動到該第一磊晶層之一臺階上；將該金屬量子點轉換成一金屬量子點半導體晶體，該金屬量子點半導體晶體之晶格常數係相應於該第一磊晶層之晶格常數；及生長一第二磊晶層在該第一磊晶層上。
在第四操作步驟中，藉由使該金屬量子點與該第一磊晶層反應或藉由使該金屬量子點與一反應物反應，以將該金屬量子點轉換成該金屬量子點半導體晶體。該反應物可以是構成該第一磊晶層之材料的V或VI族陰離子。該第二磊晶層之晶格常數可以相應於該第一磊晶層之晶格常數。該第一和第二磊晶層之間晶格常數的不適配度可以位在10%內。
該第一磊晶層可以是一基材，並且該基材可以是矽單晶基材、矽多晶基材、鍺單晶基材、GaAs單晶基材、InAs單晶基材、GaN單晶基材以及藍寶石單晶基材中任一者。該第一和第二磊晶層可以由二元化合物半導體(包括GaAs、AlAs、InAs、GaSb、AlSb、InSb、GaN、AlN、InN、GaP、AlP、InP、ZnO與MgO中任一者)、三元化合物半導體或四元化合物半導體來製成，或者該第一和第二磊晶層可以形成為至少兩個三元或四元化合物半導體堆疊一起的結構。
在另一態樣中，提供一種磊晶層結構，該磊晶層結構包含：一第一磊晶層，具有一缺陷形成於其中；一金屬量子點半導體晶體，位在該第一磊晶層之一臺階上，該金屬量子點半導體晶體之晶格常數係相應於該第一磊晶層之晶格常數；及一第二磊晶層，形成在該第一磊晶層上，該第二磊晶層之晶格常數係相應於該第一磊晶層之晶格常數。
現將參照附圖來更詳細敘述示範性實施例，其中附圖係顯示該些示範性實施例。然而，此揭示能夠以許多不同的形式來呈現，並且不應被解讀成限制在本文提供的該些示範性實施例中。又，這些示範性實施例係被提供而使得此揭示是完整且完全的，並且可使熟習此技術領域之人士瞭解此揭示的範疇。在此節中，可以省略公知的特徵和技術的細節，以避免所提供實施例不必要地被模糊化。
本文使用的術語僅為了描述特定實施例，並且不會限制住此揭示。如同在此所使用者，「一」、「一個」和「該」係意圖包括複數形式，除非本文有清楚地指出除外。再者，使用術語「一」、「一個」並非表示數量的限制，而係表示至少一個此物件的存在。可進一步瞭解的是，本文中使用術語「包含」與/或「至少包含」或「包括」與/或「包括有」係表示所敘述之特徵、區域、整數、步驟、操作、構件與/或部件的存在，但並不排除額外之一或多個其他特徵、區域、整數、步驟、操作、構件、部件與/或其群組的存在。
除非有定義，所有本文中使用的術語(包括技術和科學術語)具有與熟習此技術領域之人士所共同瞭解的相同意義。可進一步瞭解的是，術語(例如在共同使用的字典中所定義者)應被解讀成具有與相關技藝和本文中上下文的意義一致的意義，並且將不會以理想化或過度正式的方式來解讀，除非本文有詳細地定義。
在圖式中，相同的元件符號代表相同的元件。圖式的形狀、尺寸和區域可以誇張化以為了清晰性。
本文揭示的磊晶生長方法的整個製程是在具有缺陷形成其中的一第一磊晶層上生長一第二磊晶層，其可以將傳送到第二磊晶層的缺陷減到最小。缺陷傳送是藉由形成在第一磊晶層上的金屬量子點半導體晶體來避免。一量子點形成材料與第一磊晶層係彼此充分地晶格匹配。在此，第一磊晶層可以是一基材。
第一磊晶層中的缺陷係諸如差排(dislocation)或微雙晶(micro-twin)的晶格缺陷。為了去除晶格缺陷或將其減到最小，多個金屬量子點形成在第一磊晶層上，以及一相應的量子點移動到形成在第一磊晶層中的一缺陷上。接著，藉由使金屬量子點與該第一磊晶層或一反應物反應以形成金屬量子點半導體晶體，因此修復了該缺陷。故，可以避免形成在第一磊晶層上之缺陷的傳送。
以下，將參照附圖來詳細描述根據一實施例的磊晶生長方法。
第5圖為示出根據一實施例之磊晶生長方法的流程圖。第6圖為依序示出根據該實施例之磊晶生長方法的截面圖。
如第5圖和第6(a)圖所示，首先製備具有缺陷形成其中的一第一磊晶層602(S501)。第一磊晶層602可以形成在一基材601上，或第一磊晶層602本身可以是一基材。以下，將描述第一磊晶層602第一磊晶層602的實例。第一磊晶層602可以由二元化合物半導體(包括GaAs、AlAs、InAs、GaSb、AlSb、InSb、GaN、AlN、InN、GaP、AlP、InP、ZnO與MgO中任一者)、三元化合物半導體或四元化合物半導體來製成。替代地，第一磊晶層602可以形成為至少兩個三元或四元化合物半導體堆疊一起的結構。
基材601與第一磊晶層602的晶格常數係彼此不同。所以，當第一磊晶層602生長達一臨界厚度或更厚時，諸如差排或微雙晶的缺陷603產生在第一磊晶層602中。例如，若具有不同晶格常數的一第一單晶層生長在平面方位(011)的基材上，一缺陷係如第8圖所示在不同於基材晶體方向(即微雙晶)的{111}方向生長。第8圖的上半部為穿透式電子顯微鏡(TEM)照片，其顯示形成在基材上之一單晶層的微雙晶；而第8圖的下半部為從TEM照片延伸的示意圖，其顯示原子配置。參照第9a圖的原子力顯微鏡(AFM)照片，可以獲得缺陷的區域，並且可以瞭解電子遷移率係下降(如第9b圖所示)。隨著第一磊晶層602的生長厚度增加，增大了一表面臺階。故，建議第一磊晶層602生長到厚度為100μm或更薄，並且第一磊晶層602的生長溫度可以設定為200-1200℃。
同時，若在產生如第8圖所示缺陷(例如微雙晶)的狀態下，使用晶格常數類似於第一單晶層的材料使一第一磊晶層生長在該第一單晶層上，則第二單晶層1002不會生長在第一單晶層1001中形成有缺陷1003處的表面部分上(如第10a圖和第10b圖所示)，即使第一和第二單晶層1001、1002的晶格常數是彼此類似的。這是因為具有缺陷1003形成其中的第一單晶層1001的晶格常數係不同於正常生長的第一單晶層1001的晶格常數。所以，為了避免第一單晶層1001中缺陷1003被傳送到第二單晶層1002，需要使第一單晶層1001之整個表面的晶格常數均勻地維持。
本發明提供了一種方法，其中多個金屬量子點形成在第一磊晶層602上，因此形成在基材601上之第一磊晶層602的整個表面的晶格常數均勻地維持、該些金屬量子點604各自移動到存在缺陷603處的部分上、並且接著藉由使該些金屬量子點604與一反應物或與該第一磊晶層反應來形成具有晶體結構類似於第一磊晶層602之金屬量子點半導體晶體以修復相應的缺陷603，藉此使第一磊晶層602之整個表面具有均勻的晶格常數。
更詳細地說，多個金屬量子點604是先形成在第一磊晶層602上(S502)(見第6(c)圖)。作為金屬量子點604的材料可具有比第一磊晶層602之晶格常數更大的晶格常數。該些金屬量子點604可以透過真空蒸發或化學氣相沉積(CVD)來形成。在此時，所形成的該些金屬量子點604經由自我組合被配置在第一磊晶層602上。該些金屬量子點604可以具有約0.1nm至約10μm的尺寸。
當第一磊晶層602是由矽(Si)製成時，作為金屬量子點604的材料可以是能參與矽化反應的金屬。當第一磊晶層602是由化合物半導體製成時，構成第一磊晶層602之材料的II或III族陽離子可以作為金屬量子點604。
第一磊晶層602對應於存在缺陷603部分的表面(以下稱為臺階610)係具有比正常生長之第一磊晶層602之表面能量更低的表面能量。故，形成在第一磊晶層602上之金屬量子點604可移動到臺階610上，其中該臺階610具有相當低的表面能量(S503)(見第7圖)。故，第一磊晶層602中的缺陷得以主要地被修復。
在金屬量子點604移動到臺階610上的狀態下，金屬量子點604會被轉換成金屬量子點半導體晶體605(S504)(見第6(d)圖)。詳細地說，金屬量子點半導體晶體605可以藉由供應一反應物(例如構成第一磊晶層602之材料的V或VI族陰離子)且接著使金屬量子點604與該反應物反應來形成。替代地，金屬量子點半導體晶體605可以藉由透過熱處理使金屬量子點604與第一磊晶層604反應來形成。產生的金屬量子點半導體晶體605具有類似於第一磊晶層602之晶體結構的晶體結構(即其晶格常數或晶格結構類似於第一磊晶層602之晶格常數或晶格結構)，並且第一磊晶層602上的缺陷會被修復。故，第一磊晶層602之整個表面具有均勻的晶格常數。
如前所述，在磊晶生長方法中，一第一磊晶層生長在一基材上，並且多個量子點和金屬量子點半導體晶體形成在該第一磊晶層上。但是，當缺陷存在於基材中時(即當基材是多晶基材時)，該些量子點和金屬量子點半導體晶體可以依序地形成在該多晶基材上。
同時，在第一磊晶層602中的缺陷是藉由金屬量子點半導體晶體605來修復的狀態下(即在第一磊晶層602的整個表面具有均勻的晶格常數的狀態下)，具有晶格常數等於或類似於第一磊晶層602之一第二磊晶層606係生長在第一磊晶層602上(S505)(見第6(e)圖)。在此時，藉由座落在臺階610上之金屬量子點604，可以避免第一磊晶層602中之缺陷的傳送。故，第二磊晶層606係在缺陷減到最小的狀態下磊晶地生長。供參考，第二磊晶層606可以由二元化合物半導體(包括GaAs、AlAs、InAs、GaSb、AlSb、InSb、GaN、AlN、InN、GaP、AlP、InP、ZnO與MgO中任一者)、三元化合物半導體或四元化合物半導體來製成。替代地，第一磊晶層602可以形成為至少兩個三元或四元化合物半導體堆疊一起的結構。第一和第二磊晶層602與606可以由不同的材料製成。在此狀況中，為了將第二磊晶層606中的缺陷減到最小，第一和第二磊晶層602與606之間晶格常數的不適配度可以限制在10%內。
可以重複地執行一系列的單元製程，包括生長第一磊晶層、形成金屬量子點、形成金屬量子點半導體晶體和生長第二磊晶層，以將第一和第二磊晶層中之缺陷的濃度減到最小。
如前所述，可以將根據實施例所製造之多個磊晶層的堆疊結構應用到半導體元件。可以將這樣的半導體元件應用到電路、系統等等。再者，前述多個磊晶層之堆疊結構可以形成在基材的下表面以及基材的上表面。可以將這樣的堆疊結構應用到半導體元件、電路和系統。
本文揭示之一種磊晶生長方法以及使用該方法形成的一磊晶層結構係提供下述優點。
各自形成在基材或磊晶層之缺陷上的金屬量子點半導體晶體具有對應於該基材或該磊晶層之晶體結構的晶體結構，藉此避免該基材或該磊晶層上之缺陷被傳送到經由後續製程生長的一磊晶層。
儘管已經顯示且描述示範性實施例，在不脫離本發明的精神和範疇下，熟習此技藝之人士可瞭解進行各種的形式和細節變化，本發明的範圍是由隨附申請專利範圍來界定。
此外，在不脫離本發明的基本範疇下，可以進行許多變更以適用於特定情況或本文教示的材料。因此，本發明不被限制在所揭示作為最佳模式以實施本發明的特定示範性實施例，而是本發明可以包括落入隨附申請專利範圍之範疇內的所有實施例。
S501-S505．．．步驟
601．．．基材
602．．．第一磊晶層
603．．．缺陷
604．．．金屬量子點
605．．．金屬量子點半導體晶體
606．．．第二磊晶層
610．．．臺階
藉由參照附圖，由前述說明可以更加明瞭所揭示之示範性實施例的上述和其他態樣、特徵與優點，其中：
第1-4圖為根據相關技藝之避免缺陷傳送之方法的示意圖；
第5圖為示出根據一實施例之磊晶生長方法的流程圖；
第6圖為依序示出根據實施例之磊晶生長方法的截面圖；
第7圖為根據實施例之一量子點藉由表面能量而移動到一臺階的示意圖；
第8圖顯示一穿透式電子顯微鏡(TEM)照片和一原子配置，其顯示生長在基材上之一單晶層中的一缺陷，其中該基材之晶格常數不同於該單晶層之晶格常數；
第9a圖為一原子力顯微鏡(AFM)照片，其顯示生長在基材上之一單晶層中的一缺陷，其中該基材之晶格常數不同於該單晶層之晶格常數；
第9b圖為顯示電子遷移率特性依附缺陷面積的圖表；
第10a圖為顯示一結構之截面的TEM照片，其中一第二單晶層生長在一第一單晶層上，該第一單晶層中的缺陷沒有被修復；
第10b圖為一示意圖，其顯示藉由第一單晶層中缺陷而部分生長的第二單晶層。
S501-S505．．．步驟

Claims (9)

  1. 一種用於磊晶生長之方法，該方法包含下列步驟：製備一第一磊晶層，該第一磊晶層具有一缺陷形成於其中；形成一金屬量子點在該第一磊晶層上；使該金屬量子點因表面能量差異而移動到該第一磊晶層之一臺階上；供應一反應物以容許該金屬量子點與該反應物反應，而將該金屬量子點轉換成一金屬量子點半導體晶體，該金屬量子點半導體晶體之晶格常數係相應於該第一磊晶層之晶格常數；及生長一第二磊晶層在該第一磊晶層上。
  2. 如申請專利範圍第1項所述之方法，其中該反應物是構成該第一磊晶層之材料的V或VI族陰離子。
  3. 如申請專利範圍第2項所述之方法，其中該第二磊晶層之晶格常數係相應於該第一磊晶層之晶格常數。
  4. 如申請專利範圍第1項所述之方法，其中該第一和第二磊晶層之間晶格常數的不適配度位在10%內。
  5. 如申請專利範圍第1項所述之方法，其中該金屬量子 點之尺寸係介於0.1 nm至10 μm。
  6. 如申請專利範圍第1項所述之方法，其中第二至第四操作步驟係重複數次。
  7. 如申請專利範圍第1項所述之方法，其中該第一磊晶層是一基材，並且該基材是矽單晶基材、矽多晶基材、鍺單晶基材、GaAs單晶基材、InAs單晶基材、GaN單晶基材以及藍寶石單晶基材中任一者。
  8. 如申請專利範圍第1項所述之方法，其中該第一磊晶層是由二元化合物半導體(包括GaAs、AlAs、InAs、GaSb、AlSb、InSb、GaN、AlN、InN、GaP、AlP、InP、ZnO與MgO中任一者)、三元化合物半導體或四元化合物半導體來製成，或者該第一磊晶層形成為至少兩個三元或四元化合物半導體堆疊一起的結構。
  9. 如申請專利範圍第1項所述之方法，其中該第二磊晶層是由二元化合物半導體(包括GaAs、AlAs、InAs、GaSb、AlSb、InSb、GaN、AlN、InN、GaP、AlP、InP、ZnO與MgO中任一者)、三元化合物半導體或四元化合物半導體來製成，或者該第二磊晶層形成為至少兩個三元或四元化合物半導體堆疊一起的結構。
TW098105304A 2009-01-29 2009-02-19 磊晶生長方法及使用該方法所形成之磊晶層結構 TWI388000B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090007042A KR101021775B1 (ko) 2009-01-29 2009-01-29 에피택셜 성장 방법 및 이를 이용한 에피택셜층 적층 구조

Publications (2)

Publication Number Publication Date
TW201029048A TW201029048A (en) 2010-08-01
TWI388000B true TWI388000B (zh) 2013-03-01

Family

ID=42353429

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098105304A TWI388000B (zh) 2009-01-29 2009-02-19 磊晶生長方法及使用該方法所形成之磊晶層結構

Country Status (3)

Country Link
US (1) US8168517B2 (zh)
KR (1) KR101021775B1 (zh)
TW (1) TWI388000B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101471425B1 (ko) * 2013-05-14 2014-12-11 한국산업기술대학교산학협력단 양자섬을 삽입한 고품질 반도체 소자용 기판의 제조 방법
CN103794472A (zh) * 2014-01-20 2014-05-14 中国科学院上海微系统与信息技术研究所 一种半导体材料过滤位错的方法
US9496257B2 (en) 2014-06-30 2016-11-15 International Business Machines Corporation Removal of semiconductor growth defects
CN105720136B (zh) * 2014-12-02 2019-04-05 无锡极目科技有限公司 在复合玻璃基板上制造视频显示板用多色led的方法
CN108682739A (zh) * 2018-05-03 2018-10-19 五邑大学 一种金属量子点增强ZnO阻变存贮器及其制备方法
US12046471B1 (en) 2018-06-06 2024-07-23 United States Of America As Represented By The Secretary Of The Air Force Optimized thick heteroepitaxial growth of semiconductors with in-situ substrate pretreatment
CN110660871A (zh) * 2019-09-23 2020-01-07 华南理工大学 一种InAs量子点的远程外延结构及制备与应用

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5290393A (en) 1991-01-31 1994-03-01 Nichia Kagaku Kogyo K.K. Crystal growth method for gallium nitride-based compound semiconductor
US6265289B1 (en) 1998-06-10 2001-07-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby
JP3550070B2 (ja) * 1999-03-23 2004-08-04 三菱電線工業株式会社 ＧａＮ系化合物半導体結晶、その成長方法及び半導体基材
US20020030246A1 (en) 2000-06-28 2002-03-14 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices not lattice matched to the substrate
TW486829B (en) 2000-11-16 2002-05-11 United Epitaxy Co Ltd Epitaxial growth of nitride semiconductor
SG98018A1 (en) * 2000-12-08 2003-08-20 Inst Materials Research & Eng A method of fabricating a semiconductor structure having quantum wires and a semiconductor device including such structure
CN1894799A (zh) * 2003-09-05 2007-01-10 点度量技术有限公司 具有纳米级外延过生长的量子点光电器件以及制造方法
US7432175B2 (en) * 2005-01-07 2008-10-07 Huffaker Diana L Quantum dots nucleation layer of lattice mismatched epitaxy
KR100833897B1 (ko) 2007-05-21 2008-06-02 한양대학교 산학협력단 에피택셜 성장 방법

Also Published As

Publication number Publication date
TW201029048A (en) 2010-08-01
US8168517B2 (en) 2012-05-01
KR101021775B1 (ko) 2011-03-15
US20100187499A1 (en) 2010-07-29
KR20100087956A (ko) 2010-08-06

Similar Documents

Publication Publication Date Title
TWI388000B (zh) 磊晶生長方法及使用該方法所形成之磊晶層結構
JP5244487B2 (ja) 窒化ガリウム成長用基板及び窒化ガリウム基板の製造方法
CN109585269B (zh) 一种利用二维晶体过渡层制备半导体单晶衬底的方法
US20130207161A1 (en) Semiconductor device and method for forming the same
US8119499B2 (en) Semiconductor substrate fabrication by etching of a peeling layer
US20100035416A1 (en) Forming III-Nitride Semiconductor Wafers Using Nano-Structures
JP2009102218A (ja) 化合物半導体基板の製造方法
JP4449357B2 (ja) 電界効果トランジスタ用エピタキシャルウェハの製造方法
EP0367292B1 (en) Compound semiconductor substrate
CN116590795A (zh) 一种利用陶瓷衬底生长单晶GaN自支撑衬底的方法
KR100833897B1 (ko) 에피택셜 성장 방법
JP2000150388A (ja) Ｉｉｉ族窒化物半導体薄膜およびその製造方法
CN115440573A (zh) 单晶SiC/Si晶圆基底、异质结构及其制备方法
TW202028549A (zh) 單晶三族氮化物的形成方法
US11923195B2 (en) Single crystal semiconductor structure and method of manufacturing the same
KR101445673B1 (ko) 반도체 결정 성장 장치 및 방법
JP2005136200A (ja) 窒化物半導体結晶層の作製方法、窒化物半導体結晶層、及び窒化物半導体結晶層作製用の基材
WO2009145370A1 (en) Method for epitaxial growth
CN116798856B (zh) SiC基GaN外延结构的制备方法及结构、HBT的制备方法及HBT
CN111052306B (zh) 衬底及其制备方法
CN113539786A (zh) 硅基氮化镓外延结构及其制备方法
CN118435320A (zh) 半导体基板的制造方法、半导体基板、及半导体基板的制造装置
KR100839224B1 (ko) ＧａＮ 후막의 제조방법
CN115763251A (zh) 基于Si衬底的GaN异质外延结构及制备方法
JPH0620968A (ja) 元素半導体基板上の金属膜／化合物半導体積層構造およびその製造方法