JP5192785B2 - 窒化物半導体装置の製造方法 - Google Patents

窒化物半導体装置の製造方法 Download PDF

Info

Publication number
JP5192785B2
JP5192785B2 JP2007301224A JP2007301224A JP5192785B2 JP 5192785 B2 JP5192785 B2 JP 5192785B2 JP 2007301224 A JP2007301224 A JP 2007301224A JP 2007301224 A JP2007301224 A JP 2007301224A JP 5192785 B2 JP5192785 B2 JP 5192785B2
Authority
JP
Japan
Prior art keywords
nitride
semiconductor layer
silicon substrate
layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007301224A
Other languages
English (en)
Other versions
JP2009130010A (ja
Inventor
忠義 出口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2007301224A priority Critical patent/JP5192785B2/ja
Publication of JP2009130010A publication Critical patent/JP2009130010A/ja
Application granted granted Critical
Publication of JP5192785B2 publication Critical patent/JP5192785B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)

Description

本発明は、窒化物半導体装置の製造方法に関し、特に大口径のシリコン基板上に窒化物半導体装置を形成する製造方法に関する。
窒化物半導体は、絶縁破壊電界が高く、飽和電子速度が大きいことから、耐高温、高出力、高周波用の電子デバイスの材料として有望である。窒化物半導体を用いて電子デバイスを形成するためには、基板上に窒化物半導体層を形成し、この窒化物半導体層に電子デバイスを形成する必要がある。
しかしながら、窒化物半導体と完全に格子整合する基板は得られていない。通常は、サファイア、炭化硅素、シリコンなど、窒化物半導体とは格子不整合の大きい材料を基板として用いている。このうち、シリコン基板は、安価であるとともに、通常の半導体装置の製造装置を用いることができるため、低コストで半導体デバイスを製造することができる。また、他の集積回路を同時に、同一のシリコン基板上に形成することができるなど、有利な点が多くある。
シリコン基板上に窒化物半導体層を形成する場合、格子不整合を緩和する必要がある。図3は、従来提案されている方法により形成した窒化物半導体基板である。図3に示すように、シリコン基板20上に、数10nmから数100nmの厚さの窒化アルミニウム層21を形成し、その上に窒化ガリウム層22を形成している。この方法によれば、窒化アルミニウム層21が緩衝層として作用し、平坦で、欠陥密度が低い窒化ガリウム層22を容易に形成することができると報告されている(非特許文献1)。
しかし、サファイア基板や炭化硅素基板と比較して、シリコン基板上に厚い良質な窒化物半導体層を形成することは非常に困難である。例えば、シリコン基板上に窒化ガリウムをエピタキシャル成長させる場合、シリコンの格子定数が0.5431nmであるので、(111)面上での原子間隔は0.3840nmとなる。一方窒化ガリウムの格子定数は0.3819nmである。そのため、シリコン基板上に厚い窒化ガリウム膜を形成すると、格子間隔が窒化ガリウムの方が狭い。またシリコンの線膨張係数は2.6×10-6-1であるのに対し、窒化ガリウムは5.6×10-6-1と大きい。この種の半導体層のエピタキシャル成長工程では、1000℃以上で成長させた後、室温に降温させる。そのため、窒化ガリウム膜に引っ張り応力が発生し、割れが生じたり、シリコン基板の反りが大きくなってしまう。その問題を解決するため、シリコン基板上に結晶欠陥の多い領域を格子状に形成した後、エピタキシャル成長させることで、多数の区画された小領域を形成する方法が提案されている(特許文献1)。
D.M.Follstaedt、他2名、"MICROSTRUCTURE OF GaN FROWN ON (111)Si BY MOCVD"、MRS Internet J.Nitride Semicon.Res.4SI、G3.72.、1999年 特開2007−49180号公報
従来提案されている多数の区画された小領域を形成する方法は、結晶欠陥の多いダメージ層を予め形成する工程を追加する必要があり、製造工程が複雑になるという問題点があった。本発明は、シリコン基板上に厚い窒化物半導体層をエピタキシャル成長しても、シリコン基板に反りや、窒化物半導体層に割れが生じない良好な窒化物半導体装置の製造方法を提供することを目的とする。
上記目的を達成するため、本願請求項1に係る発明は、ガリウム、アルミニウム、及びインジウムからなる群のうち少なくとも1つからなるIII族元素と、窒素からなるV族元素で構成されたIII−V族窒化物半導体層を備えた窒化物半導体装置の製造方法において、シリコン基板上に、窒化アルミニウムあるいは窒化インジウムからなる第1の半導体層を成長させる工程と、該第1の半導体層の一部を除去し、それぞれ区画された前記第1の半導体層からなる複数の小領域を形成する工程と、少なくともトリメチルガリウムを含む前記III族元素のトリメチル化合物を成長ガスとして使用し、メルトバックエッチングが生じる条件でガリウムを含む前記III−V族窒化物半導体層からなる第2の半導体層を、前記シリコン基板を露出したまま前記小領域上のみに選択的に成長させる工程とを含むことを特徴とする。
本願請求項2に係る発明は、請求項1記載の窒化物半導体装置の製造方法において、前記第1の半導体層の一部を格子状に除去し、それぞれ区画された前記第1の半導体層からなる複数の前記小領域を形成する工程と、前記第2の半導体層を、前記小領域上のみに選択的に成長させる工程と、該第2の半導体層表面に、半導体素子を形成する工程と、前記小領域間の前記シリコン基板を前記格子状に切断し、個片化した半導体装置を形成する工程とを含むことを特徴とする。



本発明の窒化物半導体装置の製造方法は、エッチングによって窒化アルミニウムあるいは窒化インジウムからなる小領域を形成した後、エピタキシャル成長させる際、シリコン基板が成長ガスとして使用するトリメチルガリウムと反応することで、小領域に選択的にエピタキシャル成長層を形成することができ、反りや割れのない半導体基板を形成することができる。特に厚い窒化物半導体層が積層した半導体装置を形成する際、効果が大きい。また、反りや割れのない半導体基板は、通常の半導体装置の製造装置、例えばステッパー装置を用いて半導体素子を形成することができ、窒化物半導体装置の量産が可能となるという利点がある。
さらに、小領域の大きさを、方形状あるいは矩形状の半導体装置の大きさに合わせて形成し、小領域上に半導体素子を形成した後、窒化物半導体層が形成されていないシリコン基板を格子状に切断することで、窒化物半導体層を厚く形成した場合であっても、容易に個片化して半導体装置が形成できるという利点がある。
本発明は、シリコン基板上にガリウム、アルミニウム、インジウムの窒化物をエピタキシャル成長させる際、まず、窒化アルミニウムあるいは窒化インジウム(第1の半導体層)を成長させた後、例えば格子状に除去して、複数の小領域に区画する。そして、この小領域上のみに、少なくとも窒化ガリウムを含むアルミニウム、インジウムの窒化物(第2の半導体層)をエピタキシャル成長させる構成としている。さらにガリウム、アルミニウム、インジウムの窒化物からなるエピタキシャル層に、半導体素子を形成し、小領域間のシリコン基板を切断することで、個々の半導体装置に個片化する構成としている。以下、本発明の実施例について、詳細に説明する。
図1は本発明の第1の実施例である窒化物半導体装置の製造方法の説明図である。まず、高比抵抗のシリコン基板10を用意する(図1a)。シリコン基板10の表面は、ミラー指数で示す結晶の面方位が(111)面となっている。
次にシリコン基板10上に、窒化アルミニウム層11を有機金属気相成長(MOCVD;Metal Organic Chemical Vapor Deposition)法により成長させる。具体的には、シリコン基板10をMOCVD装置の反応室内に配置し、サーマルアニーリングを施し、表面の自然酸化膜を除去する。次に、反応室内にトリメチルアルミニウムガスとアンモニアガスを成長ガスとして供給し、シリコン基板10の表面に、厚さ約200nmの窒化アルミニウム層11を成長させる(図1b)。
次にMOCVD装置から、一旦シリコン基板を取り出し、通常のフォトリソグラフ法により、窒化アルミニウム層11上にフォトレジストを形成し、例えば格子状に窒化アルミニウム層11が露出するようにパターニングする。水酸化カリウム水溶液を用いて、露出する窒化アルミニウム層11をエッチング除去し、シリコン基板10の表面を露出させる(図1c)。その結果、例えば幅50μmで格子状にシリコン10が露出し、一辺が1mm程度の方形状の窒化アルミニウム層11が残る小領域に区画した形状を形成することができる。
その後、シリコン基板10を再度MOCVD装置内に載置し、サーマルアニーリングを施した後、成長温度1100℃として、反応室内にトリメチルガリウムガスとアンモニアガスを成長ガスとして供給し、窒化アルミニウム層11の表面に例えば2.5μmの窒化ガリウム層13を成長させる(図1d)。
ここで、窒化アルミニウム層11表面では、通常のエピタキシャル成長が行われる一方、シリコン基板10上の領域12では、シリコンとトリメチルガリウムとの反応により、メルトバックエッチングが起こる。その結果、シリコン基板10の露出する表面(領域12)上にはエピタキシャル成長しない構造となる。なお、一部結晶性の悪い膜が形成される場合があるが、小領域12を全面覆い、表面が平坦になるような成長はない。
このように小領域に区画された窒化アルミニウム層上に選択的に窒化ガリウム層をエピタキシャル成長させるため、シリコン基板と窒化物半導体との間に生じる応力が緩和され、反りや割れのない半導体基板を形成することができる。
なお、上記実施例において、窒化アルミニウム層11の代わりに、窒化インジウムからなる半導体層であってもよい。窒化インジウム層を形成する場合、成長ガスは、トリメチルアルミニウムガスの代わりに、トリメチルインジウムガスを用いれば良い。
また窒化ガリウム層13の代わりに別の窒化物半導体層を成長させたり、後述するように複数の窒化物半導体層を積層する構造とすることができる。別の窒化物半導体層を成長させる際には、シリコン基板のメルトバックエッチングが生じる条件での成長が必須であるため、成長ガスにトリメチルガリウムを含み、さらにトリメチルアルミニウム、トリメチルインジウムを適宜選択してガリウムを含む所望の窒化物半導体層を成長させることができる。
次に第2の実施例である窒化物半導体装置の製造方法について説明する。第1の実施例同様、まず、高比抵抗のシリコン基板10を用意する(図2a)。シリコン基板10の表面は、ミラー指数で示す結晶の面方位が(111)面となっている。
次にシリコン基板10上に、窒化アルミニウム層11を有機金属気相成長(MOCVD;Metal Organic Chemical Vapor Deposition)法により形成する。具体的には、シリコン基板をMOCVD装置の反応室内に配置し、サーマルアニーリングを施し、表面の自然酸化膜を除去する。次に、反応室内にトリメチルアルミニウムガスとアンモニアガスを成長ガスとして供給し、シリコン基板10の表面に、厚さ約200nmの窒化アルミニウム層11を成長させる(図2b)。
次にMOCVD装置から、一旦シリコン基板を取り出し、通常のフォトリソグラフ法により、窒化アルミニウム層11上にフォトレジストを形成し、例えば格子状に窒化アルミニウム層11が露出するようにパターニングする。水酸化カリウム水溶液を用いて、露出する窒化アルミニウム層11をエッチング除去し、シリコン基板10の表面を露出させる(図2c)。その結果、例えば幅50μmで格子状にシリコン10が露出し、一辺が200μm程度の方形状の窒化アルミニウム層11が残る小領域に区画した形状を形成することができる。
その後、シリコン基板10を再度MOCVD装置内に載置し、サーマルアニーリングを施した後、成長温度1100℃として、反応室内にトリメチルガリウムガスとトリメチルアルミニウムガスとアンモニアガスを成長ガスとして供給し、窒化アルミニウム層11の表面に例えば40nmの窒化アルミニウムガリウム層14を成長させる(図2c)。その後、反応室内の成長ガスをトリメチルガリウムガスとアンモニアガスに置換し、窒化アルミニウムガリウム層14上に窒化ガリウム層13を成長させる(図2d)。
このように窒化アルミニウムガリウム層14が、窒化アルミニウム層11と窒化ガリウム層13の間に挿入されることで、第1の実施例で説明した構造に比べて、格子緩和されやすくなり、より品質の高い窒化ガリウム層14を形成することができる。
前述の第1の実施例同様、窒化アルミニウム層11及び窒化アルミニウムガリウム層表面では、通常のエピタキシャル成長が行われる一方、シリコン基板10上の領域12では、シリコンとトリメチルガリウムとの反応により、メルトバックエッチングが起こる。その結果、シリコン基板10の露出する表面(領域12)上にはエピタキシャル成長しない構造となる。なお、一部結晶性の悪い膜が形成される場合があるが、小領域12を全面覆い、表面が平坦になるような成長はない。
なお、上記実施例において、窒化アルミニウム層11の代わりに、窒化インジウムからなる半導体層であってもよい。窒化インジウム層を形成する場合、成長ガスは、トリメチルアルミニウムガスの代わりに、トリメチルインジウムガスを用いれば良い。
窒化アルミニウム層11あるいは窒化インジウム層に積層する窒化物半導体層を成長させる際には、シリコン基板のメルトバックエッチングが生じる条件での成長が必須であるため、成長ガスにトリメチルガリウムを含み、さらにトリメチルアルミニウム、トリメチルインジウムを適宜選択してガリウムを含む所望の窒化物半導体層を成長させることができる。
次に本発明の第3の実施例である窒化物半導体装置の製造方法について説明する。まず、上述の第1の実施例及び第2の実施例で説明した方法により、シリコン基板10上に積層形成した窒化アルミニウム層11及び窒化ガリウム層13(第1の実施例の場合)、あるいは窒化アルミニウム11、窒化アルミニウムガリウム層14及び窒化ガリウム層13(第2の実施例の場合)を利用して、それぞれの小領域に半導体素子を形成する。具体的には、成長させるエピタキシャル層を適宜選択することで、電界効果トランジスタやショットキバリアダイオード等の半導体素子を通常の半導体装置の製造工程に従い、形成する。
その後、必要であれば、シリコン基板10を研磨して薄膜化した後、小領域の間のシリコン基板11を、格子状に切断して個片化することで半導体装置を形成することができる。小領域の大きさ、換言すれば、シリコン基板10上に成長させた窒化アルミニウム層11あるいは窒化インジウム層を除去する格子パターンは、形成する半導体装置の大きさに応じて予め決定されることになる。
このようにエピタキシャル層のない部分を切断するように構成することで、容易に個片化することが可能となる。
以上本発明の実施例について説明したが、本発明は上記実施例に限定されるものでないことはいうまでもない。例えば、シリコン基板上に窒化アルミニウム層あるいは窒化インジウム層(第1の半導体層)を形成する場合、MOCVD法に限らず、分子線エピタキシャル法やスパッタリング法を用いることができる。
また第1の半導体層上に形成される窒化物半導体層(第2の半導体層)は、単層で用いられる他、2層以上の多層膜として形成することができるし、所望の濃度、導電型に形成することができる。例えば、ヘテロ界面に二次元電子ガスが生じるような積層構造とすることもできる。
本発明の第1の実施例である窒化物半導体装置の製造方法の説明図である。 本発明の第2の実施例である窒化物半導体装置の製造方法に説明図である。 従来の窒化物半導体装置に用いられる窒化物半導体基板の説明図である。
符号の説明
10、20:シリコン基板、11、21:窒化アルミニウム層、12:領域、13、22:窒化ガリウム層、14:窒化アルミニウムガリウム層

Claims (2)

  1. ガリウム、アルミニウム、及びインジウムからなる群のうち少なくとも1つからなるIII族元素と、窒素からなるV族元素で構成されたIII−V族窒化物半導体層を備えた窒化物半導体装置の製造方法において、
    シリコン基板上に、窒化アルミニウムあるいは窒化インジウムからなる第1の半導体層を成長させる工程と、
    該第1の半導体層の一部を除去し、それぞれ区画された前記第1の半導体層からなる複数の小領域を形成する工程と、
    少なくともトリメチルガリウムを含む前記III族元素のトリメチル化合物を成長ガスとして使用し、メルトバックエッチングが生じる条件でガリウムを含む前記III−V族窒化物半導体層からなる第2の半導体層を、前記シリコン基板を露出したまま前記小領域上のみに選択的に成長させる工程とを含むことを特徴とする窒化物半導体装置の製造方法。
  2. 請求項1記載の窒化物半導体装置の製造方法において、
    前記第1の半導体層の一部を格子状に除去し、それぞれ区画された前記第1の半導体層からなる複数の前記小領域を形成する工程と、
    前記第2の半導体層を、前記小領域上のみに選択的に成長させる工程と、
    該第2の半導体層表面に、半導体素子を形成する工程と、
    前記小領域間の前記シリコン基板を前記格子状に切断し、個片化した半導体装置を形成する工程とを含むことを特徴とする窒化物半導体装置の製造方法。
JP2007301224A 2007-11-21 2007-11-21 窒化物半導体装置の製造方法 Expired - Fee Related JP5192785B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007301224A JP5192785B2 (ja) 2007-11-21 2007-11-21 窒化物半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007301224A JP5192785B2 (ja) 2007-11-21 2007-11-21 窒化物半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009130010A JP2009130010A (ja) 2009-06-11
JP5192785B2 true JP5192785B2 (ja) 2013-05-08

Family

ID=40820663

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007301224A Expired - Fee Related JP5192785B2 (ja) 2007-11-21 2007-11-21 窒化物半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5192785B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4996448B2 (ja) * 2007-12-25 2012-08-08 パナソニック株式会社 半導体基板の作成方法
WO2011084269A2 (en) * 2009-12-16 2011-07-14 National Semiconductor Corporation Stress compensation for large area gallium nitride or other nitride-based structures on semiconductor substrates
US8592292B2 (en) * 2010-09-02 2013-11-26 National Semiconductor Corporation Growth of multi-layer group III-nitride buffers on large-area silicon substrates and other substrates
KR101749694B1 (ko) 2010-12-17 2017-06-22 삼성전자주식회사 반도체 소자 및 그 제조 방법과 상기 반도체 소자를 포함하는 전자 장치
KR101761309B1 (ko) 2011-04-19 2017-07-25 삼성전자주식회사 GaN 박막 구조물, 그의 제조 방법, 및 그를 포함하는 반도체 소자
JP5892971B2 (ja) * 2013-04-09 2016-03-23 株式会社東芝 窒化物半導体層の製造方法
JP6185398B2 (ja) * 2014-01-31 2017-08-23 東京エレクトロン株式会社 窒化ガリウム系結晶の成長方法及び熱処理装置
JP2015156418A (ja) * 2014-02-20 2015-08-27 株式会社ニューフレアテクノロジー 気相成長方法
JP2016174054A (ja) 2015-03-16 2016-09-29 株式会社東芝 半導体装置およびその製造方法
KR102518610B1 (ko) * 2019-10-23 2023-04-05 미쓰비시덴키 가부시키가이샤 반도체 웨이퍼 및 그 제조 방법
WO2022038826A1 (ja) * 2020-08-18 2022-02-24 信越半導体株式会社 窒化物半導体ウェーハの製造方法及び窒化物半導体ウェーハ

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3352712B2 (ja) * 1991-12-18 2002-12-03 浩 天野 窒化ガリウム系半導体素子及びその製造方法
JPH08236867A (ja) * 1995-02-27 1996-09-13 Hitachi Ltd 窒化物系化合物半導体発光素子およびその製造方法
JP4720051B2 (ja) * 2001-09-10 2011-07-13 ソニー株式会社 窒化物系iii−v族化合物半導体基板およびその製造方法ならびに半導体発光素子の製造方法ならびに半導体装置の製造方法
JP2005057220A (ja) * 2003-08-07 2005-03-03 Sony Corp 半導体光素子及びその製造方法
JP5194334B2 (ja) * 2004-05-18 2013-05-08 住友電気工業株式会社 Iii族窒化物半導体デバイスの製造方法

Also Published As

Publication number Publication date
JP2009130010A (ja) 2009-06-11

Similar Documents

Publication Publication Date Title
JP5192785B2 (ja) 窒化物半導体装置の製造方法
JP4592742B2 (ja) 半導体材料、半導体材料の製造方法及び半導体素子
US8803189B2 (en) III-V compound semiconductor epitaxy using lateral overgrowth
JP6141627B2 (ja) シリコン基板上にGaN層を形成する方法およびGaN基板
JP2010251736A (ja) Iii族窒化物半導体成長用基板、iii族窒化物半導体エピタキシャル基板、iii族窒化物半導体素子およびiii族窒化物半導体自立基板、ならびに、これらの製造方法
JP2012142545A (ja) テンプレート、その製造方法及びこれを用いた垂直型窒化物半導体発光素子の製造方法
KR20100092932A (ko) 반도체 기판 및 반도체 기판의 제조 방법
US20100035416A1 (en) Forming III-Nitride Semiconductor Wafers Using Nano-Structures
JP2009096655A (ja) エピタキシャル成長基板の製造方法、窒化物系化合物半導体素子の製造方法、エピタキシャル成長基板及び窒化物系化合物半導体素子
JP2007258230A (ja) 半導体基板及び半導体装置
JP6138974B2 (ja) 半導体基板
JP6239017B2 (ja) 窒化物半導体基板
JP2009224758A (ja) 複合半導体基板とその製造方法
US20170162378A1 (en) Method of manufacturing substrate for epitaxy
JP2002299267A (ja) 半導体基板の製造方法
US9923050B2 (en) Semiconductor wafer and a method for producing the semiconductor wafer
JP2010278470A (ja) Iii族窒化物半導体成長用基板、iii族窒化物半導体エピタキシャル基板、iii族窒化物半導体素子およびiii族窒化物半導体自立基板、ならびに、これらの製造方法
US8779437B2 (en) Wafer, crystal growth method, and semiconductor device
JP4757834B2 (ja) Iii族窒化物半導体およびその製造方法、iii族窒化物半導体製造用基板
US8026517B2 (en) Semiconductor structures
JP4208078B2 (ja) InN半導体及びその製造方法
WO2011105066A1 (ja) 半導体基板、半導体デバイスおよび半導体基板の製造方法
GB2378317A (en) Method of growing low defect semiconductor layer over semiconductor region with microcracks
TW201720961A (zh) 磊晶用之基材的製造方法
JP2007049180A (ja) Iii族窒化物半導体の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100929

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130201

R150 Certificate of patent or registration of utility model

Ref document number: 5192785

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160208

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees