JPH0136971B2 - - Google Patents

Info

Publication number
JPH0136971B2
JPH0136971B2 JP58056012A JP5601283A JPH0136971B2 JP H0136971 B2 JPH0136971 B2 JP H0136971B2 JP 58056012 A JP58056012 A JP 58056012A JP 5601283 A JP5601283 A JP 5601283A JP H0136971 B2 JPH0136971 B2 JP H0136971B2
Authority
JP
Japan
Prior art keywords
film
single crystal
silicon
crystallinity
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP58056012A
Other languages
English (en)
Other versions
JPS59181609A (ja
Inventor
Takao Oota
Toshio Yoshii
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP5601283A priority Critical patent/JPS59181609A/ja
Publication of JPS59181609A publication Critical patent/JPS59181609A/ja
Publication of JPH0136971B2 publication Critical patent/JPH0136971B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02694Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は絶縁性単結晶基板上の半導体装置の製
造方法に関する。
〔発明の技術的背景とその問題点〕
絶縁性単結晶基板上の単結晶半導体膜を用いた
集積回路はその構造上、高密度化、高速度化の点
において、半導体基板を用いたものよりも有利で
ある。
反面、絶縁基板上に異種の単結晶半導体膜を成
長させるため、この半導体膜中には高密度の格子
欠陥が存在するという欠点をもつ。この高密度に
存在する格子欠陥が素子の電気的特性を劣化させ
ることが問題となつている。
例えばサフアイア基板上の単結晶シリコン膜
(SOS膜)を用いたMOSデバイスの場合、その特
性のなかでドレインリーク電流の増加、あるいは
反転層実効移動度の低下がみられる。前者はドレ
イン側近傍における生成再結合電流によるもので
あり、シリコン膜の結晶性、特に結晶欠陥が多量
に存在するシリコン−サフアイア界面近傍の結晶
性の改善が要求される。一方、後者はシリコン膜
表面近傍の散乱中心によつて電荷が散乱すること
により起こるものであり、従つて、シリコン膜表
面近傍の結晶性を改善することが要求されてい
る。
上述したうちシリコン−サフアイア界面近傍の
結晶性を改善する方法については、例えばAppl.
Phys.Lett.34(1)、1 January1979に記載された
方法が知られている。この方法はサフアイア基板
上に形成された単結晶シリコン膜にシリコンイオ
ンをイオン注入してシリコン−サフアイア界面近
傍のみを非晶質化した後、熱処理を行ない表面側
から再結晶化するものである。この方法ではシリ
コン−サフアイア界面近傍の結晶性は改善される
ものの表面近傍については結晶性が改善されな
い。
そこで、本発明者らは先に特願昭56−45047に
おいて、上記方法によりシリコン−サフアイア界
面近傍の結晶性を改善した後、更にシリコン膜に
再度シリコンイオンをイオン注入してシリコン膜
の表面近傍を非晶質化し、次いで熱処理を行ない
界面側から再結晶化することにより、界面近傍の
みならず表面近傍についても結晶性を改善すると
いう方法を開示した。
上記方法によりサフアイア基板上に形成された
厚さ0.3μmの単結晶シリコン膜について、結晶欠
陥密度の膜厚方向分布は第1図に示すようなもの
であつた。第1図中横軸のOはシリコン−サフア
イア界面を示し、実線Xは気相成長したまま(as
−grown)の単結晶シリコン膜、破線Yは界面側
の再結晶層、一点鎖線Zは表面側の再結晶層の結
晶欠陥密度の膜厚方向分布をそれぞれ示すもので
ある。すなわち、単結晶シリコン膜表面の結晶欠
陥密度は実線の2×104/cm2から一点鎖線の5×
103/cm2に低下している。
しかし、LSI技術の進歩に伴ない素子が微細化
されるにつれ、素子特性の向上を図るために単結
晶半導体膜の結晶性をより一層改善することが要
望されるようになつてきた。
〔発明の目的〕
本発明は上記事情に鑑みてなされたものであ
り、絶縁性単結晶基板上に形成された単結晶半導
体膜の結晶性をより一層改善することにより素子
特性の向上した半導体装置を製造し得る方法を提
供しようとするものである。
〔発明の概要〕
本発明の半導体装置の製造方法は絶縁性単結晶
基板上に単結晶半導体膜を被着し、この半導体膜
表面に熱酸化膜を形成した後、この熱酸化膜を除
去し、次いでイオン注入により前記半導体膜の界
面側を非晶質化した後、熱処理により再結晶化
し、更にイオン注入により前記半導体膜の表面側
を非晶質化した後、熱処理により再結晶化するこ
とを特徴とするものである。
このような方法によれば半導体膜表面での熱酸
化膜の形成及び除去により表面側の結晶性を改善
でき、界面側を非晶質化し、結晶性の改善された
表面側を種結晶とする再結晶化により界面側の結
晶性を改善でき、更に表面側を非晶質化し、結晶
性の改善された界面側を種結晶とする再結晶化に
より表面側の結晶性をより一層改善することがで
きる。
〔発明の実施例〕
以下、本発明の実施例を第2図a〜g及び第3
図を参照して説明する。
(i) まず、(012)面を有するサフアイア(α−
Al2O3)単結晶基板1上に、CVD(Chemical
Vapor Deposition)法により成長温度950℃、
成長速度2μm/minの条件で、厚さ0.3μmの単
結晶シリコン気相成長膜2を形成した(第2図
a図示)。次に、100%酸素雰囲気中、1000℃で
50分間熱処理を行ない、前記気相成長膜2表面
に厚さ500Åの熱酸化膜3を形成した(同図b
図示)。つづいて、フツ化アンモニウム溶液中
に35秒間浸漬し、前記熱酸化膜3を除去した。
この結果、表面領域の結晶欠陥密度が減少した
気相成長膜2′が形成され、気相成長膜2′の厚
さは0.275μmとなつた(同図c図示)。
(ii) 次いで、LSS理論に基づき、シリコンイオン
を加速エネルギー190keV、ドーズ量1×
1015/cm2の条件で前記気相成長膜2′にイオン
注入して、シリコン−サフアイア界面側に非晶
質層4を形成した(同図d図示)。つづいて、
N2雰囲気中700℃で60分間熱処理を行ない、前
記非晶質層4を表面側から固相エピタキシヤル
成長させて再結晶層5を形成した(同図e図
示)。
(iii) 次いで、シリコンイオンを加速エネルギー
60keV、ドーズ量2×1015/cm2の条件で前記気
相成長膜2′の表面側にイオン注入して非晶質
化し、表面側に非晶質層6を形成した(同図f
図示)。つづいて、N2雰囲気中、700℃で60分
間熱処理して前記非晶質層6を界面側から固相
エピタキシヤル成長し、再結晶層7を形成した
(同図g図示)。
次いで、通常の工程に従い、サフアイア基板1
上の単結晶シリコン膜にMOSトランジスタを形
成した。
上記方法の効果を結晶欠陥密度の膜厚方向分布
を示す第3図を参照して説明する。なお、既述し
た第1図と同様に横軸のOはシリコン−サフアイ
ア界面を示す。
第2図a図示の工程で形成される単結晶シリコ
ン気相成長膜2(第3図中実線A)表面に同図b
図示の工程で熱酸化膜3を形成した後、同図c図
示の工程でこの熱酸化膜3を除去することにより
気相成長膜2′を形成すると表面領域の結晶欠陥
が減少する(第3図中破線B)。次に、同図d図
示の工程でシリコンをイオン注入することにより
界面側に非晶質層4を形成した後、同図e図示の
工程で熱処理により表面領域の結晶欠陥が減少し
た前記気相成長膜2′を種結晶として固相エピタ
キシヤル成長させて再結晶層5を形成すると界面
側の結晶性が改善される(第3図中一点鎖線C)。
更に、同図f図示の工程でシリコンをイオン注入
することにより表面側に非晶質層6を形成した
後、同図g図示の工程で前記再結晶層5を種結晶
として固相エピタキシヤル成長させて再結晶層7
を形成すると表面側の結晶性がより一層改善され
る(第3図中二点鎖線D)。
この結果、表面の結晶欠陥密度は3×103/cm2
となり、従来の方法と比較して結晶性が著しく改
善されていることがわかる。
したがつて、この単結晶シリコン膜に形成され
たMOSトランジスタは反転層移動度の増大によ
る動作速度を向上でき、またドレインリーク電流
の減少により消費電力を減少することができた。
なお、サフアイア上に単結晶シリコン膜を被着
し、表面に熱酸化膜を形成し、除去した後、シリ
コン−サフアイア界面近傍の結晶性を改善するこ
となくシリコン膜表面側にイオン注入によつて非
晶質層を形成し、その後熱処理を行うという方法
では結晶性の改善はほとんど見られなかつた。
また、上記実施例においては、熱酸化膜3の除
去後、界面側及び表面側にそれぞれ一回ずつイオ
ン注入を行ない、熱処理することにより結晶性を
改善したが、この後更に同様な条件で界面側及び
表面側についてイオン注入、熱処理を交互にくり
返すことによつて、より一層結晶性を改善するこ
とができる。
また、本発明方法を用いた後、単結晶半導体膜
上にさらに単結晶半導体膜をエピタキシヤル成長
させることによつて、所望の膜厚の単結晶半導体
膜を得ることもできる。
更に、用いる材料や条件は以下のように種々変
化させることができる。
上記実施例では絶縁性単結晶基板としてサフア
イア(α−Al2O3)を用いたが、これに限らずス
ピネル(MgO・Al2O3)、酸化ベリリウム
(BeO)、シリカ(α−SiO2)、二酸化トリウム
(ThO2)などでもよい。
半導体膜としてはシリコンの他にゲルマニウ
ム、カリウム砒素(GaAs)、ガリウムリン
(GaP)などの二元系化合物半導体、さらに三元
系以上の多元系の化合物半導体でもよい。
シリコン膜の被着方法はCVD法に限らず、真
空蒸着法、分子線エピタキシヤル法などを挙げる
ことができ、結晶性が良好である方法が好まし
い。
シリコン膜表面に熱酸化膜を形成する方法とし
てはドライ酸化が好ましく、熱酸化膜を除去する
ことによつてはじめてシリコン膜の表面領域の結
晶性を改善することができる。
半導体膜へのイオン注入条件は所望の非晶質層
を形成できる条件であればよく、半導体膜厚、ス
トツピングパワーなどの関係から決められる。こ
の際、イオン種としてはシリコンの他にArなど
の不活性ガスを用いてもよい。
熱処理温度は再結晶が起こる温度であればよ
く、例えば上記実施例と他の条件が同じ場合、そ
れぞれN2ガス、O2ガスあるいはArなどの不活性
ガス雰囲気中において、500〜1200℃の範囲で同
様の効果が認められた。また、熱処理としてレー
ザーあるいは電子線などのエネルギービームを照
射してもよい。
〔発明の効果〕
以上詳述した如く本発明の半導体装置の製造方
法によれば、絶縁性単結晶基板上に形成される単
結晶半導体膜の、特に表面側の結晶性を改善する
ことができるので、この半導体膜を用いて形成さ
れるMOSICなどの半導体装置の素子特性を著し
く向上できるものである。
【図面の簡単な説明】
第1図は従来の方法により製造された単結晶シ
リコン膜の特性図、第2図a〜gは本発明の実施
例における単結晶シリコン膜を得るための製造工
程を示す断面図、第3図は同方法により製造され
た単結晶シリコン膜の特性図である。 1…サフアイア基板、2,2′…単結晶シリコ
ン気相成長膜、3…熱酸化膜、4,6…非晶質
層、5,7…再結晶層。

Claims (1)

    【特許請求の範囲】
  1. 1 絶縁性単結晶基板上に単結晶半導体膜を被着
    する工程と、該半導体膜の表面に熱酸化膜を形成
    した後、該熱酸化膜を除去する工程と、イオン注
    入を行ない前記半導体膜の前記絶縁性単結晶基板
    との界面近傍を非晶質化する工程と、熱処理によ
    り該非晶質層を再結晶化する工程と、イオン注入
    を行ない前記半導体膜の表面近傍を非晶質化する
    工程と、熱処理により該非晶質層を再結晶化する
    工程とを具備したことを特徴とする半導体装置の
    製造方法。
JP5601283A 1983-03-31 1983-03-31 半導体装置の製造方法 Granted JPS59181609A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5601283A JPS59181609A (ja) 1983-03-31 1983-03-31 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5601283A JPS59181609A (ja) 1983-03-31 1983-03-31 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS59181609A JPS59181609A (ja) 1984-10-16
JPH0136971B2 true JPH0136971B2 (ja) 1989-08-03

Family

ID=13015139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5601283A Granted JPS59181609A (ja) 1983-03-31 1983-03-31 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS59181609A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63137412A (ja) * 1986-11-29 1988-06-09 Sharp Corp 半導体用基板の製造方法
AU2001269477A1 (en) * 2000-07-06 2002-01-21 Asahi Kasei Kabushiki Kaisha Molecule detecting sensor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54161268A (en) * 1978-06-09 1979-12-20 Hewlett Packard Yokogawa Method of manufacturing semiconductor device growing silicon layer on sapphire substrate
JPS56103425A (en) * 1980-01-21 1981-08-18 Nippon Telegr & Teleph Corp <Ntt> Improving method for semiconductor substrate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54161268A (en) * 1978-06-09 1979-12-20 Hewlett Packard Yokogawa Method of manufacturing semiconductor device growing silicon layer on sapphire substrate
JPS56103425A (en) * 1980-01-21 1981-08-18 Nippon Telegr & Teleph Corp <Ntt> Improving method for semiconductor substrate

Also Published As

Publication number Publication date
JPS59181609A (ja) 1984-10-16

Similar Documents

Publication Publication Date Title
US7442657B2 (en) Producing stress-relaxed crystalline layer on a substrate
JPS5893221A (ja) 半導体薄膜構造とその製造方法
JPS5925382B2 (ja) サフアイア基板上にシリコン層を成長させた半導体装置の製造方法
JPS6388841A (ja) シリコン・オン・インシュレータ半導体素子
US4588447A (en) Method of eliminating p-type electrical activity and increasing channel mobility of Si-implanted and recrystallized SOS films
JPH10294281A (ja) 転位低減方法
US4693758A (en) Method of making devices in silicon, on insulator regrown by laser beam
JPS5918196A (ja) 単結晶薄膜の製造方法
JPH0136971B2 (ja)
JPS5821818B2 (ja) 半導体単結晶膜の製造方法
JPS59228713A (ja) 半導体装置の製造方法
JPS6091623A (ja) 半導体単結晶薄膜の製造方法
JPS60126813A (ja) 半導体装置の製造方法
JPS62239520A (ja) Soi膜の形成方法
JPS6028223A (ja) 半導体結晶薄膜の製造方法
JP2001110725A (ja) ヘテロ構造半導体多層薄膜の製造方法
JPH05243567A (ja) Mis型トランジスタ素子
JP2633009B2 (ja) 化合物半導体電界効果トランジスタとその製造方法
JPS5893215A (ja) 半導体単結晶薄膜の製造方法
JPH0396223A (ja) Soi構造の形成方法
JPS59181657A (ja) 半導体装置の製造方法
JPS58176930A (ja) 半導体装置の製造方法
JPS59228754A (ja) 半導体装置の製造方法
JPS6131387A (ja) 気相エピタキシヤル成長法
JPS5893218A (ja) 半導体薄膜構造の製造方法