JPS5821818B2 - 半導体単結晶膜の製造方法 - Google Patents
半導体単結晶膜の製造方法Info
- Publication number
- JPS5821818B2 JPS5821818B2 JP11030679A JP11030679A JPS5821818B2 JP S5821818 B2 JPS5821818 B2 JP S5821818B2 JP 11030679 A JP11030679 A JP 11030679A JP 11030679 A JP11030679 A JP 11030679A JP S5821818 B2 JPS5821818 B2 JP S5821818B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor
- single crystal
- growth
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】
この発明は特に５Ｏ８（Ｓｉｌｉｃｏｎ Ｏｎ
’５ａｐｐｈｉｒｅ）装置に用いて有効な絶縁基板上の
半導体単結晶膜の製造方法に関する。
’５ａｐｐｈｉｒｅ）装置に用いて有効な絶縁基板上の
半導体単結晶膜の製造方法に関する。
絶縁基板上の半導体膜を用いた集積回路（ＳＯＳ）は、
その構造上、高密度化、高速度化の点において、半導体
基板を用いたものよりも有利である。
その構造上、高密度化、高速度化の点において、半導体
基板を用いたものよりも有利である。
。反面、基板上にこの基板とは異種の単結晶膜を成長さ
せるため、高密度の格子欠陥が存在するという欠点を持
つ。
せるため、高密度の格子欠陥が存在するという欠点を持
つ。
この高密度に存在する格子欠陥が素子の電気的特性を劣
化させることが問題点となっている。
化させることが問題点となっている。
例えば、サファイア基板上のシリコン膜を用いてＭＯＳ
デバイスを製造した場合、デバイス特性のなかで、リー
ク電流を増加させる（Ｈ。
デバイスを製造した場合、デバイス特性のなかで、リー
ク電流を増加させる（Ｈ。
Ｔａｎｇｏ：Ｐｒｏｃ、６ｔｈ Ｃｏｎｆ、５ｏｌｉ
ｄ ５ｔａｔｅＤｅｖｉｃｅｓ、Ｔｏｋｙｏ、 １９７
４ 、５ｕｐｐ Ｉ 、Ｊ−Ｊａｐ 。
ｄ ５ｔａｔｅＤｅｖｉｃｅｓ、Ｔｏｋｙｏ、 １９７
４ 、５ｕｐｐ Ｉ 、Ｊ−Ｊａｐ 。
Ｓｏｃ、Ａｐｐｌ、Ｐｈｙｓ、４４．１９７５ Ｐ２
２５）、あるいは移動度を低下させる（ Ｍ 、 Ｄｒ
ｕｍｉ ｎ ｓｋ ｉ ：Ｐｒｏｃ ７ｔｈ Ｃｏ
ｎｆ、５ｏｌｉｄ、５ｔａｔｅＤｅｖｉｃｅｓ、Ｔｏｋ
ｙｏ、１９７５．５ｕｐｐｌ。
２５）、あるいは移動度を低下させる（ Ｍ 、 Ｄｒ
ｕｍｉ ｎ ｓｋ ｉ ：Ｐｒｏｃ ７ｔｈ Ｃｏ
ｎｆ、５ｏｌｉｄ、５ｔａｔｅＤｅｖｉｃｅｓ、Ｔｏｋ
ｙｏ、１９７５．５ｕｐｐｌ。
Ｊａｐ、Ｊ、Ａｐｐｌ 、Ｐｈｙｓ、１５．１９７６Ｐ
２１７）ことなどが報告されている。
２１７）ことなどが報告されている。
従って、半導体膜内の格子欠陥密度を減少させることが
素子特性向上の観点から要求されている。
素子特性向上の観点から要求されている。
膜内に格子欠陥が導入される原因は、成長物質とは異種
の基板上へエピタキシャル成長させるため、成長初期過
程において粒子間にｍ１ｓｏｒｉｅ−ｎｔａｔｉｏｎを
生ずることである。
の基板上へエピタキシャル成長させるため、成長初期過
程において粒子間にｍ１ｓｏｒｉｅ−ｎｔａｔｉｏｎを
生ずることである。
（Ｍ、Ｓ。Ａｂｒａｈａｍｓ：Ｊ、Ａ、Ｐ、４７，１９
７６、Ｐ５１３９）そこで、成長初期における粒子間の
ｍ１ｓｏｒｉｅ−ｎｔａｔｉｏｎをなるべく少なくする
ことが、良質の膜を製造するために必要となる。
７６、Ｐ５１３９）そこで、成長初期における粒子間の
ｍ１ｓｏｒｉｅ−ｎｔａｔｉｏｎをなるべく少なくする
ことが、良質の膜を製造するために必要となる。
そのため、成長過程に及ぼす多くの因子について検討が
なされてきた。
なされてきた。
例えば、成長装置、成長方法、基板の種類及び面方位、
基板面処理、成長条件などである。
基板面処理、成長条件などである。
また、素材に存在する格子欠陥を減少させる一般的な方
法として、アニールによる再結晶化があり、通常の熱ア
ニール、最近、半導体材料に使われは・しめたレーザー
アニールなどが検討されている。
法として、アニールによる再結晶化があり、通常の熱ア
ニール、最近、半導体材料に使われは・しめたレーザー
アニールなどが検討されている。
これらの検討によって、技術的発展は見られてはいるが
、依然として高密度の格子欠陥が存在している。
、依然として高密度の格子欠陥が存在している。
本発明の目的は、絶縁基板上の半導体単結晶膜・の格子
欠陥密度を減少させることにある。
欠陥密度を減少させることにある。
本発明は、絶縁基板上に半導体薄膜を被着し、前記半導
体膜にレーザー光を照射することにより格子欠陥密度の
少ない膜に再結晶させ、さらにその半導体膜上ｌこ新た
に半導体膜を所定の厚さまでン被着させることによって
膜内の格子欠陥密度を減少させることのできる半導体単
結晶膜の成長方法を提供するものである。
体膜にレーザー光を照射することにより格子欠陥密度の
少ない膜に再結晶させ、さらにその半導体膜上ｌこ新た
に半導体膜を所定の厚さまでン被着させることによって
膜内の格子欠陥密度を減少させることのできる半導体単
結晶膜の成長方法を提供するものである。
以下本発明を一実施例につき図面を参照して詳述する。
ｉ 絶縁基板１と［７て（１０１２）面を有するサファ
イア単結晶基板を用いた。
イア単結晶基板を用いた。
その上に半導体薄膜２としてシリコン（Ｓｉ）を３００
人工ピタキシヤル気相成長させた（第１図）。
人工ピタキシヤル気相成長させた（第１図）。
このときの成長条件は、温度９５０℃、速度１４８μｍ
１ｍ１ｎであった。
１ｍ１ｎであった。
次のこの半導体薄膜２にレーザー光照射Ｅを行った（第
２図）。
２図）。
このときの条件はＱ−スイッチＮｄ−ＹＡＧレーザ−、
波長１．０６４μｍ、パルス幅２０ ｎ５ｅｃ１照射エ
ネルギー５Ｊ／ｄであった。
波長１．０６４μｍ、パルス幅２０ ｎ５ｅｃ１照射エ
ネルギー５Ｊ／ｄであった。
レーザー照射後、新たにシリコン膜１上にシリコン膜３
を気相エピタキシャル成長させた（第３図）。
を気相エピタキシャル成長させた（第３図）。
このときの成長条件は、第１のシリコン薄膜２成長条件
と同一とした。
と同一とした。
シリコン膜合計膜厚は最終的に０．７μｍとなった。
格子欠陥密度の評価方法として選択エツチングによりシ
リコン表面の線状欠陥密度を求めた。
リコン表面の線状欠陥密度を求めた。
この発明の効果を求めるために、（イ）・・・上記実施
例により得られた試料の他に、（Ｂ）・・・前記試料と
同様の成長条件で一度に０．７μｍ迄シリコンを成長し
たもの（Ｃ）・・・（Ｂ）の試料を前記（Ａ）の試料と
同じ条件で最後にレーザー光を照射したもの、（Ｄｌ・
・・（５）のレーザー光照射の代わりにＮ２中１２００
°Ｇ６０分の熱処理を行なったもの以上四種類について
評価を行なった。
例により得られた試料の他に、（Ｂ）・・・前記試料と
同様の成長条件で一度に０．７μｍ迄シリコンを成長し
たもの（Ｃ）・・・（Ｂ）の試料を前記（Ａ）の試料と
同じ条件で最後にレーザー光を照射したもの、（Ｄｌ・
・・（５）のレーザー光照射の代わりにＮ２中１２００
°Ｇ６０分の熱処理を行なったもの以上四種類について
評価を行なった。
その結果（欠陥密度）は以下に示す通りであった。
（Ａ）２〜３×１０３／ｃＩｆＬ
（Ｂ １０〜１５ ×１０３／ｃｆｒＬ
（Ｃ）８，２〜１１，５×１０３／ｃｒｒＬ（Ｉ）
１０ 〜１５ ＸＩＯ”／ｃｆｒＬ四者のうちでは（
５）が最も良好な値を示しており、本発明の効果が十分
認められた。
１０ 〜１５ ＸＩＯ”／ｃｆｒＬ四者のうちでは（
５）が最も良好な値を示しており、本発明の効果が十分
認められた。
（０よりも（Ａ）が優位にあることは重要である。
即ち現在ＳＯＳデバイスに於て使用されているＳｉ膜厚
は通常０．６〜０．７μｍであり、（５）のようにレー
ザー照射後所定厚まで新たにエピタキシャル成長を要す
る。
は通常０．６〜０．７μｍであり、（５）のようにレー
ザー照射後所定厚まで新たにエピタキシャル成長を要す
る。
このように本発明によって絶縁基板上の半導体膜の格子
欠陥密度は著しく減少し、この素材を用いて製造された
集積回路の性能のなかで、スピードが速くなること、消
費電力が減少することなどの効果が得られる。
欠陥密度は著しく減少し、この素材を用いて製造された
集積回路の性能のなかで、スピードが速くなること、消
費電力が減少することなどの効果が得られる。
基板としては絶縁性単結晶基板であればよい。
サファイア（α−Ａ１２０３）以外（こは、スピネル（
ＭｇＯ−Ａ１２０３）、酸化ベリラム（Ｂｅｄ）、シリ
カ（α−８ｉ０２ ）、二酸化トリウム（Ｔｈｅ２）な
どが挙げられる。
ＭｇＯ−Ａ１２０３）、酸化ベリラム（Ｂｅｄ）、シリ
カ（α−８ｉ０２ ）、二酸化トリウム（Ｔｈｅ２）な
どが挙げられる。
半導体膜としてはシリコン、ゲルマニウムの他に、二元
系合金として、ガリウムヒ素（ＧａＡ３）、ガリウムリ
ン（ＧａＰ）など、さらに三元系から多元系の化合物で
あっても同様の効果があることが認められた。
系合金として、ガリウムヒ素（ＧａＡ３）、ガリウムリ
ン（ＧａＰ）など、さらに三元系から多元系の化合物で
あっても同様の効果があることが認められた。
第１層、第２層半導体共不純物がドープされていて良く
、互いに同導電型、異導電型であって構わない。
、互いに同導電型、異導電型であって構わない。
第一層のシリコン膜厚を３００人としたが、これより厚
くともよい。
くともよい。
あるいは薄い場合も考えられる。
基板上をシリコンが一様におおっていなくとも、一部お
おった状態でも良い。
おった状態でも良い。
第二層のシリコン膜厚が変わったとしても同様の効果が
あることは勿論である。
あることは勿論である。
レーザー］照射条件も、嘆が再結晶（ヘテロエピタキシ
ャル成長）する限りどのような条件でもよい。
ャル成長）する限りどのような条件でもよい。
例えば、波長０．５３２ μｍ１パルス幅１０ ｎ ｓ
ｅｃ〜３ ｍ５ｅｃ照射エネルギー２〜ＩＯＪ／ｉでも
同様な効果をもつ。
ｅｃ〜３ ｍ５ｅｃ照射エネルギー２〜ＩＯＪ／ｉでも
同様な効果をもつ。
またパルス照射の代わりにレーザー光を走査・しても良
い。
い。
シリコン成長条件も、成長温度９００℃〜１１００℃、
成長速度０．１μｍ／Ｔｎｉ１〜２０μｍ／１ｎｉ！ｔ
まで同様の効果が得られた。
成長速度０．１μｍ／Ｔｎｉ１〜２０μｍ／１ｎｉ！ｔ
まで同様の効果が得られた。
なお、レーザー照射の際、サファイア基板裏面から行っ
ても同様の効果が得られた。
ても同様の効果が得られた。
また予め被着する半導体）薄膜は単結晶でなくとも非晶
質或いは多結晶の状態であっても効果が期待できる。
質或いは多結晶の状態であっても効果が期待できる。
【図面の簡単な説明】
第１図乃至第３図は本発明の一実施例につきその製造工
程を説明する為の工程断面図である。 １１・・・・・・絶縁基板、２・・・・・・半導体薄膜
、３・・・・・・半導体装置
程を説明する為の工程断面図である。 １１・・・・・・絶縁基板、２・・・・・・半導体薄膜
、３・・・・・・半導体装置
Claims (1)
- 【特許請求の範囲】 １ 絶縁基板上に半導体薄膜を被着した後膣半導。 体薄膜にレーザー光を照射しその後前記半導体薄膜上に
新たな半導体膜をエピタキシャル成長させることを特徴
とする半導体単結晶膜の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11030679A JPS5821818B2 (ja) | 1979-08-31 | 1979-08-31 | 半導体単結晶膜の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11030679A JPS5821818B2 (ja) | 1979-08-31 | 1979-08-31 | 半導体単結晶膜の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5635412A JPS5635412A (en) | 1981-04-08 |
| JPS5821818B2 true JPS5821818B2 (ja) | 1983-05-04 |
Family
ID=14532351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11030679A Expired JPS5821818B2 (ja) | 1979-08-31 | 1979-08-31 | 半導体単結晶膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5821818B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5874034A (ja) * | 1981-10-29 | 1983-05-04 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS5945997A (ja) * | 1982-09-03 | 1984-03-15 | Nec Corp | 半導体の気相成長方法 |
| JPS5945996A (ja) * | 1982-09-03 | 1984-03-15 | Nec Corp | 半導体の気相成長方法 |
| JPS59119822A (ja) * | 1982-12-27 | 1984-07-11 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2651146B2 (ja) * | 1987-03-02 | 1997-09-10 | キヤノン株式会社 | 結晶の製造方法 |
| US5123975A (en) * | 1989-03-28 | 1992-06-23 | Ricoh Company, Ltd. | Single crystal silicon substrate |
| US5164359A (en) * | 1990-04-20 | 1992-11-17 | Eaton Corporation | Monolithic integrated circuit having compound semiconductor layer epitaxially grown on ceramic substrate |
| GB0612093D0 (en) * | 2006-06-19 | 2006-07-26 | Univ Belfast | IC Substrate and Method of Manufacture of IC Substrate |
-
1979
- 1979-08-31 JP JP11030679A patent/JPS5821818B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5635412A (en) | 1981-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4555301A (en) | Formation of heterostructures by pulsed melting of precursor material | |
| JPH0582442A (ja) | 多結晶半導体薄膜の製造方法 | |
| JPH0475655B2 (ja) | ||
| JPS5893221A (ja) | 半導体薄膜構造とその製造方法 | |
| JPS5821818B2 (ja) | 半導体単結晶膜の製造方法 | |
| JPH0132648B2 (ja) | ||
| JPS59124136A (ja) | 半導体ウエハの処理方法 | |
| JPS5821824B2 (ja) | 半導体装置の製造方法 | |
| JP3273037B2 (ja) | ヘテロ構造半導体多層薄膜の製造方法 | |
| JP3333187B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPH023539B2 (ja) | ||
| JPS59181609A (ja) | 半導体装置の製造方法 | |
| JP2518378B2 (ja) | 半導体装置の製造方法 | |
| JPS59228713A (ja) | 半導体装置の製造方法 | |
| KR100390442B1 (ko) | 고품질 ＧａＮ 층 성장 방법 | |
| JPS63254720A (ja) | 半導体薄膜の形成方法 | |
| JPS6012775B2 (ja) | 異質基板上への単結晶半導体層形成方法 | |
| Das et al. | Molecular‐beam epitaxial growth and microstructural characterization of GaAs on Si with a buried implanted oxide | |
| JPS60176241A (ja) | 半導体基板の製造方法 | |
| Ramesh et al. | Addressing the problems of agglomeration, surface roughness and crystal imperfection in SOI films | |
| JP2001351869A (ja) | シリコンウェーハおよびその製造方法 | |
| JP2000091261A (ja) | 半導体結晶の製造方法 | |
| JPS63224239A (ja) | サフアイア基板上の半導体単結晶の製造方法 | |
| JPH01143235A (ja) | エピタキシヤル成長用結晶基板 | |
| JPS5893215A (ja) | 半導体単結晶薄膜の製造方法 |