JPS59119822A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS59119822A JPS59119822A JP22835582A JP22835582A JPS59119822A JP S59119822 A JPS59119822 A JP S59119822A JP 22835582 A JP22835582 A JP 22835582A JP 22835582 A JP22835582 A JP 22835582A JP S59119822 A JPS59119822 A JP S59119822A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- silicon
- layer
- region
- insulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は、半導体装置の製造方法に関する。特に、サフ
ァイヤ、尖晶石、各種人造宝石等の上に形成された単結
晶シリコン（Ｓｉ）層の品位を向上する工程を含む半導
体装置の製部方法に関する。
ァイヤ、尖晶石、各種人造宝石等の上に形成された単結
晶シリコン（Ｓｉ）層の品位を向上する工程を含む半導
体装置の製部方法に関する。
（２）技術の背景
半導体装置において、素子の分離を容易にすること、及
び静電容量を減少することを目的として、Ｓ ＯＳ （
５ｉｌｉｃｏｎ ｏｎ ５ａｐｐｈｉｒｅ ） 構造
、更に（ま、Ｓ Ｕ Ｉ （５ｉｌｉｃｏｎ ｏｎ
１ｎｓｕｌａｔｏｒ）構゛造が開発されているが、動
作層であるシリコン（Ｓｌ）エピタキシャル層の品位は
必ずしも良好とは言い難しへ〇一方、多結晶を一旦溶融
した後に凝固することにより、グレインサイズを大きく
する技術は知られているが、この手法をもって多結晶を
ただちに単結晶化させる手法は知られていない。
び静電容量を減少することを目的として、Ｓ ＯＳ （
５ｉｌｉｃｏｎ ｏｎ ５ａｐｐｈｉｒｅ ） 構造
、更に（ま、Ｓ Ｕ Ｉ （５ｉｌｉｃｏｎ ｏｎ
１ｎｓｕｌａｔｏｒ）構゛造が開発されているが、動
作層であるシリコン（Ｓｌ）エピタキシャル層の品位は
必ずしも良好とは言い難しへ〇一方、多結晶を一旦溶融
した後に凝固することにより、グレインサイズを大きく
する技術は知られているが、この手法をもって多結晶を
ただちに単結晶化させる手法は知られていない。
しかしながら、レーザ照射等をもって、一旦シリコン（
Ｓｉ）を溶融したのち結晶させる手法は、結晶の品位を
向上する手段となりうる可能性がある。
Ｓｉ）を溶融したのち結晶させる手法は、結晶の品位を
向上する手段となりうる可能性がある。
（３）従来技術と問題点
シリコン（Ｓｉ）単結晶層上にマグネシャ・スピネル（
ＭｇＯ・Ａ１２０ｇ）等の結晶性絶縁物層を形成し、更
に、その上にシリコン（Ｓｉ）単結晶層を形成してこの
最上層のシリコン（Ｓｌ）単結晶層に素子を形成する技
術が開発されている。この技術は、集積回路の製造方法
において極めて有用な技術ではあるが、上層のシリコン
（Ｓｉ ）単結晶中に、積層欠陥等の結晶欠陥が発生す
る場合が多く、品位の向上の点で改良の余地が残されて
いる。
ＭｇＯ・Ａ１２０ｇ）等の結晶性絶縁物層を形成し、更
に、その上にシリコン（Ｓｉ）単結晶層を形成してこの
最上層のシリコン（Ｓｌ）単結晶層に素子を形成する技
術が開発されている。この技術は、集積回路の製造方法
において極めて有用な技術ではあるが、上層のシリコン
（Ｓｉ ）単結晶中に、積層欠陥等の結晶欠陥が発生す
る場合が多く、品位の向上の点で改良の余地が残されて
いる。
ソコテ、シリコン（Ｓｉ）単結晶層上にマグネシャ・ス
ピネル（ＭｇＯ−Ａｌ ２０３ ）等の結晶性絶縁物層
を形成しその上に更にシリコン（ｓ１〕単結晶を形成す
る技術において、最上層のシリコン（Ｓｉ）単結晶の品
位を向上することが可能であれば産業上極めて有意義で
ある。
ピネル（ＭｇＯ−Ａｌ ２０３ ）等の結晶性絶縁物層
を形成しその上に更にシリコン（ｓ１〕単結晶を形成す
る技術において、最上層のシリコン（Ｓｉ）単結晶の品
位を向上することが可能であれば産業上極めて有意義で
ある。
（４）発明の目的
本発明の目的は、この要請に応えることにあり、単結晶
絶縁物上に形成された単結晶シリコン（ｓｌ）の品位を
、向上する工程を含む半導体装置の製造方法を提供する
ことにある。
絶縁物上に形成された単結晶シリコン（ｓｌ）の品位を
、向上する工程を含む半導体装置の製造方法を提供する
ことにある。
（５）発明の構成
本発明の目的は、（イ）単結晶絶縁物上に形成された単
結晶シリコン層を動作層とする半導体装置の製造方法に
おいて、前記単結晶シリコン層は、前記単結晶絶縁物上
に単結晶シリコン層を形成し、該単結晶シリコン層を一
旦溶融した後凝固させ再び単結晶となすことにより達成
される。又、（ロ）上記（イ）の構成において前記一旦
溶融した後凝固させ再び形成された単結晶上に、化学的
気相エピタキシャル成長法を使用して単結晶シリコン層
を形成することとなすと更に有利である。
結晶シリコン層を動作層とする半導体装置の製造方法に
おいて、前記単結晶シリコン層は、前記単結晶絶縁物上
に単結晶シリコン層を形成し、該単結晶シリコン層を一
旦溶融した後凝固させ再び単結晶となすことにより達成
される。又、（ロ）上記（イ）の構成において前記一旦
溶融した後凝固させ再び形成された単結晶上に、化学的
気相エピタキシャル成長法を使用して単結晶シリコン層
を形成することとなすと更に有利である。
本発明においては、上層がシリコン（Ｓｉ ）単結晶層
であるから、上記せるレーザを走査しながら照射する手
法等をもって逐次溶融して凝固させる場合、溶融してい
るシリコン（Ｓｉ）単結晶領域と接触している溶融して
いない領域が、結晶の成長核となって再結晶するため、
結晶の品位が向上する。なお、このとき、上層のシリコ
ン（Ｓｉ）単結晶層の厚さは３ 〔μｍ〕程度以上ある
ことが望ましい。上層の単結晶層の深部が溶融されずに
残留しこれが単結晶化の核として機能するからである。
であるから、上記せるレーザを走査しながら照射する手
法等をもって逐次溶融して凝固させる場合、溶融してい
るシリコン（Ｓｉ）単結晶領域と接触している溶融して
いない領域が、結晶の成長核となって再結晶するため、
結晶の品位が向上する。なお、このとき、上層のシリコ
ン（Ｓｉ）単結晶層の厚さは３ 〔μｍ〕程度以上ある
ことが望ましい。上層の単結晶層の深部が溶融されずに
残留しこれが単結晶化の核として機能するからである。
更に、上記のシリコン（Ｓｉ）単結晶層には、極めてわ
ずかではあるが不完全な領域が存在する可能性があるた
め、この上層のシリコン（Ｓｉ） 単結晶層上に更に化
学的気相エピタキシャル成長法をもってシリコン（Ｓｉ
）層を成長させることとなせば、充分に良好な品位を有
するシリコン（Ｓｉ）単結晶層が得られる。
ずかではあるが不完全な領域が存在する可能性があるた
め、この上層のシリコン（Ｓｉ） 単結晶層上に更に化
学的気相エピタキシャル成長法をもってシリコン（Ｓｉ
）層を成長させることとなせば、充分に良好な品位を有
するシリコン（Ｓｉ）単結晶層が得られる。
（６）発明の実施例
以下図面を参照しつつ、本発明の一実施例に係る半導体
装置の製造方法の要旨である動作層となる単結晶シリコ
ン（Ｓｉ）層の品位を向上する工程について説明し、本
発明の構成と特有の効果とを明らかｌこする。
装置の製造方法の要旨である動作層となる単結晶シリコ
ン（Ｓｉ）層の品位を向上する工程について説明し、本
発明の構成と特有の効果とを明らかｌこする。
第１図参照
シリコン（Ｓｉ）単結晶基板１上に公知の手法をもって
例えばマグネシャ・スピネル（ｂ４ｇＯ−Ａｌ ２０３
）よりなる単結晶層２を数１．０００ （ｉ）程度の厚
さに形成したのち、更に、その上に化学的気相エピタキ
シャル成長法を使用してシリコン（Ｓｉ）単結晶層３を
形成する。このとき、シリコン（ｓｌ）単結晶層３の厚
さは３ 〔μＩｎ）程度以上であることが望ましい。
例えばマグネシャ・スピネル（ｂ４ｇＯ−Ａｌ ２０３
）よりなる単結晶層２を数１．０００ （ｉ）程度の厚
さに形成したのち、更に、その上に化学的気相エピタキ
シャル成長法を使用してシリコン（Ｓｉ）単結晶層３を
形成する。このとき、シリコン（ｓｌ）単結晶層３の厚
さは３ 〔μＩｎ）程度以上であることが望ましい。
第２図参照
上記の工程終了後、シリコン（８ｉ）単結晶層３の結晶
品位を向上させる目的をもってレーザ照射を行なう。こ
の工程は、スポットとされたレーザビームをシリコン（
Ｓｌ）単結晶層３上表面に沿ってスキャンし、結晶を逐
次溶融することによって実行される。例えば、図に矢印
をもって示す如くレーザを照射すると、斜線をもって示
される領域４のみが溶融することとなる。しかるのち、
基板１を放冷して、溶融した領域４を凝固させると、シ
リコン（Ｓｌ）層の領域４に接触する領域が成長核とな
って領域４の再結晶化が進行し、結果として品位の高い
シリコン（Ｓｉ）単結晶が得られる。
品位を向上させる目的をもってレーザ照射を行なう。こ
の工程は、スポットとされたレーザビームをシリコン（
Ｓｌ）単結晶層３上表面に沿ってスキャンし、結晶を逐
次溶融することによって実行される。例えば、図に矢印
をもって示す如くレーザを照射すると、斜線をもって示
される領域４のみが溶融することとなる。しかるのち、
基板１を放冷して、溶融した領域４を凝固させると、シ
リコン（Ｓｌ）層の領域４に接触する領域が成長核とな
って領域４の再結晶化が進行し、結果として品位の高い
シリコン（Ｓｉ）単結晶が得られる。
そして、かかるレーザ照射がシリコン（Ｓｌ）単結晶層
３の上表面に沿って適切な速度をもってスキャンされる
ときは、シリコン（Ｓｉ）単結晶層３上表面の結晶品位
向上が逐次されて、結果として、その全面の結晶品位が
向上する。
３の上表面に沿って適切な速度をもってスキャンされる
ときは、シリコン（Ｓｉ）単結晶層３上表面の結晶品位
向上が逐次されて、結果として、その全面の結晶品位が
向上する。
なお、°こ９工程の実施に使用しうるレーザは、特に限
定されないが、例えば、（イ） ＹＡＧ （Ｙｔｔｒｉ
ｕｍＡＩｕ＋ｎ１ｎｕ＋ｎ Ｇａｒｎｅｔ ） Ｌ／−
ザ、（ロ）アルボ：／ ’（Ａｒ） Ｌ／−ザ等を使用
することができる。（イ）の場合はパルス波であるが、
出力が連続波に換算して数ｙｒ程度でありビームスポッ
ト径が１０〔μｍｎ〕程度である場合、スキャン速度を
数［１旧ｎ ／ ｓｅｃ ］程度とすると上記の作用が
実現する。一方、（ロ）の場合は連続波であるが、出力
が４〜８〔Ｗ〕、ビームスポット径が５０〔μ＋ｎ〕程
度である場合、スキャン速度を１［１ｎｃｈ／５ｅｃ）
程度とすると上記の作用が実現する。
定されないが、例えば、（イ） ＹＡＧ （Ｙｔｔｒｉ
ｕｍＡＩｕ＋ｎ１ｎｕ＋ｎ Ｇａｒｎｅｔ ） Ｌ／−
ザ、（ロ）アルボ：／ ’（Ａｒ） Ｌ／−ザ等を使用
することができる。（イ）の場合はパルス波であるが、
出力が連続波に換算して数ｙｒ程度でありビームスポッ
ト径が１０〔μｍｎ〕程度である場合、スキャン速度を
数［１旧ｎ ／ ｓｅｃ ］程度とすると上記の作用が
実現する。一方、（ロ）の場合は連続波であるが、出力
が４〜８〔Ｗ〕、ビームスポット径が５０〔μ＋ｎ〕程
度である場合、スキャン速度を１［１ｎｃｈ／５ｅｃ）
程度とすると上記の作用が実現する。
更に、この工程は、レーザに代えてカーボンヒータ等を
使用しても実行可能である。
使用しても実行可能である。
その後、上層のシリコン（Ｓｉ）単結晶層３中に、通常
の手法により半導体素子を形成する。
の手法により半導体素子を形成する。
第３図参照
一方、上記の再結晶工程につづけて、品位の向上したシ
リコン（Ｓｌ）単結晶層３上に、再び、化学的気相エピ
タキシャル成長法を用いて、更に、シリコン（８ｉ）単
結晶層５を形成し、この層５を動作層として、所望の素
子を公知の手法をもって形成しく図示せず。）、本発明
の一実施例に係る半導体装置の製造工程を完了する。
リコン（Ｓｌ）単結晶層３上に、再び、化学的気相エピ
タキシャル成長法を用いて、更に、シリコン（８ｉ）単
結晶層５を形成し、この層５を動作層として、所望の素
子を公知の手法をもって形成しく図示せず。）、本発明
の一実施例に係る半導体装置の製造工程を完了する。
この工程によれば、動作層となる層５は、その下層であ
る結晶品位の向上された層３の結晶性を引き継ぎ、より
高品位のシリコン（Ｓｉ）単結晶層となるため、素子の
特性の向上に有効に寄与する。
る結晶品位の向上された層３の結晶性を引き継ぎ、より
高品位のシリコン（Ｓｉ）単結晶層となるため、素子の
特性の向上に有効に寄与する。
第４図ｔａ＋、（ｂ）に、本発明の実施により得られた
シリコン（Ｓｉ ）単結晶層の表面の顕微鏡写真（４０
０倍）と、従来技術におけるもの、すなわち、本発明が
適用されていないシリコン（Ｓｌ）単結晶層の表面の顕
微鏡写真（４００倍）とを比較対照する。
シリコン（Ｓｉ ）単結晶層の表面の顕微鏡写真（４０
０倍）と、従来技術におけるもの、すなわち、本発明が
適用されていないシリコン（Ｓｌ）単結晶層の表面の顕
微鏡写真（４００倍）とを比較対照する。
図において（ａｌは本発明の実施すなわち前記ＹＡＧレ
ーザの照射により得られた結果であり、（ｂ）は従来技
術における結果である。図から明らかなように、従来技
術によるものは、積層欠陥が多数観察されたが、本発明
によるものには、積層欠陥等の結晶欠陥は殆んど観察さ
れなかった。
ーザの照射により得られた結果であり、（ｂ）は従来技
術における結果である。図から明らかなように、従来技
術によるものは、積層欠陥が多数観察されたが、本発明
によるものには、積層欠陥等の結晶欠陥は殆んど観察さ
れなかった。
したがって、本発明によって得られたシリコン（Ｓｉ）
単結晶層に素子を形成した場合、例えば、ダイオードの
逆方向電流や、バイポーラトランジスタのエミッタ・コ
レクタ間のリーク底流等を低減することができ、素子の
電気的特性を向上するうえでも効果的であることが明ら
かとなった。例えばエミッタ面積２，５００μｍｎ２の
ｎｐｎ型トランジスタを製作し、そのコレクタ遮断電流
（■ｃＥｏ）を測定したところ、該■ｃＥｏは１ 〔μ
Ａ〕以下であり、本発明を適用しない場合の王、ＣＥＯ
が１ ［：ｍＡ３以上であったのに比較して格別の効
果が存在する。
単結晶層に素子を形成した場合、例えば、ダイオードの
逆方向電流や、バイポーラトランジスタのエミッタ・コ
レクタ間のリーク底流等を低減することができ、素子の
電気的特性を向上するうえでも効果的であることが明ら
かとなった。例えばエミッタ面積２，５００μｍｎ２の
ｎｐｎ型トランジスタを製作し、そのコレクタ遮断電流
（■ｃＥｏ）を測定したところ、該■ｃＥｏは１ 〔μ
Ａ〕以下であり、本発明を適用しない場合の王、ＣＥＯ
が１ ［：ｍＡ３以上であったのに比較して格別の効
果が存在する。
（７）発明の詳細
な説明せるとおり、本発明によれば、単結晶絶縁物上に
形成された単結晶シリコン（Ｓｌ）の品位を向上する工
程を含む半導体装置の製造方法を提供することができる
。
形成された単結晶シリコン（Ｓｌ）の品位を向上する工
程を含む半導体装置の製造方法を提供することができる
。
第１図乃至第３図は本発明の要旨である単結晶絶縁物層
上に形成された単結晶シリコン（Ｓｉ）の品位を向上す
る工程の主要工程完了後の断面図であり、第４図（ａ）
、（ｂ）は、本実施例により得られた単結晶シリコン（
Ｓｉ）層の表面を、従来技術におけるそれと比較して示
した顕微鏡写真である。 １・・・・・・基板（単結晶シリコン）、２・・・・・
・単結晶絶縁物（マグネシャ・スピネル）、３・・・・
・・活性層（単結晶シリコン層）、４・・・・・・溶融
領域、５・・・・・・単結晶シリコン層。 第４図 （ｂ） −９（
上に形成された単結晶シリコン（Ｓｉ）の品位を向上す
る工程の主要工程完了後の断面図であり、第４図（ａ）
、（ｂ）は、本実施例により得られた単結晶シリコン（
Ｓｉ）層の表面を、従来技術におけるそれと比較して示
した顕微鏡写真である。 １・・・・・・基板（単結晶シリコン）、２・・・・・
・単結晶絶縁物（マグネシャ・スピネル）、３・・・・
・・活性層（単結晶シリコン層）、４・・・・・・溶融
領域、５・・・・・・単結晶シリコン層。 第４図 （ｂ） −９（
Claims (2)
- （１）単結晶絶縁物上に単結晶ンリコン層を形成し、該
単結晶シリコン層を一旦溶融した後凝固させ再び単結晶
となす工程を有することを特徴とする、半導体装置の製
造方法。 - （２）前記一旦溶融した後凝固させ再び形成された単結
晶上に、化学的気相エピタキシャル成長法を使用して単
結晶シリコン層を形成する工程を有することを特徴とす
る特許請求の範囲第１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22835582A JPS59119822A (ja) | 1982-12-27 | 1982-12-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22835582A JPS59119822A (ja) | 1982-12-27 | 1982-12-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59119822A true JPS59119822A (ja) | 1984-07-11 |
Family
ID=16875154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22835582A Pending JPS59119822A (ja) | 1982-12-27 | 1982-12-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59119822A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6342725B2 (en) | 1998-09-02 | 2002-01-29 | Memc Electronic Materials, Inc. | Silicon on insulator structure having a low defect density handler wafer and process for the preparation thereof |
| JP2009049428A (ja) * | 1996-05-31 | 2009-03-05 | Xerox Corp | 半導体素子のための緩衝化基板 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5541709A (en) * | 1978-09-16 | 1980-03-24 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Sos semiconductor base |
| JPS5635412A (en) * | 1979-08-31 | 1981-04-08 | Toshiba Corp | Manufacture of single crystal semiconductor film |
-
1982
- 1982-12-27 JP JP22835582A patent/JPS59119822A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5541709A (en) * | 1978-09-16 | 1980-03-24 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Sos semiconductor base |
| JPS5635412A (en) * | 1979-08-31 | 1981-04-08 | Toshiba Corp | Manufacture of single crystal semiconductor film |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009049428A (ja) * | 1996-05-31 | 2009-03-05 | Xerox Corp | 半導体素子のための緩衝化基板 |
| US6342725B2 (en) | 1998-09-02 | 2002-01-29 | Memc Electronic Materials, Inc. | Silicon on insulator structure having a low defect density handler wafer and process for the preparation thereof |
| US6849901B2 (en) | 1998-09-02 | 2005-02-01 | Memc Electronic Materials, Inc. | Device layer of a silicon-on-insulator structure having vacancy dominated and substantially free of agglomerated vacancy-type defects |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58164219A (ja) | 積層型半導体装置の製造方法 | |
| JPS58176929A (ja) | 半導体装置の製造方法 | |
| JPH0258779B2 (ja) | ||
| JPS59119822A (ja) | 半導体装置の製造方法 | |
| JPS5821818B2 (ja) | 半導体単結晶膜の製造方法 | |
| JPH08236442A (ja) | 半導体ウエハ，及びその製造方法 | |
| JPS6342417B2 (ja) | ||
| JPS6147627A (ja) | 半導体装置の製造方法 | |
| JPS59184517A (ja) | 積層型半導体装置の製造方法 | |
| JPS5939791A (ja) | 単結晶の製造方法 | |
| JP2699325B2 (ja) | 半導体装置の製造方法 | |
| JPH0236050B2 (ja) | ||
| JPS5830145A (ja) | 半導体装置の製造方法 | |
| JPH01230221A (ja) | 非単結晶半導体層の単結晶化方法 | |
| JPS6320011B2 (ja) | ||
| JP2526380B2 (ja) | 多層半導体基板の製造方法 | |
| JPS59224114A (ja) | 単結晶半導体薄膜の製造方法 | |
| JPS60191090A (ja) | 半導体装置の製造方法 | |
| JPH0371767B2 (ja) | ||
| JPS59154016A (ja) | 薄膜結晶形成法 | |
| JPS59139622A (ja) | 積層型半導体装置の製造方法 | |
| JPS6043814A (ja) | 半導体結晶薄膜の製造方法 | |
| JPH02177534A (ja) | 半導体装置の製造方法 | |
| JPS61251114A (ja) | 単結晶シリコン膜の製造方法 | |
| JPS63142810A (ja) | 半導体装置の製造方法 |