JPH0258779B2 - - Google Patents
Info
- Publication number
- JPH0258779B2 JPH0258779B2 JP57064839A JP6483982A JPH0258779B2 JP H0258779 B2 JPH0258779 B2 JP H0258779B2 JP 57064839 A JP57064839 A JP 57064839A JP 6483982 A JP6483982 A JP 6483982A JP H0258779 B2 JPH0258779 B2 JP H0258779B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- layer
- polysilicon
- ribbon
- silicon dioxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 40
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 32
- 229920005591 polysilicon Polymers 0.000 claims description 32
- 229910052710 silicon Inorganic materials 0.000 claims description 20
- 239000010703 silicon Substances 0.000 claims description 20
- 235000012239 silicon dioxide Nutrition 0.000 claims description 18
- 239000000377 silicon dioxide Substances 0.000 claims description 18
- 238000001953 recrystallisation Methods 0.000 claims description 6
- 230000007547 defect Effects 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims 1
- 230000002349 favourable effect Effects 0.000 claims 1
- 238000000034 method Methods 0.000 description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 19
- 239000000758 substrate Substances 0.000 description 19
- 239000013078 crystal Substances 0.000 description 9
- 229910004298 SiO 2 Inorganic materials 0.000 description 7
- 239000002245 particle Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000005496 tempering Methods 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000012768 molten material Substances 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000002178 crystalline material Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000010128 melt processing Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 229910019901 yttrium aluminum garnet Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76248—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using lateral overgrowth techniques, i.e. ELO techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
Description
【発明の詳細な説明】
本発明は半導体集積回路の処理及びこの処理に
よつて形成された装置に係り、更に具体的には二
酸化ケイ素絶縁体の上に形成されて焼きもどされ
た（アニールされた）ポリシリコンから構成され
た適当な層にたとえばトランジスタのような能動
装置を形成する技法に係る。
よつて形成された装置に係り、更に具体的には二
酸化ケイ素絶縁体の上に形成されて焼きもどされ
た（アニールされた）ポリシリコンから構成され
た適当な層にたとえばトランジスタのような能動
装置を形成する技法に係る。
集積回路の開発が単結晶基板、具体的にはシリ
コン基板の利用性を基礎として安くなつてきてい
るけれども、通常の技法に制限が存在することが
認識されている。すなわち、このような基板ある
いは通常行なわれるようにこのような基板の上に
成長されたエピタキシヤル層には２次元の集積回
路しか形成できないという制限が認識されてい
る。
コン基板の利用性を基礎として安くなつてきてい
るけれども、通常の技法に制限が存在することが
認識されている。すなわち、このような基板ある
いは通常行なわれるようにこのような基板の上に
成長されたエピタキシヤル層には２次元の集積回
路しか形成できないという制限が認識されてい
る。
前述の制限を解決するものとして、大きな関心
がポリシリコンの上に注がれる。ポリシリコンは
その上に二酸化ケイ素を更に成長させ得るので、
もしも装置構造に適する処理領域を作るための焼
きもどしのような処理によつてポリシリコンが適
当に処理できるならば、このように焼きもどされ
たポリシリコンに作られた回路全体は酸化物で覆
われてもよく又別のポリシリコン層が別のレベル
の回路を形成するように順次作られ得る。
がポリシリコンの上に注がれる。ポリシリコンは
その上に二酸化ケイ素を更に成長させ得るので、
もしも装置構造に適する処理領域を作るための焼
きもどしのような処理によつてポリシリコンが適
当に処理できるならば、このように焼きもどされ
たポリシリコンに作られた回路全体は酸化物で覆
われてもよく又別のポリシリコン層が別のレベル
の回路を形成するように順次作られ得る。
焼きもどしされないポリシリコンが装置形成に
関して適当でないという理由は、このポリシリコ
ンが直径500Åの程度にでたらめに配向された結
晶粒子から構成されそしてこれ故に粒子化された
粒子の夫々の境界においてキヤリアの流れが阻止
され、この結果低い移動度が生じそして悪い装置
特性を与えるということにある。
関して適当でないという理由は、このポリシリコ
ンが直径500Åの程度にでたらめに配向された結
晶粒子から構成されそしてこれ故に粒子化された
粒子の夫々の境界においてキヤリアの流れが阻止
され、この結果低い移動度が生じそして悪い装置
特性を与えるということにある。
本発明が十分に理解できるように、ある背景資
料、具体的にはELECTRONSの1979年11月22日
付の記事が参照できる。この記事の第39頁にはサ
フアイアの上のシリコン（SOS）に作られた装置
に匹敵する性能を有する装置が形成されそして容
易に成長された酸化シリコンの上にこの装置が形
成されることが開示されている。酸化シリコンに
よつて生じた絶縁は、サフアイア基板を用いるこ
とによりすでに達成されたすぐれた絶縁に匹敵す
るということがこの記事に示されている。
料、具体的にはELECTRONSの1979年11月22日
付の記事が参照できる。この記事の第39頁にはサ
フアイアの上のシリコン（SOS）に作られた装置
に匹敵する性能を有する装置が形成されそして容
易に成長された酸化シリコンの上にこの装置が形
成されることが開示されている。酸化シリコンに
よつて生じた絶縁は、サフアイア基板を用いるこ
とによりすでに達成されたすぐれた絶縁に匹敵す
るということがこの記事に示されている。
参照されたこの記事に説明された装置及び技法
の長所及び可能な利点が何であろうとも、開示さ
れたこれらの装置の製造処理は単結晶のＰ型シリ
コン基板から始まる。従つて、開始時点は高価な
基板から始まることになる。
の長所及び可能な利点が何であろうとも、開示さ
れたこれらの装置の製造処理は単結晶のＰ型シリ
コン基板から始まる。従つて、開始時点は高価な
基板から始まることになる。
これ故に、本発明の主目的は、絶縁体の上に形
成されたポリシリコンに能動装置を形成するよう
にすでに公知の技法を利用することであるが、高
価でない基板すなわちすでに開発された技法に従
つて成長されたセミクリスタル材料から構成され
るシリコン・リボンを用いてこのように行なうこ
とである。これらの製造技法は米国特許第
4075055号及び同第4116641号に開示されている。
成されたポリシリコンに能動装置を形成するよう
にすでに公知の技法を利用することであるが、高
価でない基板すなわちすでに開発された技法に従
つて成長されたセミクリスタル材料から構成され
るシリコン・リボンを用いてこのように行なうこ
とである。これらの製造技法は米国特許第
4075055号及び同第4116641号に開示されている。
基板としてのシリコン・リボンの利用を含む本
発明の独特な製造プロセスによつて実質的なコス
ト削減が与えられる。また、延ばされたリボンの
連続的利用可能性のために連続的処理が可能とな
る。更に、このようなリボンは、上記米国特許第
4075055号に記載されているように毛細管現象を
利用して形成されたものであるため、独特の欠陥
構造を固有的に有している。本願発明者らは、こ
の欠陥構造がリボンの表面に成長された二酸化シ
リコン上に付着されたポリシリコンの歪み誘起再
結晶化（strain‐induced recrystallization）に
有利に働くことを見出した。すなわち、シリコ
ン・リボンは、そのような欠陥構造の存在によつ
て、機械的な柔軟性をもつ。そのことは、シリコ
ン・リボン上に成長された二酸化シリコン層にあ
る程度のクツシヨン作用を与える。このクツシヨ
ン作用は、再結晶のためレーザーによりポリシリ
コンを加熱する際に、シリコン・リボンと二酸化
シリコンの間の熱膨張率の差によつて加えられる
二酸化シリコンへの応力を補償して二酸化シリコ
ンに亀裂が生じるのを防止するとともに、再結晶
するポリシリコンの粒子の易動度を高めて、所望
の大きいシリコンの結晶粒子を形成することを可
能ならしめる。上記の処理は、シリコン・リボン
の代わりに単結晶シリコン基板を用いても実行さ
れ得るが、単結晶基板は、例えばチヨクラルスキ
ー法などにより引き上げてスライスするという面
倒な工程を要するためシリコン・リボンよりも相
当製造コストが高くなる。また、単結晶基板はシ
リコン・リボンよりも剛性であるため、上記のク
ツシヨン作用を殆んど与えない。このため、レー
ザーによるポリシリコンの再結晶の間に二酸化シ
リコン層の亀裂を生じやすく、また所望の大きい
粒子のシリコン結晶が得られない。もし単結晶基
板を用いた場合にも、所望のクツシヨン作用を得
ようとするなら、二酸化シリコン層とその上層の
ポリシリコンをアイランド状にプラズマ食刻する
必要がある。しかし、そのことは複雑な工程を要
し、不利である。
発明の独特な製造プロセスによつて実質的なコス
ト削減が与えられる。また、延ばされたリボンの
連続的利用可能性のために連続的処理が可能とな
る。更に、このようなリボンは、上記米国特許第
4075055号に記載されているように毛細管現象を
利用して形成されたものであるため、独特の欠陥
構造を固有的に有している。本願発明者らは、こ
の欠陥構造がリボンの表面に成長された二酸化シ
リコン上に付着されたポリシリコンの歪み誘起再
結晶化（strain‐induced recrystallization）に
有利に働くことを見出した。すなわち、シリコ
ン・リボンは、そのような欠陥構造の存在によつ
て、機械的な柔軟性をもつ。そのことは、シリコ
ン・リボン上に成長された二酸化シリコン層にあ
る程度のクツシヨン作用を与える。このクツシヨ
ン作用は、再結晶のためレーザーによりポリシリ
コンを加熱する際に、シリコン・リボンと二酸化
シリコンの間の熱膨張率の差によつて加えられる
二酸化シリコンへの応力を補償して二酸化シリコ
ンに亀裂が生じるのを防止するとともに、再結晶
するポリシリコンの粒子の易動度を高めて、所望
の大きいシリコンの結晶粒子を形成することを可
能ならしめる。上記の処理は、シリコン・リボン
の代わりに単結晶シリコン基板を用いても実行さ
れ得るが、単結晶基板は、例えばチヨクラルスキ
ー法などにより引き上げてスライスするという面
倒な工程を要するためシリコン・リボンよりも相
当製造コストが高くなる。また、単結晶基板はシ
リコン・リボンよりも剛性であるため、上記のク
ツシヨン作用を殆んど与えない。このため、レー
ザーによるポリシリコンの再結晶の間に二酸化シ
リコン層の亀裂を生じやすく、また所望の大きい
粒子のシリコン結晶が得られない。もし単結晶基
板を用いた場合にも、所望のクツシヨン作用を得
ようとするなら、二酸化シリコン層とその上層の
ポリシリコンをアイランド状にプラズマ食刻する
必要がある。しかし、そのことは複雑な工程を要
し、不利である。
前述の目的及びその他の目的を達成するに当
り、本発明の主な特徴は独特な処理及びこの処理
によつて作られた構造体を含んでいる。この処理
は、シリコンの半結晶性リボンを用意する工程、
二酸化ケイ素層をこのリボンの表面に形成する工
程、この酸化層の上にポリシリコン層を形成する
工程及びこのポリシリコン層を部分的に溶融させ
且つ再結晶させるように焼きもどしこれによりこ
のような溶融処理及び再結晶の以前に存在した粒
子寸法よりも大きい粒子寸法にする工程から成
る。この構造体は、モノリシツクとして特徴づけ
られそして基板としてのシリコンの半結晶性リボ
ン、この基板の表面上の二酸化ケイ素層及びこの
酸化層の上の焼きもどされたポリシリコン層を含
んでいる。
り、本発明の主な特徴は独特な処理及びこの処理
によつて作られた構造体を含んでいる。この処理
は、シリコンの半結晶性リボンを用意する工程、
二酸化ケイ素層をこのリボンの表面に形成する工
程、この酸化層の上にポリシリコン層を形成する
工程及びこのポリシリコン層を部分的に溶融させ
且つ再結晶させるように焼きもどしこれによりこ
のような溶融処理及び再結晶の以前に存在した粒
子寸法よりも大きい粒子寸法にする工程から成
る。この構造体は、モノリシツクとして特徴づけ
られそして基板としてのシリコンの半結晶性リボ
ン、この基板の表面上の二酸化ケイ素層及びこの
酸化層の上の焼きもどされたポリシリコン層を含
んでいる。
改良された処理の特別な特徴は、前述の焼きも
どし操作によつて作られた再結晶のポリシリコン
層にMOS FET（MOS電界効果トランジスタ）の
ような能動装置を形成することを含む。この
MOS FETは公知の半導体装置であり、このよ
うな装置はこの技術分野において公知の通常の技
法によつて達成され、この技法はフオトリソグラ
フイツク・マスクの形成、拡散工程等を含んでい
る。従つて、特別な構造体は多数のこれらの装置
を前述のようなモノリシツクに形成して達成で
き、このモノリシツクは基板として役目を果す半
結晶性シリコン・リボンを含んでいる。
どし操作によつて作られた再結晶のポリシリコン
層にMOS FET（MOS電界効果トランジスタ）の
ような能動装置を形成することを含む。この
MOS FETは公知の半導体装置であり、このよ
うな装置はこの技術分野において公知の通常の技
法によつて達成され、この技法はフオトリソグラ
フイツク・マスクの形成、拡散工程等を含んでい
る。従つて、特別な構造体は多数のこれらの装置
を前述のようなモノリシツクに形成して達成で
き、このモノリシツクは基板として役目を果す半
結晶性シリコン・リボンを含んでいる。
諸図を参照するに、第１図に示す如くレーザー
装置１２の動作によつてモノリシツク構造体を作
ることに本発明の処理が向けられることがわか
る。すなわちレーザー装置は二酸化ケイ素層１６
の上に形成された単結晶シリコン層１４を焼きも
どすために用いられる。
装置１２の動作によつてモノリシツク構造体を作
ることに本発明の処理が向けられることがわか
る。すなわちレーザー装置は二酸化ケイ素層１６
の上に形成された単結晶シリコン層１４を焼きも
どすために用いられる。
この処理の全体は、この技術分野において公知
の種々の操作及び技法を独特に利用する。かくし
て、まず第１に、二酸化ケイ素層１６が上に形成
される基板１８は米国特許第4116641号に開示さ
れたような方法に従つて作られる。すなわち、少
なくとも１つの毛細管をそこに有する通常の面取
りしたくさび型構造体である型を用いて細長いシ
リコン結晶本体を形成するような方法を用いる事
が好ましい。この型は、溶融した材料が毛細管へ
移動しそして毛細管作用によりこの型の表面へ移
動し、これによりこの型の先端表面を覆う溶融シ
リコンの薄膜が作られるようにこの溶融材料の中
に部分的に沈められて位置づけられる。
の種々の操作及び技法を独特に利用する。かくし
て、まず第１に、二酸化ケイ素層１６が上に形成
される基板１８は米国特許第4116641号に開示さ
れたような方法に従つて作られる。すなわち、少
なくとも１つの毛細管をそこに有する通常の面取
りしたくさび型構造体である型を用いて細長いシ
リコン結晶本体を形成するような方法を用いる事
が好ましい。この型は、溶融した材料が毛細管へ
移動しそして毛細管作用によりこの型の表面へ移
動し、これによりこの型の先端表面を覆う溶融シ
リコンの薄膜が作られるようにこの溶融材料の中
に部分的に沈められて位置づけられる。
米国特許第4116641号の技法を詳細に述べると、
この特許の第４図には、連続なシリコン・リボン
の成長装置及びこの装置によつて形成されたリボ
ン８３の１形態が示されている。
この特許の第４図には、連続なシリコン・リボン
の成長装置及びこの装置によつて形成されたリボ
ン８３の１形態が示されている。
この技術分野において公知の他の技法が所望の
シリコン・リボンを作るために同様に利用できる
ことが認識される。基本的すなわち重要な考慮点
は、ひずみを誘発した再結晶の能動装置材料を与
える欠陥構造体をリボンが有することである。リ
ボンの表面上に成長された酸化シリコンの上に被
着されるべきポリシリコン層にすでに存在する粒
子よりも非常に大きな且つ適当に配向された粒子
が得られることが望まれる。
シリコン・リボンを作るために同様に利用できる
ことが認識される。基本的すなわち重要な考慮点
は、ひずみを誘発した再結晶の能動装置材料を与
える欠陥構造体をリボンが有することである。リ
ボンの表面上に成長された酸化シリコンの上に被
着されるべきポリシリコン層にすでに存在する粒
子よりも非常に大きな且つ適当に配向された粒子
が得られることが望まれる。
同様に、通常の技法が二酸化ケイ素層１６を形
成するために実行されそしてこの層は約１ミクロ
ンの厚さを有するように成長される事が好まし
い。この層が一様な厚さであり、一様なブレーク
ダウン電圧を有しそして実質的にピンホールを有
していないことがもちろん基本である。約0.5ミ
クロンの厚さを有しそしてドープされていないポ
リシリコン層１４は次に二酸化ケイ素層１６の上
に被着される。
成するために実行されそしてこの層は約１ミクロ
ンの厚さを有するように成長される事が好まし
い。この層が一様な厚さであり、一様なブレーク
ダウン電圧を有しそして実質的にピンホールを有
していないことがもちろん基本である。約0.5ミ
クロンの厚さを有しそしてドープされていないポ
リシリコン層１４は次に二酸化ケイ素層１６の上
に被着される。
レーザー装置１２は、パルス周波数を２倍にし
たネオジウム―イツトリウム―アルミニウム―ガ
ーネツトのレーザーから成り、このレーザーはポ
リシリコン層１４の上を溶融させるためにこの層
１４を走査するように動作できる。レーザー装置
１２の使用によつて得ることができる重大な結果
は、ポリシリコン層１４が置かれすなわち被着さ
れた時にすでに存在した粒子よりも非常に大きな
粒子が部分的溶融による再結晶化によつて得られ
ることである。このように結晶化された材料は、
すでに述べたようにすぐれた装置特性を有する。
たネオジウム―イツトリウム―アルミニウム―ガ
ーネツトのレーザーから成り、このレーザーはポ
リシリコン層１４の上を溶融させるためにこの層
１４を走査するように動作できる。レーザー装置
１２の使用によつて得ることができる重大な結果
は、ポリシリコン層１４が置かれすなわち被着さ
れた時にすでに存在した粒子よりも非常に大きな
粒子が部分的溶融による再結晶化によつて得られ
ることである。このように結晶化された材料は、
すでに述べたようにすぐれた装置特性を有する。
多様な装置が、ポリシリコン層１４の内部に作
られるように選択される。代表的には、
MOSFETのような装置が形成されそしてこの装
置は多様な幅対長さの比のＮ―チヤネル装置のよ
うにエンハンス・モード及びデプリーシヨン・モ
ードの両方において作ることができる。
られるように選択される。代表的には、
MOSFETのような装置が形成されそしてこの装
置は多様な幅対長さの比のＮ―チヤネル装置のよ
うにエンハンス・モード及びデプリーシヨン・モ
ードの両方において作ることができる。
第２図を参照するに、第１図の構造体の拡大部
分が示され、そこにMOS FET装置が認められ
る。即ち、この装置は、たとえば第２図に示す孤
立したランド２０を作るように第１図のポリシリ
コン層１４を酸化物レベルまで下方向に且つ選択
的に食刻することにより作られる方が好ましい。
ボロンのような代表的な不純物のイオンはＰ―領
域２２を形成するように打ち込まれ、このＰ―領
域は約500Åの厚さの加熱成長されたゲート用酸
化物層２４で覆われる。ポリシリコン・ゲート２
６はゲート用酸化物層の上に被着されそしてリン
を打ち込まれる。このゲートは又、Ｎ＋ソース２
８及びＮ＋ドレイン３０を形成する場合にひそイ
オン打ち込み工程において自己整列の役目を果
す。
分が示され、そこにMOS FET装置が認められ
る。即ち、この装置は、たとえば第２図に示す孤
立したランド２０を作るように第１図のポリシリ
コン層１４を酸化物レベルまで下方向に且つ選択
的に食刻することにより作られる方が好ましい。
ボロンのような代表的な不純物のイオンはＰ―領
域２２を形成するように打ち込まれ、このＰ―領
域は約500Åの厚さの加熱成長されたゲート用酸
化物層２４で覆われる。ポリシリコン・ゲート２
６はゲート用酸化物層の上に被着されそしてリン
を打ち込まれる。このゲートは又、Ｎ＋ソース２
８及びＮ＋ドレイン３０を形成する場合にひそイ
オン打ち込み工程において自己整列の役目を果
す。
次の例は、本発明の改良された方法の良好な特
別の実施例を示す。
別の実施例を示す。
第１実施例
約1500Åの厚さを有するSiO2の薄膜すなわち
層は、200ミクロンの厚さの半結晶性シリコン・
リボンの上に加熱成長された。約4200Åの厚さの
ポリシリコン層は、低圧力の化学的蒸着として公
知の技法によつて上記の加熱形成されたSiO2の
上に成長された。このような構造は第１図を参照
することにより認識できる。レーザー装置１２は
次の変数、すなわち180μmに等しい１／ｅスポツ
ト寸法、10cm／秒に等しい走査速度、50％に等し
い重なり及び約3.4ジユール／cm2乃至4.5ジユー
ル／cm2のエネルギ密度で動作された。
層は、200ミクロンの厚さの半結晶性シリコン・
リボンの上に加熱成長された。約4200Åの厚さの
ポリシリコン層は、低圧力の化学的蒸着として公
知の技法によつて上記の加熱形成されたSiO2の
上に成長された。このような構造は第１図を参照
することにより認識できる。レーザー装置１２は
次の変数、すなわち180μmに等しい１／ｅスポツ
ト寸法、10cm／秒に等しい走査速度、50％に等し
い重なり及び約3.4ジユール／cm2乃至4.5ジユー
ル／cm2のエネルギ密度で動作された。
第２実施例
第１実施例と同じレーザー用変数が使用され
た。しかしながら、熱SiO2の上に形成された化
学的蒸着のSiO2の層の上にポリシリコンを成長
させることによりやや異なる構造が作られた。熱
SiO2は約1500Åの厚さを有しそして化学的熱蒸
着のSiO2の層は約1000Åの厚さを有する。
た。しかしながら、熱SiO2の上に形成された化
学的蒸着のSiO2の層の上にポリシリコンを成長
させることによりやや異なる構造が作られた。熱
SiO2は約1500Åの厚さを有しそして化学的熱蒸
着のSiO2の層は約1000Åの厚さを有する。
第３実施例
第１実施例及び第２実施例と同じレーザー用変
数が利用された。しかしながら、ポリシリコン層
は1000Åの厚さを有するSi3N4の層の上に成長さ
れた。Si3N4の層は、約1500Åの厚さの熱SiO2層
の上に成長された。
数が利用された。しかしながら、ポリシリコン層
は1000Åの厚さを有するSi3N4の層の上に成長さ
れた。Si3N4の層は、約1500Åの厚さの熱SiO2層
の上に成長された。
開示された全ての実施例の場合に、焼きもどし
前に得られた平均粒子寸法は約0.05μmであつた
が、焼きもどし後に1μmの粒子寸法が認められ
た。本発明の技法に従つて被着され且つレーザー
で焼きもどしされたポリシリコンの特別なサンプ
ルは、3.49ジユール／cm2で焼きもどされて再結晶
されたシリコンを酸化シリコンの上に含みそして
このシリコンの粒子寸法は5μm位の大きさであ
る。
前に得られた平均粒子寸法は約0.05μmであつた
が、焼きもどし後に1μmの粒子寸法が認められ
た。本発明の技法に従つて被着され且つレーザー
で焼きもどしされたポリシリコンの特別なサンプ
ルは、3.49ジユール／cm2で焼きもどされて再結晶
されたシリコンを酸化シリコンの上に含みそして
このシリコンの粒子寸法は5μm位の大きさであ
る。
第１図はリボン基板の上に被着された二酸化シ
リコンの上に形成された単結晶シリコン層に装置
を作るための本発明の処理すなわち技法を示す断
面図、第２図は第１図のモノリシツク構造体の一
部分を拡大して示し且つこの構造体に形成された
NMOS FETのような代表的装置を示す図であ
る。 １２…レーザー装置、１４…ポリシリコン層、
１６…二酸化ケイ素層、１８…基板、１０…モノ
リシツク構造体。
リコンの上に形成された単結晶シリコン層に装置
を作るための本発明の処理すなわち技法を示す断
面図、第２図は第１図のモノリシツク構造体の一
部分を拡大して示し且つこの構造体に形成された
NMOS FETのような代表的装置を示す図であ
る。 １２…レーザー装置、１４…ポリシリコン層、
１６…二酸化ケイ素層、１８…基板、１０…モノ
リシツク構造体。
Claims (1)
- 【特許請求の範囲】 １ (a) 歪み誘起再結晶化に有利な欠陥構造をも
つシリコンの半結晶性リボンを用意し、 (b) 上記リボンの表面に二酸化シリコン層を熱的
に成長させ、 (c) 上記二酸化シリコン層上にポリシリコン層を
形成し、 (d) 上記ポリシリコン層を融解して再結晶させる
ために上記ポリシリコン層をアニールする工程
を有する、 半導体モノリシツク構造体の形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/280,148 US4494300A (en) | 1981-06-30 | 1981-06-30 | Process for forming transistors using silicon ribbons as substrates |
| US280148 | 1981-06-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS586122A JPS586122A (ja) | 1983-01-13 |
| JPH0258779B2 true JPH0258779B2 (ja) | 1990-12-10 |
Family
ID=23071886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57064839A Granted JPS586122A (ja) | 1981-06-30 | 1982-04-20 | 半導体モノリシツク構造体 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4494300A (ja) |
| EP (1) | EP0068094B1 (ja) |
| JP (1) | JPS586122A (ja) |
| DE (1) | DE3278843D1 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59205712A (ja) * | 1983-04-30 | 1984-11-21 | Fujitsu Ltd | 半導体装置の製造方法 |
| US4619034A (en) * | 1983-05-02 | 1986-10-28 | Ncr Corporation | Method of making laser recrystallized silicon-on-insulator nonvolatile memory device |
| JPS6089953A (ja) * | 1983-10-22 | 1985-05-20 | Agency Of Ind Science & Technol | 積層型半導体装置の製造方法 |
| JPH0712086B2 (ja) * | 1984-01-27 | 1995-02-08 | 株式会社日立製作所 | ダイヤフラムセンサの製造方法 |
| JPS60185049A (ja) * | 1984-02-29 | 1985-09-20 | Matsushita Electric Ind Co Ltd | 瞬間湯沸器 |
| FR2572219B1 (fr) * | 1984-10-23 | 1987-05-29 | Efcis | Procede de fabrication de circuits integres sur substrat isolant |
| JPS61256663A (ja) * | 1985-05-09 | 1986-11-14 | Agency Of Ind Science & Technol | 半導体装置 |
| JPS62177909A (ja) * | 1986-01-31 | 1987-08-04 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS62206816A (ja) * | 1986-03-07 | 1987-09-11 | Agency Of Ind Science & Technol | 半導体結晶層の製造方法 |
| US4753895A (en) * | 1987-02-24 | 1988-06-28 | Hughes Aircraft Company | Method of forming low leakage CMOS device on insulating substrate |
| WO1989002095A1 (en) * | 1987-08-27 | 1989-03-09 | Hughes Aircraft Company | Lcmos displays fabricated with implant treated silicon wafers |
| US4839707A (en) * | 1987-08-27 | 1989-06-13 | Hughes Aircraft Company | LCMOS displays fabricated with implant treated silicon wafers |
| US5372836A (en) * | 1992-03-27 | 1994-12-13 | Tokyo Electron Limited | Method of forming polycrystalling silicon film in process of manufacturing LCD |
| US7319504B2 (en) * | 2005-01-27 | 2008-01-15 | Hannstar Display Corp. | Method of repairing a liquid crystal display panel |
| JP4453021B2 (ja) * | 2005-04-01 | 2010-04-21 | セイコーエプソン株式会社 | 半導体装置の製造方法及び半導体製造装置 |
| DE102006034786B4 (de) | 2006-07-27 | 2011-01-20 | Siltronic Ag | Monokristalline Halbleiterscheibe mit defektreduzierten Bereichen und Verfahren zur Ausheilung GOI-relevanter Defekte in einer monokristallinen Halbleiterscheibe |
| JP4362834B2 (ja) * | 2006-10-11 | 2009-11-11 | セイコーエプソン株式会社 | 半導体装置の製造方法、電子機器の製造方法および半導体製造装置 |
| JP4407685B2 (ja) * | 2006-10-11 | 2010-02-03 | セイコーエプソン株式会社 | 半導体装置の製造方法および電子機器の製造方法 |
| CN109406555B (zh) * | 2018-10-15 | 2021-12-07 | 上海华力微电子有限公司 | 一种样品去层次方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3574007A (en) * | 1967-07-19 | 1971-04-06 | Frances Hugle | Method of manufacturing improved mis transistor arrays |
| US3514676A (en) * | 1967-10-25 | 1970-05-26 | North American Rockwell | Insulated gate complementary field effect transistors gate structure |
| US3585088A (en) * | 1968-10-18 | 1971-06-15 | Ibm | Methods of producing single crystals on supporting substrates |
| US4059461A (en) * | 1975-12-10 | 1977-11-22 | Massachusetts Institute Of Technology | Method for improving the crystallinity of semiconductor films by laser beam scanning and the products thereof |
| US4075055A (en) * | 1976-04-16 | 1978-02-21 | International Business Machines Corporation | Method and apparatus for forming an elongated silicon crystalline body using a <110>{211}orientated seed crystal |
| US4116641A (en) * | 1976-04-16 | 1978-09-26 | International Business Machines Corporation | Apparatus for pulling crystal ribbons from a truncated wedge shaped die |
| US4198246A (en) * | 1978-11-27 | 1980-04-15 | Rca Corporation | Pulsed laser irradiation for reducing resistivity of a doped polycrystalline silicon film |
| US4272880A (en) * | 1979-04-20 | 1981-06-16 | Intel Corporation | MOS/SOS Process |
-
1981
- 1981-06-30 US US06/280,148 patent/US4494300A/en not_active Expired - Fee Related
-
1982
- 1982-04-20 JP JP57064839A patent/JPS586122A/ja active Granted
- 1982-04-21 EP EP82103337A patent/EP0068094B1/en not_active Expired
- 1982-04-21 DE DE8282103337T patent/DE3278843D1/de not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| DE3278843D1 (en) | 1988-09-01 |
| US4494300A (en) | 1985-01-22 |
| EP0068094A3 (en) | 1985-09-11 |
| JPS586122A (ja) | 1983-01-13 |
| EP0068094A2 (en) | 1983-01-05 |
| EP0068094B1 (en) | 1988-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0258779B2 (ja) | ||
| EP0085434B1 (en) | Semiconductor devices and method for making the same | |
| CA1197628A (en) | Fabrication of stacked mos devices | |
| US5294556A (en) | Method for fabricating an SOI device in alignment with a device region formed in a semiconductor substrate | |
| US4725561A (en) | Process for the production of mutually electrically insulated monocrystalline silicon islands using laser recrystallization | |
| TW595003B (en) | Thin-film transistor and method for manufacturing same | |
| JPH0410216B2 (ja) | ||
| JPS60245172A (ja) | 絶縁ゲイト型半導体装置 | |
| US5433168A (en) | Method of producing semiconductor substrate | |
| Jastrzebski | Silicon on insulators: Different approaches-A review | |
| JPH0132648B2 (ja) | ||
| Kawamura et al. | Laser recrystallization of Si over SiO2 with a heat‐sink structure | |
| US4678538A (en) | Process for the production of an insulating support on an oriented monocrystalline silicon film with localized defects | |
| JPH06132218A (ja) | 半導体結晶の成長方法及びｍｏｓ型トランジスタの作製方法 | |
| JPS6159818A (ja) | 半導体装置の製造方法 | |
| JPS63174308A (ja) | 半導体薄膜結晶層の製造方法 | |
| JPS6043814A (ja) | 半導体結晶薄膜の製造方法 | |
| JP2773203B2 (ja) | 半導体装置の製造方法 | |
| JPH04373171A (ja) | 半導体素子の作製方法 | |
| JPH01214110A (ja) | 半導体装置の製造方法 | |
| JPH077829B2 (ja) | 半導体装置およびその製法 | |
| JPS61116821A (ja) | 単結晶薄膜の形成方法 | |
| JPH0228560B2 (ja) | Tanketsushoshirikonmakukeiseiho | |
| JPH08250741A (ja) | 薄膜半導体装置およびその製造方法 | |
| JPH0845837A (ja) | 多結晶半導体膜の製造方法 |