JPS586122A - 半導体モノリシツク構造体 - Google Patents

半導体モノリシツク構造体

Info

Publication number
JPS586122A
JPS586122A JP57064839A JP6483982A JPS586122A JP S586122 A JPS586122 A JP S586122A JP 57064839 A JP57064839 A JP 57064839A JP 6483982 A JP6483982 A JP 6483982A JP S586122 A JPS586122 A JP S586122A
Authority
JP
Japan
Prior art keywords
silicon
polysilicon
layer
ribbon
monolithic structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57064839A
Other languages
English (en)
Other versions
JPH0258779B2 (ja
Inventor
ギユンタ−・ヘルベルト・シユウツタケ
キユエイ・エイチ・ヤング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS586122A publication Critical patent/JPS586122A/ja
Publication of JPH0258779B2 publication Critical patent/JPH0258779B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76248—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using lateral overgrowth techniques, i.e. ELO techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体集積回路の処理及びこの処理によって形
成された装置に係り、更に具体的には二酸化ケイ素絶縁
体の上に形成されて焼きもどされたポリシリコンから構
成された適当な層忙た。とえばトランジスタの！うな能
動装置を形成する技法に係る。
集積回路の開発が単結晶基板、具体的にはシリコン基板
の利用性を基礎として安くなってきているけれども、通
常の技法に制限が存在することが認識されている。すな
わち、このような基板あるいは通常行なわれるようにこ
のような基板の上に成長された玉ビターキシャルｌｉＫ
は２次元の集積１路しか形成できないという制墾が認識
されている。
前述の制限を解決するものとして、大きな関心が゛ポリ
シリコンの上に注がれる。ポリシリコンはその上に二酸
化ケイ素を更に成長させ得るので、もしも装置構造に適
する処理領域を作るための焼きもどしのような処理によ
ってポリシリコンが適当に処理できるならば、このよう
に焼きもどされたポリシリコンに作られた回路全体は酸
化物で覆われてもよく又別のポリシリコン層が別のレベ
ルの回路を形成するように順次に作られ得号二焼きもＥ
し嘔れないポリシリコンが装置形成忙関して適当でない
という理由社、このポリシリコンが直径５００λの程度
にでたらめに配向された結晶粒子から構成されそしてこ
れ故に粒子化石れた粒子の夫々の境界においてキャリア
の流れが阻止され、この結果低い移動度が生じキして悪
い装置特性を与えるということにある。
、本発明が十分に理解できるように、ある背景資料、具
体的にはＥＬＥＣＴＲＯＮＳの１９・７９年１１月２２
日付の記事が参照できる。この記事の第３９頁にはサフ
ァイアの一トのシリコン（ＳＯＳ　）に作られた装置に
匹敵する性能を有する装置が形成されそして容易に成長
された酸化シリコンの上にこの装置が形成されることが
開示されている。
酸化シリコンによって生じた絶縁は、サファイア基板を
用いることによりすでに達成されたすぐれた絶縁に匹敵
するということガこの記事に示されている。
参照されたこの記事に説明された装置及び技法の長所及
び可能な利点が何であろうとも、開示されたこれらの装
＠め製造処理は単結晶のＰ型シリコン基板から始まる。
従って、開始時点は高価な基板から始まることになる。
これ故に、本発明の主目的は、絶縁体の上に形成された
ポリシリコンに能動装置゛全形成するよう°にすでに公
知の技法を利用することであるが、高価でない基板すな
わちすでに開発された技法に従って成長されたセミクリ
スタル材料から構成されるシリコン・リボンを用いてど
のように行なうことである。これらの製造技法は米国特
許第４０７５０５５号及び同第４１１６６４１号に開示
されている。
基板としてのシリコン・リボンの利用を含む本発明の独
特な製造プロセスによって実質的なコスト剛域が与えら
れる。延ばされたリボンのｒｇｗ利用性のために連続処
理能力が可能となる。更に、このようなリボン１は本来
独特な欠陥構造を固有的に有しておりこの構造はこのリ
ボンの表面に成長された酸化シリコンの上に応力により
誘起されるポリシリコン再訪晶を被着させるのに好都合
に働く。結果的に、再結晶前に得られた粒子よりも大き
な粒子が得られる。同じ基本的結果は、単結晶基板が用
いられる時にも得られるが、非常に大きなコスＩｆ必要
とし且つ所要の一様な再結晶全得るためにプラズマ食刻
処理のような技法を必要とする。
前述の目的及びその他の目的を達成するに当り、本発明
の主な特徴は独特な処理、及びこの処理によって作られ
ん構造体を含んでいる。この処理は、シリコンの半結晶
性リボン會甲意する工程、二酸化ケイ素層ヲこのリボン
の表面に形成する工程、この喰化唱の上にポリシリコン
１１形成する工程及びこのポリシリコン唱ヲ部分的に溶
融させ１つ再結晶させるように焼きもどしこれによりこ
のよう１溶融処理及び再結晶の早前に存在した粒子寸法
よりも大きい粒子寸法にする工程から成る。この構造体
は、モノリシックとして特徴づけられそして基板として
のシリコンの半結晶性リボン、この基板の表面上の二酸
化ケイ素１’２びこの酸化層の上の焼きもどされたポリ
シリコン層を含んでいる。
改良された処理の特別な特徴は、前述の焼きもどし操作
によって作られ・た再結晶のポリシリコン層にＭＯＳ　
　ＰＥＴ−（ＭＯ８電界効果トランジスタ）のような能
動装＠を形成することを含む。このＭＯＳ　　ＦＥＴは
公知の半導体製電てあり、このような装置はこの技術分
野において公知の通常の技法によって達成され、この技
法はフォトリソグラフィック・マスクの形成、拡散工程
等を含んでいる。従って、特別な構造体は多数のこれら
の装置を前述のようなモノリシックに形成して達成でき
、このモノリシックは基板として役目を果す半結晶性シ
リコン・リボン捺含んでいる。
諸国全参照するに、第１図に示す如くレーザー装置１２
の動作によってモノリシック構造体を作ることに本発明
の処理が向けられることがわかる。
すなわちレーザー装置は二酸化ケイ素層１６の上に形成
された鎖結晶シリコン層１４を焼きもどすために用いら
れる。
この処理の全体は、この技術分野におい、て公知の種々
の操作及び技法ケ独特に利用する。かくしされる基板１
８は米国特許第４１１・６６４１号に開示されたような
方法に従って作られる。すなわち、少なくとも１つの毛
細管をそこに・有する通常の面取りしたくさび型構造体
である型を用いて細長いシリコン結晶本体を形成するよ
うな方法を用いる事が好ましい。この型は、溶嘔した材
料が毛細管へ移動しそして毛細管作用によりこの型の表
面へ移動し、これによりこの型の先端表面、を覆う溶融
シリコンの薄膜が作られるようにこの溶融材料の中に部
分的に沈められて位置づけられる。
米国特許第４１１６６４１号の技法を詳細に述べると、
この特許の第４図には、連続なシリコン・す°ボンの成
長装装置及びこの装置によって形成されｍＩＪボン８３
の１形態が示されている。
この技術分野において公知の他の技法が所望のシリコン
・リボンを作るために同様に利用できることが認識され
る。基本的すなわち重要な考慮点は、ひずみを誘発した
再結晶の能動装置材料を与える欠陥構造体をリボンが有
することである。リボンの表面上に成長された酸化シリ
コンの上に被”着されるべきポリシリコノ層にすでに存
在する粒子より、も非常に大きな且つ適当に配向された
粒子が得られることが望まれる、。
同様に、通常の技法が二酸化ケイ素層１６全形成するた
めに実行されそしてこの喝は約１ミクロンの厚さを有す
るように成長される事が好ましい。
この層が一様な；草さであり、一様なブレークダウン電
圧を有しそして実質的にピンホールを有していないこと
がもちろん基本である。約０５ミクロンの厚さを有しそ
してドープされていないポリシリコン−１４は次に二酸
化ケイ素層１６の上に被着される。
レーザー装置１２は、パルス周波数を２倍にしたネオジ
ウム−イツト′リウムーアルミニウムーガーネットのレ
ーザーから成り、このレーザーはポリシリコン１梼１４
の上を溶融させるためにこの層１４全走査するように動
作できる。レーザー装置１２の使用によって得ることが
できる重大な結果は、ポリシリコン層１４が置かれすな
わち被着された時にすでに存在した粒子よりも非常に大
きな粒子が部分的溶融による再結晶化によって得られる
ことである。このように結晶化された材料は、すでに述
べたようにすぐれた装置特性を有する。
多様な装置が、ポリシリコン１１４の内部に作られるよ
うに選択される。代表的にＩは、ＭＯ，５ＦＥＴのよう
な装置が形成されそしてこの装置は多様な幅対長さの比
のＮ−チャネル装置のようにエンハンス・モード及びデ
プリーション・モードの両方において作ることができる
。
第２図を参照するに、第１図の構造体の拡大部分が示さ
れ、そこにＭＯ８ＦＥＴ装置が昭められる。即ち、この
装置は、たとえば第２図に示す孤立したランド２０全作
るように第１図のポリシリコン層１４を酸化物レベルま
で下方向に且つ選択的に食刻することにより作られる方
が好ましい。
ボロンのような代表的な不純物のイオンはＰ−領域２２
全形成するように打ち込まれ、このＰ−領域は約５００
にの厚さの加熱成長されたゲート用酸化物層２４で覆わ
れる。ポリシリコン・ゲート２６はゲート用酸化物層の
上に被着されそしてリンを打ち込まれる。このゲートは
又、Ｎ＋ソース２８及びＮ＋ドレイン３０を形成する場
合にひそイオン打ち込み工程において自己整列の役目を
果す。
次の例は、本発明の改良された方法の良好な特別の実施
例を示す。
第１実施例 約１５００にの厚さを有す、５−８ｔ０２の薄膜すなわ
ち層は、２００ミクロンの厚さの半結晶性シリコン・リ
ボンの上に加熱晟長１れた。１４２ｏ・ＯＸの原石のポ
リシリコノ層は、低圧力の化学的蒸着として公知の技法
によって上記の加熱形成され＊５ｉＯｚの上に成長式れ
た。このようなＷｔ造（ は第１画を参照することにより認識できる。レーザー装
置１２は次の変数、すなわち１８０μｍに等しいｉ　／
　ｅスポット寸法、１０ｔｒｎ／秒に等しい走査速度、
５０％に等しい重なり及び約３４ジユール／ｃｒｎ２乃
至４５ジユール／　ｃｍ　”、のエネルギ密度で動作逼
れた。
第２実施例 第１実施例と同じレーザー用変数が使用された。
しかしながら、熱Ｓ　ｉ　Ｏ，２の上に形成された在学
的蒸着の５ｉ０２の１橿の、ヒにポリシリコンを成長さ
せることによりやや異なる構造が作られた。熱Ｓｉｎｇ
は約１ｓｏｏＸの厚さを有しそして化学的熱蒸着の５ｉ
０２の層は約１０００Ｘの厚さを有する。
第３実施例 第１実施例及び第２実施例と同じレーザー用変数が利用
された。しかしながら、ポリシリコ７層は１ｏｏｏｉの
厚さを有するＳｉ３Ｎ４の層の上に成長された’、Ｓ　
ｉ３　Ｎ４の層は、約’１ｓ　ｏ　ＯＸ＼ の厚さの熱５ｉ０２の１の上に成長された。
開示された全ての実施例の場合に、焼きもどし前に得ら
れた平均粒子寸法は約０，０５μｍであったが、焼きも
どし後に１μｍの粒子寸法が認められた。本発明の技法
に従って被着され且つレーザーで焼きもどしされたボ゛
リシリコンの特別なサンプルは、５．４９ジユール／ｃ
Ｉｎ２で焼きもどされて再結晶されたシリコンヲ酸化シ
リコンの上に含みそしてこのシリコンの粒子寸法は５μ
ｍ位の太きさである。
【図面の簡単な説明】
第１図はリボン基板の上に被着された二酸化シリコンの
上に形成された単結晶シリコン層に装置を作るための本
発明の処理すなわち技法を示す断面図、第２図は第１図
のモノリシック構造体の一部分を拡大゛して示し１つこ
の構造体に形成されたＭＯＳ　　ＦＥＴのような代表的
装＠を示す図である。 １２・・・・レーザー装置、１４・・・・ポリシリコン
。 層、１６・・・・二酸化ケイ素層１，１８・・・・基板
、１０・・・・モノリシック構造体。 出願人　　インターナシラカル・ビジネス・マシ七Ｘズ
・コーポレークヨン代理人　弁理士　　山　　　本　　
　仁　　　朗（外１名）、。

Claims (1)

  1. 【特許請求の範囲】 半導体モノリシック構造体において、 シリコンの半結晶性リボンから構成され九基板と、 上記リボンの表面に形成場れた酸化シリコン層と、 上記酸化シリコン層の上に形成された再結晶ポリシリコ
    ン層と、 からなる半導体モノリシック構造体。
JP57064839A 1981-06-30 1982-04-20 半導体モノリシツク構造体 Granted JPS586122A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/280,148 US4494300A (en) 1981-06-30 1981-06-30 Process for forming transistors using silicon ribbons as substrates
US280148 1981-06-30

Publications (2)

Publication Number Publication Date
JPS586122A true JPS586122A (ja) 1983-01-13
JPH0258779B2 JPH0258779B2 (ja) 1990-12-10

Family

ID=23071886

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57064839A Granted JPS586122A (ja) 1981-06-30 1982-04-20 半導体モノリシツク構造体

Country Status (4)

Country Link
US (1) US4494300A (ja)
EP (1) EP0068094B1 (ja)
JP (1) JPS586122A (ja)
DE (1) DE3278843D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60185049A (ja) * 1984-02-29 1985-09-20 Matsushita Electric Ind Co Ltd 瞬間湯沸器

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59205712A (ja) * 1983-04-30 1984-11-21 Fujitsu Ltd 半導体装置の製造方法
US4619034A (en) * 1983-05-02 1986-10-28 Ncr Corporation Method of making laser recrystallized silicon-on-insulator nonvolatile memory device
JPS6089953A (ja) * 1983-10-22 1985-05-20 Agency Of Ind Science & Technol 積層型半導体装置の製造方法
JPH0712086B2 (ja) * 1984-01-27 1995-02-08 株式会社日立製作所 ダイヤフラムセンサの製造方法
FR2572219B1 (fr) * 1984-10-23 1987-05-29 Efcis Procede de fabrication de circuits integres sur substrat isolant
JPS61256663A (ja) * 1985-05-09 1986-11-14 Agency Of Ind Science & Technol 半導体装置
JPS62177909A (ja) * 1986-01-31 1987-08-04 Hitachi Ltd 半導体装置の製造方法
JPS62206816A (ja) * 1986-03-07 1987-09-11 Agency Of Ind Science & Technol 半導体結晶層の製造方法
US4753895A (en) * 1987-02-24 1988-06-28 Hughes Aircraft Company Method of forming low leakage CMOS device on insulating substrate
WO1989002095A1 (en) * 1987-08-27 1989-03-09 Hughes Aircraft Company Lcmos displays fabricated with implant treated silicon wafers
US4839707A (en) * 1987-08-27 1989-06-13 Hughes Aircraft Company LCMOS displays fabricated with implant treated silicon wafers
US5372836A (en) * 1992-03-27 1994-12-13 Tokyo Electron Limited Method of forming polycrystalling silicon film in process of manufacturing LCD
US7319504B2 (en) * 2005-01-27 2008-01-15 Hannstar Display Corp. Method of repairing a liquid crystal display panel
JP4453021B2 (ja) * 2005-04-01 2010-04-21 セイコーエプソン株式会社 半導体装置の製造方法及び半導体製造装置
DE102006034786B4 (de) 2006-07-27 2011-01-20 Siltronic Ag Monokristalline Halbleiterscheibe mit defektreduzierten Bereichen und Verfahren zur Ausheilung GOI-relevanter Defekte in einer monokristallinen Halbleiterscheibe
JP4407685B2 (ja) * 2006-10-11 2010-02-03 セイコーエプソン株式会社 半導体装置の製造方法および電子機器の製造方法
JP4362834B2 (ja) * 2006-10-11 2009-11-11 セイコーエプソン株式会社 半導体装置の製造方法、電子機器の製造方法および半導体製造装置
CN109406555B (zh) * 2018-10-15 2021-12-07 上海华力微电子有限公司 一种样品去层次方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3574007A (en) * 1967-07-19 1971-04-06 Frances Hugle Method of manufacturing improved mis transistor arrays
US3514676A (en) * 1967-10-25 1970-05-26 North American Rockwell Insulated gate complementary field effect transistors gate structure
US3585088A (en) * 1968-10-18 1971-06-15 Ibm Methods of producing single crystals on supporting substrates
US4059461A (en) * 1975-12-10 1977-11-22 Massachusetts Institute Of Technology Method for improving the crystallinity of semiconductor films by laser beam scanning and the products thereof
US4075055A (en) * 1976-04-16 1978-02-21 International Business Machines Corporation Method and apparatus for forming an elongated silicon crystalline body using a <110>{211}orientated seed crystal
US4116641A (en) * 1976-04-16 1978-09-26 International Business Machines Corporation Apparatus for pulling crystal ribbons from a truncated wedge shaped die
US4198246A (en) * 1978-11-27 1980-04-15 Rca Corporation Pulsed laser irradiation for reducing resistivity of a doped polycrystalline silicon film
US4272880A (en) * 1979-04-20 1981-06-16 Intel Corporation MOS/SOS Process

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60185049A (ja) * 1984-02-29 1985-09-20 Matsushita Electric Ind Co Ltd 瞬間湯沸器
JPH052895B2 (ja) * 1984-02-29 1993-01-13 Matsushita Electric Ind Co Ltd

Also Published As

Publication number Publication date
US4494300A (en) 1985-01-22
JPH0258779B2 (ja) 1990-12-10
EP0068094A2 (en) 1983-01-05
EP0068094B1 (en) 1988-07-27
DE3278843D1 (en) 1988-09-01
EP0068094A3 (en) 1985-09-11

Similar Documents

Publication Publication Date Title
JPS586122A (ja) 半導体モノリシツク構造体
US4725561A (en) Process for the production of mutually electrically insulated monocrystalline silicon islands using laser recrystallization
JPS58164219A (ja) 積層型半導体装置の製造方法
US7118942B1 (en) Method of making atomic integrated circuit device
JPS58176929A (ja) 半導体装置の製造方法
JPS58192381A (ja) Ｍｏｓ電界効果トランジスタの製造方法
JPH0379035A (ja) Ｍｏｓトランジスタ及びその製造方法
JPS58175853A (ja) 半導体装置
JPS5825221A (ja) 半導体装置の製造方法
JP2503209B2 (ja) 半導体装置の製造方法
US5179030A (en) Method of fabricating a buried zener diode simultaneously with other semiconductor devices
JPH02170522A (ja) 半導体装置の製造方法
JPS62296563A (ja) 絶縁ゲ−ト型トランジスタおよびその製造方法
JPH0235710A (ja) 薄膜半導体層の形成方法
KR910020917A (ko) 부동 게이트 전계효과 트랜지스터 구조 및 그 제조 방법
JPS6043814A (ja) 半導体結晶薄膜の製造方法
JPS63174308A (ja) 半導体薄膜結晶層の製造方法
JPS5893215A (ja) 半導体単結晶薄膜の製造方法
KR0142886B1 (ko) 모스 박막 트랜지스터 제조방법
JPS635559A (ja) 半導体装置の製造方法
JPH077748B2 (ja) 半導体装置の製造方法
JPS62145719A (ja) 半導体薄膜結晶層の製造方法
JPH02260456A (ja) 半導体装置の製造方法
JPS62206813A (ja) 再結晶化処理用保護膜
JPH0294624A (ja) 半導体装置