KR0142886B1 - 모스 박막 트랜지스터 제조방법 - Google Patents
모스 박막 트랜지스터 제조방법Info
- Publication number
- KR0142886B1 KR0142886B1 KR1019900008486A KR900008486A KR0142886B1 KR 0142886 B1 KR0142886 B1 KR 0142886B1 KR 1019900008486 A KR1019900008486 A KR 1019900008486A KR 900008486 A KR900008486 A KR 900008486A KR 0142886 B1 KR0142886 B1 KR 0142886B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- forming
- polycrystalline silicon
- drain
- gate electrode
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 9
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000010408 film Substances 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- 239000013078 crystal Substances 0.000 claims description 5
- 239000010409 thin film Substances 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 4
- 238000001953 recrystallisation Methods 0.000 claims description 2
- 230000010354 integration Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
내용 없음
Description
제1도는 종래 모스 트랜지스터의 단면도.
제2도는 본 발명의 제조공정을 나타낸 단면도.
*도면의 주요부분에 대한 부호의 설명
1:기판 2:웰
3:산화막 4,4a:접촉창
5:다결정 실리콘 6:게이트 산화막
7:게이트 전극 8:소오스
9:드레인 10:절연막
11:메탈
본 발명은 트랜지스터의 누설전류를 감소시켜 반도체 집적회로의 고집적화에 적당하도록 한 모스 박막 트랜지스터 제조방법에 관한 것이다.
종래에는 모스 박막 트랜지스터를 제조하기 위하여 제1도에 도시된 바와 같이 기판(12) 위에 절연막(13)을 형성하고 이 절연막(13) 위에 다결정 실리콘(14)을 디포지션한 후 식각하여 소자를 분리시켰다.
그리고 분리된 다결정 실리콘(14) 위에 게이트 산화막(15)을 형성하고 그 위에 게이트 전극용 다결정 실리콘을 입힌 후 사진 및 식각공정에 의하여 게이트전극(16)을 형성하였다.
이 후 이온주입으로 모스 트랜지스터의 드레인(17)과 소오스(18)를 형성하고 절연막(19)을 형성한 후 접촉창(Contact Window)을 형성하여 메탈(11)을 입히고 사진 및 식각공정으로 소자간 결선을 하였다.
이와 같이 제조되는 종래의 박막 트랜지스터에 있어서는 드레인(17)과 소오스(18)에 전압을 인가하고 게이트전극(16)에 한계전압(VT) 이상의 전압을 가하면 게이트(20) 영역에 있는 소수 캐리어(Minority Carrier)가 전계(Electric Field)에 의하여 게이트전극(16)쪽으로 끌려와서 게이트전극(16) 밑부분에는 반도체의 극성이 역전되었다.
따라서, 이 부분에 채널이 형성되어 드레인(17)과 소오스(18) 사이에 전류가 흐르게 되었다.
그러나, 상기와 같은 종래의 박막 트랜지스터는 다결정 실리콘(14)을 소자형성영역으로 사용하였기 때문에 실리콘의 결정 결함에 의한 누설전류가 많이 흐르게 되어 회로의 특성이 나빠지게 되었다.
또한, 이러한 누설전류를 줄이기 위하여는 큰 게이트 영역이 요구되어 고집적도의 소자 제조에 부적합하였으며, 특히 게이트 영역에 바이어스를 가해주기 위해서는 게이트 영역에 전극을 연결해야 하므로 이에 따른 면적이 소모되었다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위한 것으로 이를 첨부된 도면 제2도를 참고로 하여 상세히 설명하면 다음과 같다.
본 발명은 면적(A)와 같이 반도체 기판(1) 위에 기판과 반대형의 웰(Well)(2)을 형성하고 (B)와 같이 산화막(3)을 성장시킨다.
그리고, (C)와 같이 사진 및 식각 공정으로 산화막(3)을 선택적으로 제거하여 접촉장(Contact Window)(4)(4a)을 형성한다.
이 후 (D)와 같이 다결정 실리콘(5)을 형성하고 열처리(Annelal)공정을 행하면 접촉장(4)(4a)에 의해 노출된 기판(1) 및 웰(2) 부분과 다결정 실리콘(5)이 접촉되어 이 접촉된 부분의 다결정실리콘(5)이 재결정화(Recrystallizaton)되기 시작한다.
이 후 일정시간이 지나면(E)와 같이 재결정화된 부분(5a) 즉, 단결정부분이 생기며 그 위에(F)와 같이 게이트 산화막(6)을 형성한 후 사진 및 식각공정으로 소자를 분리시킨다.
그리고 (G)와 같이 게이트 전극용 다결정 실리콘을 입힌 후에 사진 및 식각공정으로 게이트전극(7)을 형성하고 이온주입을 실시하여 소오스(8)와 드레인(9)을 형성한다.
이 후(H)와 같이 게이트전극(7) 위에 층간 절연막(10)을 형성하고 접촉장을 형성한 후 메탈(11)을 입히면 앤-모스 혹은 픽-모스 혹은 씨-모스 트랜지스터를 제조할 수 있다.
여기서, a는 채널의 경계, b는 단결정과 다결정의 경계를 나타낸다.
이와 같은 제조공정을 갖는 본 발명은 종래의 다결정 실리콘을 사용하므로 인하여 발생하기 쉬운 누설전류를 재결정화에 의한 다결정+단결정으로 형성하므로 누설전류 문제를 해결할 수 있음은 물론 종래의 모스 트랜지스터에 대체하여 사용할 경우 로코스(LOCOS)공정이 필요없어지며, 이에 따른 새부리 형상(Bird's Beak)이 없어져 고집적화를 얻을 수 있는 효과가 있다.
Claims (2)
- 반도체 기판 위에 산화막을 형성하고 이 산화막을 형성하고 이 산화막 위에 다결정 실리콘을 입혀 이온주입에 의해 소오스와 드레인을 형성하므로 모스트랜지스터를 제조할 수 있는 방법에 있어서, 기판에 웰을 형성하고 그 위에 산화막을 성장시킨 후 이 산화막을 부분식각하여 접촉장을 형성하는 공정; 다결정실리콘을 형성하여 접촉창 부분에 재결정화에 의한 단결정을 형성하는 공정; 게이트 산화막, 게이트 전극을 형성한 후 이온주입하여 소오스, 드레인을 형성하는 공정; 절연막, 메탈을 형성하는 통상의 공정을 순차적으로 실시하여 이루어짐을 특징으로 하는 모스 박막 트랜지스터 제조방법.
- 제1항에 있어서, 웰은 기판과 반대의 극성을 갖제함을 특징으로 하는 모스 박막 트랜지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900008486A KR0142886B1 (ko) | 1990-06-09 | 1990-06-09 | 모스 박막 트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900008486A KR0142886B1 (ko) | 1990-06-09 | 1990-06-09 | 모스 박막 트랜지스터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920001656A KR920001656A (ko) | 1992-01-30 |
| KR0142886B1 true KR0142886B1 (ko) | 1998-08-17 |
Family
ID=19299944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900008486A KR0142886B1 (ko) | 1990-06-09 | 1990-06-09 | 모스 박막 트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0142886B1 (ko) |
-
1990
- 1990-06-09 KR KR1019900008486A patent/KR0142886B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR920001656A (ko) | 1992-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4329186A (en) | Simultaneously forming fully implanted DMOS together with enhancement and depletion mode MOSFET devices | |
| US4272880A (en) | MOS/SOS Process | |
| US5877513A (en) | Semiconductor integrated circuit | |
| US4395726A (en) | Semiconductor device of silicon on sapphire structure having FETs with different thickness polycrystalline silicon films | |
| US4463492A (en) | Method of forming a semiconductor device on insulating substrate by selective amorphosization followed by simultaneous activation and reconversion to single crystal state | |
| US4346512A (en) | Integrated circuit manufacturing method | |
| US4393572A (en) | Method of making low leakage N-channel SOS transistors utilizing positive photoresist masking techniques | |
| JPH05160396A (ja) | Ｍｏｓ形電界効果トランジスタ | |
| JPS61187224A (ja) | シリコン基板上に電界効果装置を製造する方法 | |
| US4507846A (en) | Method for making complementary MOS semiconductor devices | |
| US4679303A (en) | Method of fabricating high density MOSFETs with field aligned channel stops | |
| US5597738A (en) | Method for forming isolated CMOS structures on SOI structures | |
| GB2064866A (en) | Field effect semiconductor device | |
| US4722912A (en) | Method of forming a semiconductor structure | |
| KR0142886B1 (ko) | 모스 박막 트랜지스터 제조방법 | |
| EP0152625A2 (en) | Method for fabricating a semiconductor device having a polycrystalline silicon-active region. | |
| KR930008905B1 (ko) | 다층구조의 시모스 트랜지스터의 제조방법 | |
| JPH06302826A (ja) | 絶縁ゲート電界効果トランジスタ及びその製造方法 | |
| KR100232174B1 (ko) | 반도체 장치의 박막트랜지스터 제조방법 | |
| KR0172814B1 (ko) | 실리콘 성장을 이용한 soi의 제조방법 | |
| KR19980057879A (ko) | 비대칭 ldd 구조를 갖는 반도체 장치 제조방법 | |
| JPS57211263A (en) | Manufacture of complementary mos semiconductor device | |
| JPS6097662A (ja) | 半導体装置の製造方法 | |
| JPH0260131A (ja) | 電界効果半導体装置の製造方法 | |
| KR970003916B1 (ko) | 소오스 및 드레인 깊이 확장부를 가진 반도체장치 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090327 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |