KR19980057879A - 비대칭 ldd 구조를 갖는 반도체 장치 제조방법 - Google Patents

Abstract

본 발명은 드레인(drain) 방향의 게이트 하면 부분에만 LDD 영역을 형성한 비대칭 LDD 영역을 갖는 반도체 장치를 제조하는 방법에 관한 것으로서, (a) 단결정 실리콘 기판 상에 소자가 형성될 N 영역 및 P 영역이 형성되어 있고, 그 기판 상부면에 게이트 산화막 및 게이트가 소정 형상으로 패턴화된 반도체 기판을 준비하는 단계; (b) 상기 반도체 기판에 사진공정을 진행하여 선택적으로 상기 게이트와 기판의 일측면을 노출시키도록 포토레지스트를 도포하고, 이온 주입 공정을 실시하여 LDD 영역을 형성하고, 포토레지스트를 제거하는 단계; (c) 상기 게이트의 양측 면에 스패이서를 형성하고, 상기 반도체 기판에 사진공정을 진행하여 상기 (b)단계와 반대되는 패턴으로 포토레지스트를 형성하고, 그 포토레지스트로 노출된 스패이서를 식각하여 제거하는 단계; (d) 상기 반도체 기판에 할로 이온주입 공정을 실시하고, 상기 포토레지스트를 제거한 다음 상기 반도체 기판에 버퍼 산화막을 형성하고, 이온 주입을 실시하여 고농도 영역을 형성하는 단계; 를 포함하는 것을 특징으로 하는 비대칭 LDD 영역을 갖는 반도체 장치의 제조방법을 제공하여 소오스 영역에 있는 LDD 영역이 제거되어 전류 구동력이 향상되고 신뢰성이 우수한 반도체 장치를 제공한다.

Description

비대칭 LDD 구조를 갖는 반도체 장치 제조방법(Method for manufacturing semiconductor device having unsymmetrical LDD structure)

본 발명은 비대칭 LDD 영역을 갖는 반도체 장치 제조방법에 관한 것으로서, 보다 상세하게는 드레인(drain) 방향의 게이트 하면 부분에만 LDD 영역을 형성한 비대칭 LDD 영역을 갖는 반도체 장치를 제조하는 방법에 관한 것이다.

현재 반도체 장치의 제조 기술이 발전하면서 전계효과 트랜지스터(MOSFET : MOS field effect transistor)가 등장하여 소자구조에 눈부신 발전을 거듭해 오고 있다. 또한, 소자의 크기가 미세화 될수록 종전의 LDD나 DDD(double diffused drain)로는 소자의 특성은 물론 핫 캐리어(hot carrier)로 인하여 반도체 제품의 신뢰성을 보장할 수 없게 되었다.

이는 전원전압은 그대로 이거나 조금 낮아진 반면 소자의 크기는 급격히 줄어들었기 때문에 채널내 전계의 세기가 커지면서 핫 캐리어의 영향은 더 크게 작용하기 때문이다.

이하, 도면을 참조하여 종래 기술에 의한 MOSFET의 LDD 구조를 갖는 반도체 장치를 설명하기로 한다.

도 1은 종래 기술에 의한 반도체 기판 상에 LDD를 갖는 트랜지스터의 모양을 나타내는 단면도이다.

반도체 기판(10)상에 게이트 산화막(20)이 박막으로 형성되어 있고, 그 게이트 산화막(20) 상부면에는 다결정 실리콘으로 이루어진 게이트(30)가 형성되어 있으며, 그 게이트(30)의 하부 양쪽 측면 일부분에는 저농도의 불순물이 주입되어 있는 LDD 영역(60, 65)이 있으며, 그 LDD 영역(60, 65) 외각의 반도체 기판(10)에는 불순물이 고농도로 함유된 고농도 영역(70, 75)이 형성되어 있는 모양을 나타내고 있다. 그리고, 상기 게이트의 양측면에는 산화막 재질의 스패이서(40)가 형성되어 있는 모양을 나타내고 있다.

상기 반도체 기판은 일반적인 단결정 실리콘(Si)으로 이루어져 있으며, 그 기판에 소정이 불순물을 주입하여 N - well 또는 P - well을 형성한다. 그리고, 반도체 기판을 산화하여 게이트 산화막을 형성하고, 전기 전도성의 다결정 실리콘으로 게이트를 형성한다. 그리고, 그 게이트 주변 하면의 반도체 기판에 불순물을 저농도로 이온 주입하고, 에치 백(etch back) 공정을 이용하여 스패이서를 상기 게이트 양측 면에 형성한 다음 고농도의 불순물을 이온 주입하는 방법으로 형성하여 고농도 영역을 형성한다. 그러면, 상기 스패이서의 하면에는 저농도의 LDD 영역 형성되며, 상기 고농도 영역은 드레인(drain) 및 소오스(source)가 형성되는 부분이다. 이하, 상기 LDD 영역을 갖는 반도체 장치의 제조 공정은 공지기술로 알려져 있으므로 상세한 설명은 생략하기로 한다.

그러나, 이와 같이 트랜지스터의 게이트를 중심으로 LDD 영역이 대칭 구조로 형성되어 있는 반도체 장치는 소오스 부위에 불필요한 LDD 영역을 갖고 있어 전류 구동력을 저하시키는 단점을 갖고 있다. 또한, 이러한 양대칭 구조의 LDD 영역은 드레인 전류를 감소시키고, 반도체 장치의 크기가 미세화 되면서 핫 캐리어(hot carrier)에 의한 신뢰성을 확보하지 못하고 있다.

본 발명의 목적은 양대칭 구조를 갖고 있는 LDD 영역을 비대칭의 구조로 개선하여 상기 전술한 핫 캐리어에 의한 신뢰성 저하의 단점 및 전류 구동력을 저하시키고 있는 단점들을 극복하는데 있다.

도 1은 종래 기술에 의한 반도체 기판 상에 LDD를 갖는 트랜지스터의 모양을 나타내는 단면도.

도 2내지 도 6는 본 발명에 의한 반도체 기판 상에 트랜지스터를 제조하는 공정을 나타내는 단면도.

도면의 주요 부호에 대한 설명

10, 110 : 반도체 기판(substrate)

20, 120 : 게이트 산화막(gate oxide)

30, 130 : 게이트(gate)

40, 140 : 스패이서(spacer)

50, 55, 150, 155 : 고농도 영역

60, 65, 160 : LDD 영역(light doped drain)

154 : 할로 이온주입 (halo implant)

170, 180 : 포토레지스트(photoresist)

190 : 버퍼 산화막(buffer oxide)

상기 목적을 달성하기 위하여 (a) 단결정 실리콘 기판 상에 소자가 형성될 N 영역 및 P 영역이 형성되어 있고, 그 기판 상부면에 게이트 산화막 및 게이트가 소정 형상으로 패턴화된 반도체 기판을 준비하는 단계; (b) 상기 반도체 기판에 사진공정을 진행하여 선택적으로 상기 게이트와 기판의 일측면을 노출시키도록 포토레지스트를 도포하고, 이온 주입 공정을 실시하여 LDD 영역을 형성하고, 포토레지스트를 제거하는 단계; (c) 상기 게이트의 양측면에 스패이서를 형성하고, 상기 반도체 기판에 사진공정을 진행하여 상기 (b)단계와 반대되는 패턴으로 포토레지스트를 형성하고, 그 포토레지스트로 노출된 스패이서를 식각하여 제거하는 단계; (d) 상기 반도체 기판에 할로 이온주입 공정을 실시하고, 상기 포토레지스트를 제거한 다음 상기 반도체 기판에 버퍼 산화막을 형성하고, 이온 주입을 실시하여 고농도 영역을 형성하는 단계; 를 포함하는 것을 특징으로 하는 비대칭 LDD 영역을 갖는 반도체 장치의 제조방법을 제공한다.

이하, 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.

도 2는 반도체 기판상(110)에 박막의 게이트 산화막(120)을 성장시키고, 이온 주입 공정을 진행하여 P 영역(well) 또는 N 영역을 형성하는 모양을 나타내고 있다.

이는 반도체 기판상에 트랜지스터를 형성하기 위한 가장 기본적인 공정이고, 공지기술로 알려져 있으므로 상세한 설명은 생략한다.

도 3은 상기 반도체 기판(110) 상에 사진 공정 및 식각 공정을 진행하여 게이트(130)를 형성하고, 그 게이트(130)의 일측 및 상기 반도체 기판(110) 일측면이 포토레지스트(170)로 덮혀있는 모양을 나타내고 있다. 그리고, 이온 주입 공정을 실시하여 저농도의 LDD 영역(160)이 반도체 기판(110)의 포토레지스트(170)로부터 노출된 부분에 형성되어 있다.

상기 게이트는 다결정 실리콘을 반도체 기판에 적층하고 이를 일반적인 사진 공정 및 식각 공정을 적용하는 방법으로 형성한 다음, 일반적인 사진 공정을 적용하여 상기 반도체 기판에 포토레지스트를 도포하고 패턴화하여 선택적으로 소오스가 형성될 부분만을 포토레지스트로부터 노출시킨다. 그리고, 상기 이온 주입 공정을 실시하여 상기 반도체 기판의 드레인이 될 부분에만 저농도의 LDD 영역을 형성한다. 이는 공지 기술을 이용하는 방법으로 달성할 수 있다.

도 4는 상기 결과물의 반도체 기판(110)에 남아 있던 포토레지스트(170)를 제거하고, 게이트(130)의 양측면에 스패이서(140)를 형성한 다음 사진 공정을 진행하여 상기 도 3의 포토레지스트(170)와 반대되는 패턴의 포토레지스트(180)를 반도체 기판(110)에 형성되어 있는 모양을 나타내고 있다. 그리고, 상기 포토레지스트(180)로 노출된 소오스 방향의 상기 스패이서(140)를 식각하여 제거하고, 상기 반도체 기판(110)에 할로 이온 주입(Halo implant)(154)을 실시하여 소오스 영역에 P 할로 이온 주입 영역(154)을 형성한다.

즉, 상기 도 3에 있던 포토레지스트를 제거하고, 저온 산화(low temperature oxidation : LTO) 공정 또는 고온 산화(high temperature oxidation : HTO) 공정을 실시하여 반도체 기판 상면에 산화막을 형성시키고, 선택적으로 식각하는 반응성 이온 식각(reactive ion etch)하는 방법을 적용하여 스패이서를 형성한다. 이는 일반적인 반도체 제조 공정을 적용하여 형성할 수 있다. 그리고, 상기 반도체 기판에 도 3과 반대되는 성질의 포토레지스트를 도포하고 사진공정을 진행하면, 전술한 포토레지스트와 반대되는 패턴을 얻을 수 있다. 이는 네거티브 포토레지스트(negative photoresist)와 포지티브(positive) 포토레지스트를 번갈아 사용하는 사진공정을 적용하여 새로운 마스크를 제작하지 않고도 형성할 수 있다. 그리고, 그 포토레지스트로부터 노출된 부분에 할로 이온 주입 공정을 진행한다.

도 5는 상기 반도체 기판(110)에 있던 포토레지스트(180)를 제거하고, 버퍼 산화막(190)을 적층한 다음 고농도의 불순물을 주입하는 이온 주입 공정을 진행하여 상기 반도체 기판(110)에 고농도 영역(150, 155)을 형성한다. 상기 고농도 영역(150, 155)은 각각 드레인과 소오스가 된다. 그리고, 버퍼 산화막(190)을 제거하면 도 6과 같이 본 발명에 의한 비대칭 LDD 영역을 갖는 반도체 장치가 된다.

즉, 사진 공정을 적용하여 게이트의 한쪽에 있는 스패이서를 제거하고, 드레인이 되는 부분에만 LDD 영역을 갖게 하는 비대칭 구조를 갖는 MOS Tr(metal oxide semiconductor transistor)를 형성할 수 있다. 이는 전류가 인입되는 소오스의 저항이 감소하게 된다.

따라서, 본 발명에 의한 비대칭 LDD 영역을 갖는 반도체 장치는 소오스 영역에 있는 LDD 영역이 제거되어 전류 구동력이 향상되고, 소오스 영역에 할로(Halo ; 즉, punchthrough stopper) 이온 주입되어 있어 핫 캐리어 신뢰성과 펀치쓰로우(punchthrough) 특성을 얻을 수 있는 이점(利點)이 있다.

Claims (4)

1. (a) 단결정 실리콘 기판 상에 소자가 형성될 N 영역 및 P 영역이 형성되어 있고, 그 기판 상부면에 게이트 산화막 및 게이트가 소정 형상으로 패턴화된 반도체 기판을 준비하는 단계;

   (b) 상기 반도체 기판에 사진공정을 진행하여 선택적으로 상기 게이트와 기판의 일측면을 노출시키도록 포토레지스트를 도포하고, 이온 주입 공정을 실시하여 LDD 영역을 형성하고, 포토레지스트를 제거하는 단계;

   (c) 상기 게이트의 양측 면에 스패이서를 형성하고, 상기 반도체 기판에 사진공정을 진행하여 상기 (b)단계와 반대되는 패턴으로 포토레지스트를 형성하고, 그 포토레지스트로 노출된 스패이서를 식각하여 제거하는 단계;

   (d) 상기 반도체 기판에 할로 이온주입 공정을 실시하고, 상기 포토레지스트를 제거한 다음 상기 반도체 기판에 버퍼 산화막을 형성하고, 이온 주입을 실시하여 고농도 영역을 형성하는 단계;

   를 포함하는 것을 특징으로 하는 비대칭 LDD 영역을 갖는 반도체 장치의 제조방법.
2. 제 1항에 있어서, 상기 (b) 단계의 이온 주입된 부분이 드레인이 되는 것을 특징으로하는 비대칭 LDD 영역을 갖는 반도체 장치의 제조방법.
3. 제 1항에 있어서, 상기 (c) 단계의 스패이서가 제거되는 부분이 소오스가 되는 것을 특징으로 하는 비대칭 LDD 영역을 갖는 반도체 장치의 제조방법.
4. 제 1항에 있어서, 상기 (b)단계의 포토레지스트가 네가티브 포토레지스트이면 (c) 단계의 포토레지스트는 포지티브 포토레지스트로 이루어지는 것을 특징으로 하는 비대칭 LDD 영역을 갖는 반도체 장치의 제조방법.