KR950011022B1 - 모스 트랜지스터 구조 및 제조방법 - Google Patents
모스 트랜지스터 구조 및 제조방법 Download PDFInfo
- Publication number
- KR950011022B1 KR950011022B1 KR1019920014436A KR920014436A KR950011022B1 KR 950011022 B1 KR950011022 B1 KR 950011022B1 KR 1019920014436 A KR1019920014436 A KR 1019920014436A KR 920014436 A KR920014436 A KR 920014436A KR 950011022 B1 KR950011022 B1 KR 950011022B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- bulk
- source region
- gate
- substrate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000005468 ion implantation Methods 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 abstract 1
- 238000007254 oxidation reaction Methods 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 11
- 238000005530 etching Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 101150068246 V-MOS gene Proteins 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
내용 없음.
Description
제1(a)도 내지 제1(c)도는 종래 기술에 따른 브이자 모스 트랜지스터 제조방법을 도시한 공정수순도.
제2(a)도 내지 제2(d)도는 본 발명에 따른 모스 트랜지스터 제조공정을 도시한 공정수순도.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : 에피층
3 : 채널영역 4 : 산화막
5 : 소스영역 6 : 벌크
7 : 드레인영역 8 : 게이트
10 : 우물영역 11 : 트랜치영역
본 발명은 수직구조의 파워 트랜지스터 모스 구조 및 제조방법에 관한 것으로, 특히 수직구조의 채널을 형성하여 소자의 집적도를 향상시킬 수 있을 뿐 아니라 공정 단순화를 기할 수 있도록 한 모스 트랜지스터 구조 및 제조방법에 관한 것이다.
모스 트랜지스터는 일반적으로 수직(Vertical) 채널형과 수평(Lateral)채널형으로 구분되며 수직채널형 모스트랜지스터는 채널 길이가 수평채널보다 길고 드레인영역이 커 파워 모스 트랜지스터에 많이 이용된다.
제1(a)도 내지 제1(c)도는 종래 기술에 따른 브이 모스 트랜지스터 제조공정을 도시한 공정수순도를 나타낸 것으로, 이를 참조하여 그 개략적인 구조 및 제조방법을 살펴보면 다음과 같다.
먼저, 제1(a)도에 도시된 바와 같이 청결하고 잘 건조된 기판(1)위에 에피택시 성장법(epitaxial growth)으로 에피층(2)을 형성한 다음, 상기 에피층(2)에 이온주입(Ion Implantation)법 또는 확산(diffution)방법을 이용하여 상기 에피층(2)과 반대형의 불순물을 주입하여 채널영역(3)을 형성하고, 상기 채널영역(3)내에 이온주입법 또는 확산방법으로 상기 에피층(2)과 동일형의 불순물을 주입하여 소스영역(5)을 형성한다.
그후 상기 소스영역(5) 및 채널영역(3)을 포함한 에피층(3)상에 포토레지스터(Photoresist)를 도포한 후 식각하여 감광막 패턴을 형성하고, 이를 마스코로 제2(b)도에 도시된 바와 같이 상기 에피칭(2)의 일정깊이까지 식각하여 스트립 영역(9)을 형성한다.
이때 상기 식각공정은 반도체로 사용되는 실리콘(Si)이 이방성 식각되는 특성을 이용하여 결정면(100)을 결정면(111)보다 빨리 식각시켜 결정면(111) 방향으로 수직 채널을 형성한다.
그 다음 제1(c)도에 도시된 바와 같이 스트립영역(9)이 형성된 패턴 전면에 산화막(4)을 성장시키고, 상기 소스영역(5)위의 산화막(4)을 개방한 다음 상기 스트립영역(9)의 표면 일부에 금속을 증착하여 게이트(6)를 형성하고, 개방된 상기 소스영역(5)에 금속을 증착한다.
그 결과, 상기 제1(c)도에서 알 수 있듯이 기판(1)위에 에피층(2)이 형성되고, 그 에피층(2)위에 채널 영역(3)과 소스영역(5)이 형성되며, 상기 소스영역(5)과 채널영역(3) 및 에피층(2)위에 브이(V)자 형의 산화막(4)과 게이트(6)가 형성된 구조의 모스 트랜지스터가 제조된다.
상기의 과정을 통해 제조된 브이 모스 트랜지스터의 동작과정을 설명하면 다음과 같다.
게이트(8)에 전원을 인가하면 채널영역(3)에 채널이 형성되어 소스영역(5)과 드레인 기판(1) 사이에 전류가 흐른다.
이때 드레인 전류식은 다음과 같이 표면할 수 있다.
여기서 ID=드레인전류
μn=이동도
W=채널폭
L=채널길이
상기의 식에서 채널폭(W)이 채널길이(L)에 비해 커져야만 드레인 전류(ID)도 커질 수 있으며, 또한 드레인 전류의 증가로 인해 트랜스 콘덕턴스(gn)도 증가하게 된다.
상기와 같이 동작하는 종래의 브이지 모스 트랜지스터는 브이(V)자 형성의 위해 에피텍시 성장후 이방성 식각 등과 같은 공정을 거쳐야 하므로 공정이 복잡해질 뿐 나이라 결정방향으로 채널을 형성해야 하므로 캐리어의 이동도 및 스위칭 속도가 떨어져 소자의 특성이 저하되는 단점을 가지며, 또한 이로 인해 집적 회로 구성이 집적도가 떨어지는 문제점이 야기된다.
이에 본 발명은 상기와 같은 문제점을 감안하여 이루어진 것으로, 채널을 결정면(010) 또는 (001) 방향에 대해 수직으로 형성하므로써 집적되를 향상시킴과 동시에 공정을 단순화하여 소자의 특성을 개선할 수 있도록 한 모스 트랜지스터 구조 및 제조방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 실시예에 따른 모스 트랜지스터 구조는 기판내에 형성된 우물영역과; 상기 우물영역과 기판내에 각각 형성된 소스영역과; 상기 소스영역내에 형성된 벌크와; 상기 벌크내에 형성된 드레인영역 및; 상기 소스영역과, 벌크 및 드레인영역에 대해 수직방향으로 걸친 트랜치 영역에 형성된 산화막 및 게이트를 구비하여 이루어진 것을 특징으로 한다.
한편 상기와 같은 목적을 달성하기 위한 본 발명의 실시예에 따른 모스 트랜지스터 구조 제조방법은 기판내에 우물영역을 형성하는 공정과; 상기 우물영역 및 기판내에 소스영역을 각각 형성하는 공정과; 상기 소스영역내에 벌크를 형성하는 공정과; 상기 벌크내에 드레인영역을 형성하는 공정과; 상기 소스영역과 벌크 및 드레인영역에 트랜치영역을 형성하는 공정 및; 상기 트랜치영역내에 산화막 및 게이트를 순차적으로 형성하는 공정을 포함하여 형성하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명한다.
제2(a)도 내지 제2(d)도는 본 발명에 따른 모스 트랜지스터의 제조공정을 도시한 공정수순도를 나타낸 것으로, 이를 참조하여 본 발명에 따른 모스 트랜지스터 구조와 그 제조공정을 살펴보면 다음과 같다.
먼저, 제2(a)도에 도시된 바와 같이 청결하고 잘 건조된 기판(1) 일부에 그 기판(1)과 반대형의 불순물을 포함하는 우물영역(10)을 형성하고, 상기 우물영역(10)내에 이온주입공정(Ion Implantation)을 통해 소스영역(5), 벌크(6), 드레인영역(7)을 차례로 접합하여 형성한 후, 기판(1)내에도 이와 동일한 이온주입 공정으로 소스영역(5), 벌트(6), 드레인영역(7)을 형성하여 제2(b)도에 도시된 바와 같은 패턴을 형성한다.
이후 상기의 과정에서 형성된 소스영역(5), 벌크(6), 드레인영역(7)에 트렌치영역(11)을 형성하고, 그 트랜치영역(11)에 산화막(4)을 성장시켜 제2(c)도와 도시된 바와 같은 패턴을 형성한다.
그 다음 제2(d)도에 도시된 바와 같이 상기 트랜치영역(11)에 풀리 실리콘을 채워 수직방향의 게이트(8)를 형성하고, 이어서 접촉창(contact window)을 형성한 후 상호 연결(interconnection)하여 본 공정에 따른 모스 트랜지스터 제조를 완료한다.
그 결과, 제2(d)도에 도시된 바와 같이 기판(1)내에 우물영역이 형성되고, 그 우물영역(10)과 기판(1)내에 각각 개별적으로 소스영역(5)(5'), 벌크(6)(6') 및, 드레인영역(7)(7')이 형성되며, 상기 소스영역(5)(5'), 벌크(6)(6') 및, 드레인영역(7)(7')에 대해 각각 수직방향의 게이트(8)가 형성된 구조를 가지게 된다.
상기 과정을 통해 제조된 브이 구조의 모스 트랜지스터 게이트(8)에 전원을 인가하면, 면방향(010), (001)등을 갖는 채널이 형성되고 셀과 셀이 격리되어 정상적인 모스 트랜지스터 동작을 하게 된다.
상술한 바와 같이 본 발명에 의하면, 1) 에피택시 공정 및 이방성 식각 공정을 생략할 수 있어 공정을 단순화할 수 있고, 2) 한개의 게이트에 쌍의 모드 트랜지스터를 갖는 수직 채널구조의 소자를 형성하므로써 집적도를 향상시킬 수 있으며, 3) 역바이어스를 인가할 수 있을 뿐 아니라 채널이 면방향(010), (001)으로 형성되므로 스위칭 속도를 향상시킬 수 있어 소자의 특성을 개선할 수 있게 된다.
Claims (6)
- 기판내에 형성된 우물영역과; 상기 우물영역과 기판내에 각각 형성된 소스영역과; 상기 소스영역내에 형성된 벌크와; 상기 벌크내에 형성된 드레인영역과; 상기 소스영역과, 벌크 및 드레인영역에 대해 수직방향으로 걸친 트랜치영역에 형성된 산화막 및 게이트를 구비하여 이루어진 것을 특징으로 하는 모스 트랜지스터구조.
- 제1항에 있어서, 상기 게이트에 의해 수직 채널이 구비되는 구조로 이루어진 것을 특징으로 하는 모스 트랜지스터 구조.
- 제1항에 있어서, 상기 게이트에 의해 면방향(010) 또는 (001)방향의 채널이 구비되는 구조로 이루어진 것을 특징으로 하는 모스 트랜지스터 구조.
- 제1항에 있어서, 상기 게이트는 그 좌. 우측에 소스영역 및 드레인영역이 형성된 구조를 갖는 것을 특징으로 하는 모스 트랜지스터 구조.
- 기판내에 우물영역을 형성하는 공정과; 상기 우물영역 및 기판내에 소스영역을 각각 형성하는 공정과; 상기 소스영역내에 벌크를 형성하는 공정과; 상기 벌크내에 드레인영역을 형성하는 공정과; 상기 소스영역과 벌크 및 드레인영역에 트랜치영역을 형성하는 공정 및; 상기 트랜치영역내에 산화막 및 게이트를 순차적으로 형성하는 공정을 포함하여 형성하는 것을 특징으로 하는 모스 트랜지스터 제조방법.
- 제5항에 있어서, 상기 소스영역과 벌크 및 드레인영역은 이온주입공정으로 형성하는 것을 특징으로 하는 모스 트랜지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920014436A KR950011022B1 (ko) | 1992-08-11 | 1992-08-11 | 모스 트랜지스터 구조 및 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920014436A KR950011022B1 (ko) | 1992-08-11 | 1992-08-11 | 모스 트랜지스터 구조 및 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940004852A KR940004852A (ko) | 1994-03-16 |
| KR950011022B1 true KR950011022B1 (ko) | 1995-09-27 |
Family
ID=19337824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920014436A KR950011022B1 (ko) | 1992-08-11 | 1992-08-11 | 모스 트랜지스터 구조 및 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950011022B1 (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100337613B1 (ko) * | 1994-12-29 | 2002-11-23 | 주식회사 엘지씨아이 | 광택조절용수지의제조방법 |
| KR100382390B1 (ko) * | 1997-11-26 | 2003-07-18 | 제일모직주식회사 | 외관품질및내충격성이우수한열가소성수지조성물 |
| KR100398737B1 (ko) * | 1998-02-05 | 2003-12-31 | 주식회사 엘지화학 | 내충격성이개선된염화비닐계수지의제조방법 |
| KR100552379B1 (ko) * | 1999-02-04 | 2006-02-20 | 제일모직주식회사 | 피로강도가 우수한 열가소성수지 조성물 |
| KR100385721B1 (ko) * | 2000-02-16 | 2003-05-27 | 주식회사 엘지화학 | 무광택 내열성 열가소성 수지 조성물 및 그의 제조방법 |
| KR100594218B1 (ko) * | 2000-05-30 | 2006-07-03 | 삼성전자주식회사 | 수직채널형 ｍｏｓ 트랜지스터의 채널형성 방법 |
-
1992
- 1992-08-11 KR KR1019920014436A patent/KR950011022B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940004852A (ko) | 1994-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5270257A (en) | Method of making metal oxide semiconductor field effect transistors with a lightly doped drain structure having a recess type gate | |
| US5073519A (en) | Method of fabricating a vertical FET device with low gate to drain overlap capacitance | |
| JP3319215B2 (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
| JPH06204469A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH08288508A (ja) | エピタキシャルチャネルｍｏｓトランジスタ及びその製造方法 | |
| KR950011022B1 (ko) | 모스 트랜지스터 구조 및 제조방법 | |
| KR960026951A (ko) | 트랜지스터 및 그 제조 방법 | |
| JPH0237777A (ja) | 縦型電界効果トランジスタ | |
| JPH03160761A (ja) | 半導体装置 | |
| JP3402548B2 (ja) | 半導体装置の製造方法 | |
| EP0481965B1 (en) | Method of manufacturing step-cut insulated gate static induction transistors | |
| KR101099560B1 (ko) | 고전압 트랜지스터 제조방법 | |
| KR100239420B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| KR940004415B1 (ko) | Mos fet 제조방법 및 그 구조 | |
| KR0170513B1 (ko) | 모스 트랜지스터 및 그의 제조방법 | |
| KR100223916B1 (ko) | 반도체 소자의 구조 및 제조방법 | |
| KR100521994B1 (ko) | 트렌치게이트형모스트랜지스터및그제조방법 | |
| JPH07249760A (ja) | 半導体装置の製造方法 | |
| KR100257756B1 (ko) | 모스트랜지스터 제조 방법 | |
| KR100211948B1 (ko) | Soi 기판을 이용한 전력소자 제조방법 | |
| KR940016927A (ko) | 트렌치(Trench) 구조를 이용한 수직 채널을 갖는 모스트랜지스터(MOS-FET) 제조방법 | |
| KR100206864B1 (ko) | 모스 전계효과트랜지스터 제조방법 | |
| KR100573274B1 (ko) | 전계 효과 트렌지스터 및 그의 제조방법 | |
| KR100264732B1 (ko) | V-모스 반도체 소자 및 그의 제조방법 | |
| JPS63131584A (ja) | 切り込み型絶縁ゲ−ト静電誘導トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050822 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |