JP4362834B2 - 半導体装置の製造方法、電子機器の製造方法および半導体製造装置 - Google Patents

半導体装置の製造方法、電子機器の製造方法および半導体製造装置 Download PDF

Info

Publication number
JP4362834B2
JP4362834B2 JP2006277956A JP2006277956A JP4362834B2 JP 4362834 B2 JP4362834 B2 JP 4362834B2 JP 2006277956 A JP2006277956 A JP 2006277956A JP 2006277956 A JP2006277956 A JP 2006277956A JP 4362834 B2 JP4362834 B2 JP 4362834B2
Authority
JP
Japan
Prior art keywords
substrate
gas
flame
gas burner
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006277956A
Other languages
English (en)
Other versions
JP2008098376A (ja
Inventor
充 佐藤
純夫 宇都宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006277956A priority Critical patent/JP4362834B2/ja
Priority to US11/905,930 priority patent/US20080087213A1/en
Priority to TW096137865A priority patent/TW200834673A/zh
Priority to KR1020070101238A priority patent/KR20080033075A/ko
Priority to CNA2007101801026A priority patent/CN101162687A/zh
Publication of JP2008098376A publication Critical patent/JP2008098376A/ja
Application granted granted Critical
Publication of JP4362834B2 publication Critical patent/JP4362834B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は半導体装置の製造方法、特に、熱処理工程における熱処理温度の均一性の向上に関するものである。
ＣＶＤ（chemical vapor deposition、化学気相成長）法などによって基板上に成膜したシリコンの再結晶化を図る結晶化方法には、６００〜１０００℃の高温熱処理による固相成長法、エキシマレーザ照射を行うレーザアニール法、熱プラズマを熱源とする熱プラズマジェット法（特許文献１、非特許文献１）等がある。
特開平１１−１４５１４８号公報 Crystallization of Si Thin Film Using Thermal Plasma Jet and Its Application to Thin-Film Transistor Fabrication, S.Higashi, AM-LCD '04 Technical Digest Papers, p.179
しかしながら、上述した熱処理による固相成長法では、基板が６００〜１０００℃の高温に加熱されるため、基板に対する熱負荷が大きく、基板の歪みや割れが生じやすい。また、結晶化に長時間を必要とし、生産性に乏しい。また、レーザアニール法によれば、耐熱性の低いガラス基板を用いることができるものの、高価な設備が必要とされるとともに、素子特性のばらつきが大きくなる傾向がある。
そこで、本発明者らは、基板に対する熱負荷が軽減でき、大面積の基板の熱処理を行うことが可能な半導体装置の製造方法として、水素及び酸素の混合ガスを燃料とするガスバーナーの火炎を施すことによる熱処理を研究対象とし（例えば、特願２００５−３２９２０５等参照）、当該処理特性を向上させるべく鋭意検討している。
しかしながら、追って詳細に説明するように、当該熱処理後の膜において、膜むらが確認され、この原因について検討したところ、熱処理温度の不均一が原因であることが判明した。
そこで、本発明は、基板に対する熱負荷が軽減でき、大面積の基板の熱処理を行うことが可能な半導体装置の製造方法を提供することを目的とする。また、本発明は、熱処理温度の均一性を向上し、形成される半導体装置の特性を向上させることを目的とする。
（１）本発明に係る半導体装置の製造方法は、基板上に第１膜を形成する工程と、前記第１膜に対し、水素及び酸素の混合ガスを燃料とするガスバーナーの火炎を走査することにより熱処理を施す工程とを有し、前記ガスバーナーの火炎は、略直線状である。
かかる方法によれば、略直線状の火炎の走査により熱処理を行うので、熱処理温度の均一性を向上させることができる。
（２）本発明に係る半導体装置の製造方法は、基板上に第１膜を形成する工程と、前記第１膜に対し、水素及び酸素の混合ガスを燃料とするガスバーナーの火炎を走査することにより熱処理を施す工程とを有し、前記ガスバーナーの火炎は、略直線状に並んだ複数の火炎であって、前記基板上において、隣接する前記火炎が重なる。
かかる方法によれば、隣接する火炎の端部が基板上において重なるので、熱処理温度の均一性を向上させることができる。
例えば、前記火炎の重なりを前記ガスバーナーと前記基板との距離を変化させることにより調整する。かかる方法によれば、火炎の重なりを容易に調整でき、熱処理温度の均一性を向上させることができる。
（３）本発明に係る半導体装置の製造方法は、基板上に第１膜を形成する工程と、前記第１膜に対し、水素及び酸素の混合ガスを燃料とし、略直線状に一定間隔毎に並んだ複数の火炎を走査することにより熱処理を施す工程とを有し、前記熱処理を施す工程は、第１方向に前記複数の火炎を走査する第１工程と、前記複数の火炎を、前記第１方向と直交する第２方向に前記一定間隔の１／２の距離移動させた後、前記第１方向に走査する第２工程と、を有する。
かかる方法によれば、第１工程において、火炎間が走査された領域を、第２工程において火炎で走査することができ、熱処理温度差による処理膜の不均一を低減することができる。
例えば、前記第１工程は、前記基板の第１端部側から前記複数の火炎を走査する工程であり、前記第２工程は、前記基板の前記第１端部と逆側の第２端部から前記複数の火炎を走査する工程である。かかる方法によれば、処理の高速化を図ることができる。
例えば、前記第１膜は、半導体膜であり、前記熱処理によって、前記半導体膜の再結晶化が行なわれる。かかる方法によれば、半導体膜の再結晶化を行なうことができ、また、結晶粒の大きさのばらつきを低減することができる。
（４）本発明に係る電子機器の製造方法は、上記半導体装置の製造方法を有する。かかる方法によれば、特性の良好な電子機器を製造することができる。電子機器は、上述した半導体装置の製造方法を使用して製作した表示器等を含むものであり、電子機器には、ビデオカメラ、テレビ、大型スクリーン、携帯電話、パーソナルコンピュータ、携帯型情報機器（いわゆるＰＤＡ）、その他各種のものが含まれる。
（５）本発明の半導体製造装置は、水素及び酸素の混合ガス供給部と、前記水素及び酸素の混合ガスを燃焼して火炎を形成するガスバーナーと、基板を前記ガスバーナーの火炎に対して直交する方向に相対的に移動する移動手段と、を有し、前記ガスバーナーは、前記水素及び酸素の混合ガスを導出し、略直線状の開口部から火炎を放射する。
かかる構成によれば、略直線状の開口部から火炎を放射することにより、熱処理の均一性を向上させることができる。
（６）本発明の半導体製造装置は、水素及び酸素の混合ガス供給部と、前記水素及び酸素の混合ガスを燃焼して火炎を形成するガスバーナーと、基板を前記ガスバーナーの火炎に対して直交する方向に相対的に移動する移動手段と、を有し、前記ガスバーナーは、前記水素及び酸素の混合ガスを導出し、略直線状に一定のピッチで形成された複数の開口部から複数の火炎を放射する。
かかる構成によれば、略直線状に一定のピッチで形成された複数の開口部から複数の火炎を放射することにより基板上の膜に対し熱処理を行うことができる。
例えば、前記複数の火炎の下に、略直線状の開口部を有するノズル部を有し、前記複数の火炎は、前記開口部を介して放射される。かかる構成によれば、ノズル部の略直線状の開口部から火炎を放射することにより、熱処理の均一性を向上させることができる。
例えば、前記移動手段は、第１方向および前記第１方向に直交する第２方向に移動可能に制御される。かかる構成によれば、基板を第１方向に移動させた後、前記一定のピッチの１／２の距離第２方向に移動させ、さらに、基板を第１方向に移動させる制御ができ、熱処理の均一性を向上させることができる。
本実施の形態では、水素及び酸素の混合ガスを燃料とするガスバーナーを用いて、基板上の膜に対し、熱処理を行なう。以下、この熱処理を「水素火炎処理」と言うことがある。また、上記ガスバーナーの火炎を「水素火炎」と言うことがある。この熱処理には、例えば、シリコン膜（半導体膜、半導体層）の再結晶化の際の熱処理がある。
以下、本発明の実施の形態を図面を参照しながら詳細に説明する。なお、同一の機能を有するものには同一もしくは関連の符号を付し、その繰り返しの説明を省略する。
（半導体製造装置）
まず、本実施の形態の半導体装置の製造に用いられる半導体製造装置について図１〜図９を参照しながら説明する。
図１は、本実施の形態の半導体装置の製造に用いられる半導体製造装置（半導体素子製造装置）の構成例を示す図である。図１において、水タンク１１には純水が蓄えられおり、電気分解槽（電気分解装置）１２に水を供給する。水は電気分解槽１２によって電気分解されて水素ガス及び酸素ガスに分離される。分離された水素ガス及び酸素ガスはガスコントローラ１５に供給される。ガスコントローラ１５はコンピュータシステムと調圧弁、流量調整弁、各種センサ等によって構成されており、予め設定されたプログラムに従って下流のガスバーナー２２に供給する水素ガス及び酸素ガス（混合ガス）の供給量、供給圧力、両ガスの混合比等を調整する。
また、ガスコントローラ１５は図示しないガス貯蔵タンクから供給される、水素ガス（Ｈ2）、酸素ガス（Ｏ2）を更に前述の混合ガスに導入し、ガスバーナー２２に供給する。これにより、混合ガスの水素および酸素の混合比（混合比率）を水（Ｈ2Ｏ）の化学量論組成比（Ｈ2：Ｏ2＝２ｍｏｌ：１ｍｏｌ）からずらし、水素過剰（水素リッチ）あるいは酸素過剰（酸素リッチ）な混合ガスを得る。
また、ガスコントローラ１５は、図示しないガス貯蔵タンクから供給される、アルゴン（Ａｒ）、ヘリウム（Ｈｅ）、窒素（Ｎ2）等の不活性ガスを更に上記混合ガスに導入することができる。これにより、ガスバーナー２２の火炎温度（燃焼温度）や火炎状態の制御を行っている。
上述した水タンク１１、電気分解槽１２およびガスコントローラ１５は燃料（原料）供給部を構成する。
ガスコントローラ１５の下流には閉空間を形成するチャンバ（処理室）２１が配置されている。チャンバ２１には、熱処理の火炎を発生するガスバーナー２２、処理対象の基板（半導体基板やガラス基板等）１００を載置してガスバーナー２２に対して相対的に移動可能とするステージ部（載置台）５１等が配置されている。
チャンバ２１内の雰囲気は、これに限定されないが、例えば、内部圧力が大気圧〜０．５ＭＰａ程度、内部温度が室温〜１００℃程度に設定可能なよう構成されている。チャンバ２１内の気圧を所望状態に保つために、前述のアルゴンなどの不活性ガスをチャンバ２１内に導入することができる。
ステージ部５１はパーティクル防止のために基板を載置した台を一定速度で移動する機構が設けられている。また、急激な温度差等による基板１００のヒートショックを防止するため、基板１００の載置台に加熱（予熱）や冷却を行う機構が設けられており、外部の温度調節部５２によってこの温度制御がなされる。加熱には電気ヒーター機構、冷却には冷却ガスや冷却水を用いる冷却機構などが用いられる。
図２は、半導体製造装置のガスバーナー部の構成例を示す平面図である。図２に示すように、図１の半導体製造装置のガスバーナー２２はステージ部５１の幅（図示の上下方向）よりも大きい長手部材によって形成され、ステージ部５１の幅より広い幅の火炎を放射できる。ガスバーナー２２の長手方向と直交する方向（図中の矢印方向）にステージ部５１を移動することにより、あるいはガスバーナー２２を移動することによって、ガスバーナー２２が基板１００を走査するように構成されている。
図３は、半導体製造装置のガスバーナー部の構成例を示す断面図である。図３に示すように、ガスバーナー２２は、混合ガスを燃焼室に導出するガスの出口穴が設けられた導気管２２ａ、導気管２２ａを囲む遮蔽器２２ｂ、遮蔽器２２ｂによって囲まれて混合ガスが燃焼する燃焼室２２ｃ、燃焼ガスが遮蔽器２２ｂから外方に出る出口となるノズル２２ｄ、導気管２２ａに設けられた混合ガスの流出口２２ｅなどによって構成されている。
ノズル２２ｄと基板１００とのギャップ（距離）を広く設定すると、燃焼ガスがノズルから放出される際に圧力が低下する。ノズル２２ｄと基板１００とのギャップをせまく設定する（しぼる）と、燃焼ガスの圧力低下が抑制され、圧力は高くなる。従って、ギャップを調整することによってガス圧力を調整することができる。加圧によって水蒸気アニール、水素リッチアニール、酸素リッチアニールなどを促進することができる。各種アニールは混合ガスの設定によって選択可能である。図中には、水蒸気（Ｈ2Ｏ蒸気）の噴出の様子を示す。
後述するように、混合ガスの流出口２２ｅを複数あるいは線状に形成することによって、ガスバーナー２２の燃焼室２２ｃの火炎（トーチ）形状を線状（長尺の火炎）、複数のトーチ状等にすることができる。ガスバーナー２２近傍の温度プロファイルは流出口２２ｅや遮蔽器２２ｂのノズル２２ｄ等の設計により、好ましくは、火炎の走査方向において矩形となるように設定される。
図４は、半導体製造装置のガスバーナー部の第１構成例を示す図である。図４（Ａ）はガスバーナー２２の短手方向における断面図、図４（Ｂ）はガスバーナー２２の長手方向における部分断面図を示し、図４（Ｃ）はガスバーナー部を模式的に示した斜視図である。これらの図において、図３と対応する部分には同一符号を付している。
この例では、導気管２２ａを囲むように遮蔽器２２ｂが形成されている。遮蔽器２２ｂの下方がノズル２２ｄとなっており、導気管２２ａの下方（ノズル２２ｄ側）にガス流出口２２ｅが線状（長穴）に設けられている。なお、直線状のガス流出口２２ｅの各部位の流出量を同じにするために穴の幅を場所に応じて変えるようにしてもよい。
図５は、半導体製造装置のガスバーナー部の第２構成例を示す図である。ガスバーナー２２の他の構成例を示している。図５（Ａ）はガスバーナー２２の短手方向における断面図、図５（Ｂ）はガスバーナー２２の長手方向における部分断面図を示している。両図において、図３と対応する部分には同一符号を付している。
この例では、導気管２２ａを囲むように遮蔽器２２ｂが形成されている。遮蔽器２２ｂの下方がノズル２２ｄとなっており、導気管２２ａの下方（ノズル２２ｄ側）に複数のガス流出口２２ｅが等間隔で設けられている。この構成では燃焼室のガス密度を一様とし、ノズル２２ｄから外部に流れるガス流量を均一にするために、導気管２２ａを例えば図示の左右方向に適宜移動可能なように構成されている。なお、導気管２２ａを固定とし、ガス流出口２２ｅの各部位の流出量を同じにするために、必要によりガス流出口２２ｅの間隔を場所に応じて変えるようにしてもよい。
図６は、半導体製造装置のガスバーナー部の第３構成例を示す図である。図６（Ａ）はガスバーナー２２の短手方向における断面図、図６（Ｂ）はガスバーナー２２の長手方向における部分断面図を示している。両図において、図３と対応する部分には同一符号を付している。
この例でも、導気管２２ａを囲むように遮蔽器２２ｂが形成されている。遮蔽器２２ｂの下方がノズル２２ｄとなっており、導気管２２ａの側面に複数のガス流出口２２ｅが螺旋状に等間隔で設けられている。この構成では燃焼室のガス密度を一様とし、ノズル２２ｄから外部に流れるガス流量を均一にするために、導気管２２ａを図中の矢印のように回転可能に構成している。
図７は、ノズルの高さと流出ガスの圧力との関係を示す図である。図７（Ａ）に示すように、基板１００の表面からノズル２２ｄを離間させることによって流出燃焼ガスの圧力を下げることができる。また、図７（Ｂ）に示すように、基板１００の表面にノズル２２ｄを接近させることによって流出燃焼ガスの圧力を上げることができる。
図８は、ノズルの形状および角度と流出ガスの圧力との関係を示す図である。図８に示すように、ノズル２２ｄの形状や姿勢の調整（例えば、流出口の形状や基板に対する角度の調整）により流出ガス圧力を調整することができる。この例では、図８（Ａ）に示すように、ノズル２２ｄの流出口形状を片側に開放した形状としている。このため、ガスバーナー２２が直立した状態では流出燃焼ガスの圧力を下げることができる。また、図８（Ｂ）に示すように、ガスバーナー２２を回動あるいは傾斜させると、基板１００の表面にノズル２２ｄの流出口が接近して流出燃焼ガスの圧力を上げることができる。
図９は、ノズルと導気管との距離と流出ガスの圧力との関係を示す図である。図９に示すように、導気管２２ａと遮蔽器２２ｂとの相対的な位置関係を可変としてノズル２２ｄから流出する燃焼ガスの温度を調整することができる。例えば、導気管２２ａが遮蔽器２２ｂ内でノズル２２ｄに向かって進退可能である構造にして、燃焼室２２ｃを移動し、熱源とノズル２２ｄ間の距離を変えることが可能となる。また、熱源と基板間との距離の調整が可能となる。
従って、図９（Ａ）に示すように、導気管２２ａがノズル２２ｄに相対的に接近する場合にはノズル２２ｄから流出する燃焼ガスは相対的に高温になる。また、図９（Ｂ）に示すように、導気管２２ａがノズル２２ｄから相対的に離間する場合にはノズル２２ｄから流出する燃焼ガスは相対的に低温になる。
このような構造は、ガスバーナー２２と基板１００間のギャップを変えることなく、流出燃焼ガスの温度を調整することを可能とし、具合がよい。もちろん、ガスバーナー２２と基板間のギャップを変えて基板温度を調整してもよい。もちろん、ガスバーナー２２と基板間のギャップを変えて、更に、導気管２２ａと遮蔽器２２ｂとの相対的な位置関係を調整してガス温度を調整する構成とすることができる。また、ガスバーナー２２の基板に対する走査速度を変えることにより基板温度を調整することができる。
なお、図４〜図９に示したガスバーナーの構造は、これらを適宜に組み合わせることが可能である。
例えば、図７に示す構成と図９に示す構成とを組み合わせることができる。図７に示すガスバーナー２２全体を基板１００に対して接近あるいは離間する構成としてノズル２２ｄと基板１００間のギャップを調整可能とし、基板１００の温度（例えば、表面温度）を調節する。更に、図９に示したようにガスバーナー２２内の導気管２２ａをノズル２２ｄに向かって進退可能とすることによって基板１００の温度を微調節する。これによって、基板１００の温度を目標とする熱処理温度とすることがより容易となる。
また、図７と図８に示す構成を組み合わせることができる。ガスバーナー２２全体を基板１００に対して接近あるいは離間する構成としてノズル２２ｄと基板１００間のギャップを調整可能とし（図７参照）、基板１００の表面温度や火炎の圧力を調節する。更に、ガスバーナー２２全体の基板１００に対する姿勢を調整することによって基板１００の表面温度や火炎の圧力を調節する（図８参照）。
また、図７と図８と図９に示す構成を組み合わせることができる。ガスバーナー２２全体を基板１００に対して接近あるいは離間する構成としてノズル２２ｄと基板１００間のギャップを調整可能とし、基板１００の表面温度や火炎の圧力を粗調節する（図７参照）。更に、ガスバーナー２２全体の基板１００に対する姿勢を調整することによって基板１００表面の火炎の圧力を調節する（図８参照）。更に、ガスバーナー２２内の導気管２２ａをノズル２２ｄに向かって進退可能とすることによって基板１００の表面温度を微調節する（図９参照）。かかる構成により、より正確な熱処理が可能となる。
また、図示していないが、ガスバーナー２２の遮蔽板２２ｂを可動式として、ノズル２２ｄの開口（流出口、絞り）をガスバーナー２２の走査方向において広狭に変更可能とすることができる。それにより、ガスバーナー２２の走査方向における基板１００の被処理部分の暴露時間、基板１００の熱処理の温度プロファイル、熱処理温度、火炎圧などを調整することが可能となる。
以上説明した半導体製造装置においては、基板を横切るような長尺のガスバーナーを備えるので、窓ガラスのような大面積の基板の熱処理を行うことができる。また、燃料となる水素と酸素を水の電気分解によって得ることができるので、ガス材料の入手が容易でランニングコストが安価である。
また、上記半導体製造装置においては、ガスバーナー２２に、遮蔽器２２ｂを設けたが、遮蔽器２２ｂを用いず、ガスバーナー２２を外気にさらした状態、即ち、導気管２２ａから直接火炎を放射することにより処理を行ってもよい。また、上記半導体製造装置においては、遮蔽器２２ｂから燃焼ガスが噴出している場合について説明したが、遮蔽器２２ｂから火炎が出るよう調整してもよい。
また、基板に対する処理は、燃焼ガスによる処理でも、火炎を直接接触させる処理でもよい。これらの処理の制御は、各処理の条件毎に適宜設定することができる。
特に、火炎は、還元性の強い内炎（還元炎）と酸化性の強い外炎（酸化炎）とを有し、いずれを基板に接触させるかによって、処理条件に応じた設定をすることができる。また、内炎は比較的低温（５００℃程度）であり、外炎は、高温（１４００〜１５００℃程度）である。内炎と外炎との間は、さらに高温で１８００℃程度となる。従って、処理条件に応じた設定をすることができる。
また、熱処理工程において、水素と酸素の混合比及び供給量を適宜に設定することによって還元雰囲気（水素リッチ）あるいは酸化雰囲気（酸素リッチ）を容易に設定できる。
また、燃料となる水素と酸素を水の電気分解によって得るので、水（Ｈ2Ｏ）の化学量論組成比である２ｍｏｌ：１ｍｏｌの水素及び酸素の混合ガスを容易に得ることができ、この混合ガスに別途酸素もしくは水素を添加することで、還元雰囲気（水素リッチ）あるいは酸化雰囲気（酸素リッチ）を容易に設定できる。
また、火炎温度の調整も容易である。更に、必要により不活性ガスを導入し、もしくは原料ガスの流量を調整して火炎状態（温度、ガス圧力など）を調整することができる。
また、ガスバーナーのノズル形状などを調整することによって所望の温度プロファイルを得ることが容易である。
このようなガスバーナーを用いた処理は、生産性が高く、また、安価に処理を行うことができる。また、火炎の原料ガスが水素や酸素など、クリーンなエネルギーであり、主生成物が水であるため、環境負荷（環境破壊）を低減できる。
（半導体装置の製造方法）
本発明の実施例では、上述した半導体製造装置を使用して、水素火炎処理を行なう。ここでは、水素及び酸素の混合ガスを燃料とするガスバーナーを用いて、シリコン膜（半導体膜、半導体層）の加熱処理による再結晶化を例に説明する。
まず、本発明者らの実験結果について説明する。シリコン膜の再結晶化を次のように行なった。図１０は、本発明者らの検討した半導体製造工程を示す工程断面図である。
図１０に示すように、ガラス基板１００上に下地保護膜１０１を形成し、さらに、その上部にシリコン膜１０２を形成した後、シリコン膜１０２に水素火炎処理を施し、シリコンを再結晶化する。
即ち、基板１００をステージ部５１（図１等参照）に搭載し、ガスバーナー２２を基板１００（シリコン膜１０２）上に走査することによって熱処理を施しシリコン膜１０２を多結晶シリコン膜とする。この際、多結晶シリコン膜の表面が酸化され、酸化シリコン膜が形成される。
種々の条件で上記水素火炎処理を施したＡ〜Ｅの５つのサンプルについて、再結晶化後のシリコン膜厚（多結晶シリコン膜厚）、酸化シリコン膜厚および結晶化率を測定した。その結果を、それぞれ図１１〜図１５に示す。各図において、（Ａ）は、再結晶化後のシリコン膜厚［Thickness］、（Ｂ）は、酸化シリコン膜厚［Thickness］、（Ｃ）は、結晶化率［Ratio］を示す。
各種サンプルについては、以下に示す条件で水素火炎処理を行なった後、図１６（Ａ）に示すｘ方向において、３０ｍｍの間、０．３ｍｍ間隔で測定位置を設定し、当該ポイントにおける結晶化率等を測定した。なお、水素火炎処理は、図１６（Ｂ）に示す、孔状のガス流出口２２ｅが複数設けられた導気管２２ａから放射される火炎を、図１６（Ａ）のｙ方向に走査することにより行なった。図１６は、水素火炎処理工程および基板の測定位置を示す図である。Ｇａｐは、ガスバーナー（開口部）と基板との距離を示す。
サンプルＡは、Ｇａｐ５０ｍｍ、走査速度６２ｍｍ／ｓとした場合、サンプルＢは、Ｇａｐ５０ｍｍ、走査速度５０ｍｍ／ｓとした場合、サンプルＣは、Ｇａｐ３０ｍｍ、走査速度９８ｍｍ／ｓとした場合であり、また、サンプルＤは、Ｇａｐ３０ｍｍ、走査速度６５ｍｍ／ｓとした場合、サンプルＥは、Ｇａｐ３０ｍｍ、走査速度３８ｍｍ／ｓとした場合を示す。
基板温度は、サンプルＥで最高となり、８８９℃であった。図１１〜図１５に示すように、シリコン膜の膜厚については、サンプルＡ〜Ｄでほぼ０．０５１μｍ程度であり、また、その表面の酸化シリコン膜の膜厚はほぼ０．００４μｍ程度であった。この酸化シリコン膜は、空気中又は火炎中の酸素とシリコン膜が反応し形成されたものである。結晶化率は、サンプルＡ〜Ｄで０．８７〜０．８９程度であった。サンプルＥ（図１５）では、結晶化率が、０．９４（９４％）程度と最高となり、良好な結晶が得られた。この際、シリコン膜は、０．０４μｍ、酸化シリコン膜は０．００９μｍ程度であった。このサンプルＥでは、シリコン膜の表面の酸化の程度が他のサンプルより大きかった。
上記データから、Ｇａｐを小さく、また、比較的ゆっくりとした走査によって、基板表面の温度が高温となり、結晶化率が向上したことが伺える。
しかしながら、図１４（サンプルＤ）および図１５（サンプルＥ）等から分かるように、走査速度が小さくなるに従って、再結晶化後のシリコン膜厚、酸化シリコン膜厚および結晶化率のばらつきが顕著に見られた。
以下、この現象について検討する。すなわち、ここでは、図１６（Ｂ）に示すように、
水素及び酸素の混合ガスを導出し、略直線状に一定のピッチで形成された複数のガス流出口（開口部）２２ｅが形成された導気管２２ａを用いて、火炎を照射した。ここで、１の開口部から放射される火炎を「スポット火炎」という。このスポット火炎間において、火炎の温度が低下し、開口部２２ｅの直下では、火炎の温度が高く、開口部２２ｅ間では、相対的に火炎の温度が低くなっていることが原因と考えられる。
よって、火炎の温度の均一性を向上させることで、膜むら（膜厚のばらつきや結晶化率のばらつき）を低減できると考えられる。
そこで、本発明の半導体装置の製造方法においては、火炎の温度の均一性を向上させることにより熱処理特性の向上を図ることとした。
（製造方法１）
本発明にかかる半導体装置の製造方法を、ＴＦＴ（薄膜トランジスタ、Thin Film Transistor）の製造工程を例に、図１７〜図１９を参照しながら説明する。図１７は、製造方法１における半導体装置の製造工程を示す工程断面図である（図１９について同じ）。
まず、図１７（Ａ）に示すように、ガラス基板（基板、石英基板、透明基板、絶縁性基板）１００を準備する。ガラス基板は、液晶表示装置等に用いられ、装置によっては大面積の基板が用いられる。このガラス基板の形状は、例えば、略矩形である。この基板１００上に、下地保護膜（下地酸化膜、下地絶縁膜）１０１として例えば酸化シリコン膜を形成する。この酸化シリコン膜は、ＴＥＯＳ（tetra ethyl ortho silicate、テトラエトキシシラン）および酸素ガスなどを原料ガスとして、例えばプラズマＣＶＤ（chemical vapor deposition、化学気相成長）法を用いて形成する。
次いで、下地保護膜１０１上に半導体膜として例えばアモルファス状のシリコン膜１０２を形成する。このシリコン膜１０２は、例えば、ＳｉＨ4（モノシラン）ガスを用いたＣＶＤ法で形成する。
次に、シリコン膜１０２上に、図示しないフォトレジスト膜（以下、単に「レジスト膜」という）を形成し、露光および現像（フォトリソグラフィー）することにより、島状にレジスト膜（マスク膜、レジストマスク）を残存させる。次いで、かかるレジスト膜をマスクに、シリコン膜１０２をエッチングし、半導体素子領域（島状領域）を形成する。次いで、レジスト膜を除去する。以下、このフォトリソグラフィー、エッチングおよびレジスト膜の除去の処理をパターニングと言う。
次いで、図１７（Ｂ）に示すように、シリコン膜１０２に水素火炎処理を施し、シリコンを再結晶化する。即ち、基板１００をステージ部５１（図１等参照）に搭載し、ガスバーナー２２を基板１００（シリコン膜１０２）上に走査することによって熱処理を施しシリコン膜１０２を再結晶化する。この際、水素火炎の走査に伴って、シリコン膜１０２が多結晶シリコン１０２ａに変化するとともに、その表面に酸化シリコン膜１０２ｂが形成される（図１７（Ｃ））。
ここで、ガスバーナー２２を次の構成とする。図１８は、ガスバーナーの構成を示す下面図、断面図および断面図である。断面図（Ｂ）、（Ｃ）は、それぞれ下面図（Ａ）のＢ−Ｂ断面、Ｃ−Ｃ断面に対応する。また、（Ｄ）は、斜視図である。
図１８に示すように、前記水素及び酸素の混合ガスを導出する導気管２２ａは、略直線状の開口部（スリット）２２ｅを有し、当該開口部２２ｅからライン状の火炎Ｆが放出される。なお、このガスバーナーにおいては、遮蔽器２２ｂ（図４参照）を用いず、導気管２２ａから直接火炎を放射している。
このように、上記ガスバーナー２２の構成によれば、ライン状の火炎Ｆを放射することができ、図１６（Ｂ）に示す、複数の開口部２２ｅからスポット火炎を放射する場合と比較し、火炎温度の均一性を向上させることができる。よって、熱処理の均一性を向上させ、上記膜むらを低減することができる。また、図１４および図１５等に示す、再結晶後のシリコン膜の膜厚、その表面に形成される酸化シリコン膜の膜厚の均一性を向上させることができる。また、上記シリコン膜の結晶化率のばらつきを低減することができる。
さらに、上記処理をＧａｐを小さく（３０ｍｍ以下）、または、比較的ゆっくりとした走査（４０ｍｍ／ｓ）で行えば、結晶化率の向上（例えば、結晶化率９０％以上）を図ることができる（図１５、サンプルＥ参照）。
次いで、酸化シリコン膜１０２ｂを除去し、図１９（Ａ）に示すように、ゲート絶縁膜１０３として例えば熱酸化もしくはＣＶＤ法により酸化シリコン膜を形成する。この熱酸化を水素火炎処理により行ってもよい。また、酸化シリコン膜１０２ｂを残存させ、ゲート絶縁膜もしくはその一部として用いてもよい。
次いでゲート絶縁膜１０３上に、導電性膜として例えばＡｌ（アルミニウム）等の金属材料を例えばスパッタ法により形成する。次に、導電性膜を所望の形状にパターニングし、ゲート電極（ゲート電極配線）Ｇを形成する。導電性膜としては、Ａｌの他、Ｔａ（タンタル）等の高融点金属を用いてもよい。また、ゾルゲル法やＭＯＤ（Metal-organic decomposition 、有機金属堆積法)法を用いて導電性膜を形成してもよい。即ち、金属化合物溶液を塗布および焼成することで、導電性膜を形成してもよい。この際、液滴吐出法により、ゲート電極のパターンに応じて上記溶液を塗布し、焼成することができる。この場合、パターニング工程を省略できる。
次いで、ゲート電極Ｇをマスクとして多結晶シリコン膜１０２ａ中に、不純物イオンを打ち込む（ドープする、注入する）ことにより、ソース、ドレイン領域１０４ａ、１０４ｂを形成する。なお、１０４ａ、１０４ｂのうち、いずれか一方がソース領域となり、他方がドレイン領域となる。また、不純物イオンは、ｎ型半導体層を形成する場合には、例えば、ＰＨ3（リン化水素、Phosphine）を、ｐ型半導体層を形成する場合には、例えば、Ｂ2Ｈ6（ジボラン）をイオン打ち込みする。その後、熱処理を行ない、不純物イオンを活性化する。
次いで、図１９（Ｂ）に示すように、ゲート電極Ｇ上に、層間絶縁膜１０５を形成する。この層間絶縁膜１０５は、例えば、ＴＥＯＳおよび酸素ガスなどを原料ガスとしたプラズマＣＶＤにより形成することができる。また、ポリシラザン溶液などの絶縁性の液体材料を塗布し、熱処理を施す（焼成する）ことにより形成してもよい。ポリシラザン溶液を用いた場合、その焼成により酸化シリコン膜が形成される。ポリシラザン溶液とは、ポリシラザンを有機溶媒（例えばキシレン溶液）に溶かしたものである。
次いで、層間絶縁膜１０５をパターニングすることにより、ソース、ドレイン領域１０４ａ、１０４ｂ上にコンタクトホールを形成する。
次いで、このコンタクトホールの内部を含む層間絶縁膜１０５上に、導電性膜１０６として例えばＩＴＯ（インジウム・スズ酸化膜）をスパッタリング法を用いて形成する。導電性膜１０６としては、ＩＴＯの他、例えばＡｌ、Ｍｏ（モリブデン）もしくはＣｕ（銅）等の金属材料を用いてもよい。また、ゾルゲル法やＭＯＤ法を用いて導電性膜１０６を形成してもよい。
次いで、導電性膜１０６を所望の形状にパターニングし、ソース、ドレイン電極（ソース、ドレイン引き出し電極、引き出し配線）１０６ａ、１０６ｂを形成する。なお、１０６ａ、１０６ｂのうち、いずれか一方がソース電極となり、他方がドレイン電極となる。
以上の工程によって、ＴＦＴがほぼ完成する。当該ＴＦＴは、例えば、液晶表示装置、電気泳動装置や有機ＥＬ装置などの画素電極の駆動素子、また、画素領域周辺の論理回路として使用される。また、メモリを構成する素子として、また、メモリを駆動する論理回路等として使用される。
なお、本製造方法においては、シリコン膜１０２をパターニングした後、水素火炎処理を行ったが、水素火炎処理を行った後、多結晶シリコン膜１０２ａのパターニングを行なってもよい。
このように、上記製造方法によれば、水素火炎処理の火炎をライン状としたので、火炎温度（基板温度）の不均一による膜むらを低減でき、処理膜の特性を向上させることができる。
（製造方法２）
製造方法１においては、ライン状の火炎を用いたが、複数のスポット火炎を隣接する火炎の端部が重なるよう調整して水素火炎処理を行ってもよい。
ここでは、図１６（Ｂ）に示す、複数のスポット火炎を用いて、水素火炎処理を行う。この際、図２０に示すように、一のスポット火炎と隣接するスポット火炎が重なるよう、（１）開口部２２ｅ間隔ｄもしくは（２）基板１００とガスバーナー（開口部２２ｅ）との距離（Ｇａｐ）を調整する。図２０は、ガスバーナーのスポット火炎の重なりを示す図である。
図示するように、開口部２２ｅ間においては、火炎の重なり部（図中の斜線部）が生じ、火炎温度の均一性を向上させることができる。なお、ｗは、火炎の幅を示す。このｗは、Ｇａｐが小さいほど大きくなる。
例えば、Ｇａｐが０〜１０ｃｍ程度で、スポット火炎が重なるよう間隔ｄを設定し、さらに、処理ごとにＧａｐを微調整することで、火炎の重なり面積を調整することができる。このように、ガラス基板（シリコン膜１０２）１００上において、隣接する火炎が重なるよう調整することによって、製造方法１で詳細に説明したように、熱処理の均一性を向上させ、上記膜むらを低減することができる。また、再結晶後のシリコン膜の膜厚、その表面に形成される酸化シリコン膜の膜厚の均一性を向上させることができる。また、上記シリコン膜の結晶化率のばらつきを低減することができる。また、上記処理をＧａｐを小さく（３０ｍｍ以下）、または、比較的ゆっくりとした走査（４０ｍｍ／ｓ）で行えば、結晶化率の向上（例えば、結晶化率９０％以上）を図ることができる（図１５、サンプルＥ参照）。
また、スリットを形成する場合と比較し、略円形の開口を複数形成する方が、導気管の加工が容易である。また、基板の大面積化に伴い、導気管が長くなっても、開口数を増やすだけで容易に対応することができる。
なお、本製造方法においては、上記ガスバーナーを用いてシリコン膜１０２の水素火炎処理を施す工程以外は、製造方法１と同様であるためその詳細な説明を省略する。また、火炎の重なりは、ガス流量（ガス圧）によっても調整することができる。
（製造方法３）
製造方法１においては、導気管２２ａに、略直線状の開口部を設けたが、図５を参照しながら説明したように、導気管２２ａを囲む遮蔽器２２ｂに略直線状の開口部を設け、当該開口部からライン状の火炎が放射されるように調整してもよい。即ち、複数の火炎の下に、略直線状の開口部を有するノズル部を配置し、この開口部を介して複数の火炎を照射する。このように、ライン状の火炎を形成してもよい。
この際、製造方法２で説明したように、開口部２２ｅ間隔ｄや開口部２２ｅと遮蔽器２２ｂの開口部との距離を調整することで、隣接する火炎が重なり、放出されるライン状の火炎の温度勾配を低減することができる。よって、製造方法１で詳細に説明したように、被処理膜の特性を向上させることができる。また、製造方法２で説明した導気管の加工の容易性の効果も奏する。
なお、本製造方法においては、上記ガスバーナーを用いてシリコン膜１０２の水素火炎処理を施す工程以外は、製造方法１と同様であるためその詳細な説明を省略する。
（製造方法４）
また、複数のスポット火炎の第１走査の後に、スポット間隔の１／２ずらした第２走査を行い処理の均一性を図ってもよい。
図２１は、本製造方法における水素火炎の走査方法を示す平面図である。ここでは、図１６（Ｂ）に示す、複数のスポット火炎を用いて、水素火炎処理を行う。この際、図２１に示すように、基板１００のｘ方向の第１端部から第２端部にかけて、ガスバーナー２２をｘ１方向へ第１走査し、ｘ方向の第２端部においてガスバーナー２２をｙ方向に間隔ｄの半分（ｄ／２）ずらした位置にガスバーナー２２を配置し、第２端部から第１端部にかけて（ｘ２方向へ）、ガスバーナー２２を第２走査する。第１、第２走査は、基板（ステージ部５１）１００を移動させることにより行ってもよいし、ガスバーナー２２を移動させることにより行ってもよい。本製造方法に用いられる半導体製造装置は、基板１００もしくはガスバーナー２２を、ｘおよびｙ方向に移動可能に構成されている。
このように、本製造方法によれば、ガス流出口２２ｅの直下と比較し、相対的に火炎の温度が低くなっているガス流出口２２ｅ間で第１走査された領域を第２走査においては、ガス流出口２２ｅの直下で走査することにより、火炎の温度差による処理の不均一を是正することができる。具体的には、第１走査において不十分であった再結晶化を第２走査により補償することができる。
なお、本製造方法においては、上記ガスバーナーを用いてシリコン膜１０２の水素火炎処理を施す工程以外は、製造方法１と同様であるためその詳細な説明を省略する。
また、本製造方法においては、走査回数を２回としたが、第１および第２走査をセットとして、さらに複数回の走査を行ってもよい。また、第２走査の方向を第１走査と同じｘ１方向としてもよい。但し、第２走査において第１走査の走査先を始点とした方が、処理の高速化を図ることができる。なお、製造方法１〜３の水素火炎処理においても走査回数を複数回としてもよい。
以上詳細に説明したように、上記製造方法１〜４によれば、基板に対する熱負荷が軽減でき、大面積の基板の熱処理を行うことが可能である。さらに、熱処理温度の均一性を向上でき、形成される半導体装置の特性を向上させることができる。
なお、上記製造方法１〜４においては、シリコン膜１０２の再結晶化の際の熱処理（水素火炎処理）を例に説明したが、本発明は、当該工程に限定されず、種々の熱処理に対し広く適用可能である。
例えば、製造方法１で説明した、ゲート絶縁膜を形成する際の熱酸化、不純物イオンの活性化熱処理、また、層間絶縁膜（ポリシラザン）の焼成、ゾルゲル法もしくはＭＯＤ法の際の熱処理など、を水素火炎処理により行なうことができる。かかる処理に対し、上記製造方法もしくはガスバーナー（半導体製造装置）を適用することにより、被処理膜の処理むらを低減でき、その特性を向上させることができる。
また、上記発明の実施の形態を通じて説明された実施例や応用例は、用途に応じて適宜に組み合わせて、又は変更若しくは改良を加えて用いることができ、本発明は上述した実施の形態の記載に限定されるものではない。
（電気光学装置および電子機器の説明）
次に、前述の実施の形態で説明した方法で形成される半導体装置（例えばＴＦＴ）が使用される電気光学装置（電子機器）について説明する。
前述の半導体装置（例えばＴＦＴ）は、例えば、電気光学装置（表示装置）の駆動素子として用いられる。図２２に、電気光学装置を用いた電子機器の例を示す。図２２（Ａ）は携帯電話への適用例であり、図２２（Ｂ）は、ビデオカメラへの適用例である。また、図２２（Ｃ）は、テレビジョンへ（ＴＶ）の適用例であり、図２２（Ｄ）は、ロールアップ式テレビジョンへの適用例である。
図２２（Ａ）に示すように、携帯電話５３０には、アンテナ部５３１、音声出力部５３２、音声入力部５３３、操作部５３４および電気光学装置（表示部）５００を備えている。この電気光学装置に、本発明により形成された半導体装置を使用する（組み込む）ことができる。
図２２（Ｂ）に示すように、ビデオカメラ５４０には、受像部５４１、操作部５４２、音声入力部５４３および電気光学装置（表示部）５００を備えている。この電気光学装置に、本発明により形成された半導体装置を使用する（組み込む）ことができる。
図２２（Ｃ）に示すように、テレビジョン５５０は、電気光学装置（表示部）５００を備えている。この電気光学装置に、本発明により形成された半導体装置を使用する（組み込む）ことができる。なお、パーソナルコンピュータ等に用いられるモニタ装置（電気光学装置）にも、本発明により形成された半導体装置を使用する（組み込む）ことができる。
図２２（Ｄ）に示すように、ロールアップ式テレビジョン５６０は、電気光学装置（表示部）５００を備えている。この電気光学装置に、本発明により形成された半導体装置を使用する（組み込む）ことができる。
なお、電気光学装置を有する電子機器には、上記の他、大型スクリーン、パーソナルコンピュータ、携帯型情報機器（いわゆるＰＤＡ、電子手帳）等、さらには、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、電光掲示板、宣伝広告用ディスプレイなど、各種のものが含まれる。
本実施の形態の半導体装置の製造に用いられる半導体製造装置の構成例を示す図である。 半導体製造装置のガスバーナー部の構成例を示す平面図である。 半導体製造装置のガスバーナー部の構成例を示す断面図である。 半導体製造装置のガスバーナー部の第１構成例を示す図である。 半導体製造装置のガスバーナー部の第２構成例を示す図である。 半導体製造装置のガスバーナー部の第３構成例を示す図である。 ノズルの高さと流出ガスの圧力との関係を示す図である。 ノズルの形状および角度と流出ガスの圧力との関係を示す図である。 ノズルと導気管との距離と流出ガスの圧力との関係を示す図である。 本発明者らの検討した半導体装置の製造工程を示す工程断面図である。 サンプルＡの再結晶化後のシリコン膜厚、酸化シリコン膜厚および結晶化率を示す図（グラフ）である。 サンプルＢの再結晶化後のシリコン膜厚、酸化シリコン膜厚および結晶化率を示す図（グラフ）である。 サンプルＣの再結晶化後のシリコン膜厚、酸化シリコン膜厚および結晶化率を示す図（グラフ）である。 サンプルＤの再結晶化後のシリコン膜厚、酸化シリコン膜厚および結晶化率を示す図（グラフ）である。 サンプルＥの再結晶化後のシリコン膜厚、酸化シリコン膜厚および結晶化率を示す図（グラフ）である。 水素火炎処理工程および基板の測定位置を示す図である。 半導体装置の製造方法１を示す工程断面図である。 ガスバーナーの構成を示す下面図、断面図および断面図である。 半導体装置の製造方法１を示す工程断面図である。 ガスバーナーのスポット火炎の重なりを示す図である。 半導体装置の製造方法４における水素火炎の走査方法を示す平面図である。 電気光学装置を用いた電子機器の例を示す図である。
符号の説明
１１…水タンク、１２…電気分解槽、１５…ガスコントローラ、２１…チャンバ（処理室）、２２…ガスバーナー、２２ａ…導気管、２２ｂ…遮蔽器、２２ｃ…燃焼室、２２ｄ…ノズル、２２ｅ…流出口（開口部）、５１…ステージ部、１００…ガラス基板（基板）、１０１…下地保護膜、１０２…シリコン膜、１０２ａ…多結晶シリコン膜、１０２ｂ…酸化シリコン膜、１０３…ゲート絶縁膜、１０４ａ、１０４ｂ…ソース、ドレイン領域、１０５…層間絶縁膜、１０６ａ、１０６ｂ…ソース、ドレイン電極、５００…電気光学装置、５３０…携帯電話、５３１…アンテナ部、５３２…音声出力部、５３３…音声入力部、５３４…操作部、５４０…ビデオカメラ、５４１…受像部、５４２…操作部、５４３…音声入力部、５５０…テレビジョン、５６０…ロールアップ式テレビジョン、Ｆ…火炎、Ｇ…ゲート電極

Claims (3)

  1. 基板上にシリコン膜を形成する工程と、
    前記シリコン膜に対し、水素及び酸素の混合ガスを燃料とし、略直線状に一定間隔毎に並んだ複数の火炎を走査することにより前記シリコン膜を再結晶化するとともに、再結晶化された前記シリコン膜上に酸化シリコン膜を形成する工程とを有し、
    前記熱処理を施す工程は、
    第１方向に前記複数の火炎を走査する第１工程と、
    前記複数の火炎を、前記第１方向と直交する第２方向に前記一定間隔の１／２の距離移
    動させた後、前記第１方向に走査する第２工程と、
    を有することを特徴とする半導体装置の製造方法。
  2. 前記第１工程は、前記基板の第１端部側から前記複数の火炎を走査する工程であり、
    前記第２工程は、前記基板の前記第１端部と逆側の第２端部から前記複数の火炎を走査する工程であることを特徴とする請求項１記載の半導体装置の製造方法。
  3. 請求項１又は２に記載の半導体装置の製造方法を有することを特徴とする電子機器の製造方法。
JP2006277956A 2006-10-11 2006-10-11 半導体装置の製造方法、電子機器の製造方法および半導体製造装置 Expired - Fee Related JP4362834B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006277956A JP4362834B2 (ja) 2006-10-11 2006-10-11 半導体装置の製造方法、電子機器の製造方法および半導体製造装置
US11/905,930 US20080087213A1 (en) 2006-10-11 2007-10-05 Method for fabricating a semiconductor device, method for fabricating an electronic device, and semiconductor fabricating apparatus
TW096137865A TW200834673A (en) 2006-10-11 2007-10-09 Method for fabricating a semiconductor device, method for fabricating an electronic device, and semiconductor fabricating apparatus
KR1020070101238A KR20080033075A (ko) 2006-10-11 2007-10-09 반도체 장치의 제조 방법, 전자 기기의 제조 방법 및반도체 제조 장치
CNA2007101801026A CN101162687A (zh) 2006-10-11 2007-10-10 半导体装置的制法、电子仪器的制法和半导体制造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006277956A JP4362834B2 (ja) 2006-10-11 2006-10-11 半導体装置の製造方法、電子機器の製造方法および半導体製造装置

Publications (2)

Publication Number Publication Date
JP2008098376A JP2008098376A (ja) 2008-04-24
JP4362834B2 true JP4362834B2 (ja) 2009-11-11

Family

ID=39297575

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006277956A Expired - Fee Related JP4362834B2 (ja) 2006-10-11 2006-10-11 半導体装置の製造方法、電子機器の製造方法および半導体製造装置

Country Status (5)

Country Link
US (1) US20080087213A1 (ja)
JP (1) JP4362834B2 (ja)
KR (1) KR20080033075A (ja)
CN (1) CN101162687A (ja)
TW (1) TW200834673A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4453021B2 (ja) * 2005-04-01 2010-04-21 セイコーエプソン株式会社 半導体装置の製造方法及び半導体製造装置
JP4453693B2 (ja) * 2005-11-14 2010-04-21 セイコーエプソン株式会社 半導体装置の製造方法及び電子機器の製造方法
TWI341872B (en) * 2006-08-07 2011-05-11 Ind Tech Res Inst Plasma deposition apparatus and depositing method thereof
JP4407685B2 (ja) 2006-10-11 2010-02-03 セイコーエプソン株式会社 半導体装置の製造方法および電子機器の製造方法
US8445364B2 (en) * 2008-06-02 2013-05-21 Corning Incorporated Methods of treating semiconducting materials including melting and cooling
KR101558519B1 (ko) * 2010-09-15 2015-10-08 삼성디스플레이 주식회사 유기물 증착 장치 및 증착 방법
US9076742B2 (en) * 2010-11-05 2015-07-07 Sharp Kabushiki Kaisha Oxidation annealing device and method for fabricating thin film transistor using oxidation annealing
CN106087040B (zh) * 2016-07-14 2018-07-27 京东方科技集团股份有限公司 半导体多晶化系统和对单晶半导体基板进行多晶化的方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3272591A (en) * 1959-05-08 1966-09-13 Union Carbide Corp Production of single crystals from incongruently melting material
US3870472A (en) * 1969-11-26 1975-03-11 Joseph A Adamski Method and apparatus for growing crystals by annealing the crystal after formation
US3652431A (en) * 1970-03-12 1972-03-28 Julian Louis Reynolds Method of operating an electrolysis cell for the production of gases under hydrostatic pressure
US3876382A (en) * 1970-03-24 1975-04-08 Siemens Ag Verneuil apparatus for growing spinel-type oxide monocrystals
DE2324783A1 (de) * 1973-05-16 1974-12-12 Siemens Ag Verfahren und vorrichtung zum herstellen eines kristalls nach verneuil
US4525223A (en) * 1978-09-19 1985-06-25 Noboru Tsuya Method of manufacturing a thin ribbon wafer of semiconductor material
US4494300A (en) * 1981-06-30 1985-01-22 International Business Machines, Inc. Process for forming transistors using silicon ribbons as substrates
US4466179A (en) * 1982-10-19 1984-08-21 Harris Corporation Method for providing polysilicon thin films of improved uniformity
JPH0824104B2 (ja) * 1991-03-18 1996-03-06 株式会社半導体エネルギー研究所 半導体材料およびその作製方法
JP3105770B2 (ja) * 1995-09-29 2000-11-06 日本電気株式会社 半導体装置の製造方法
US6000789A (en) * 1996-04-23 1999-12-14 Fuji Xerox Co., Ltd. Printer and ink tank
WO1998013645A1 (de) * 1996-09-26 1998-04-02 Siemens Aktiengesellschaft Hitzeschildkomponente mit kühlfluidrückführung und hitzeschildanordnung für eine heissgasführende komponente
JP3917698B2 (ja) * 1996-12-12 2007-05-23 株式会社半導体エネルギー研究所 レーザーアニール方法およびレーザーアニール装置
JPH11145148A (ja) * 1997-11-06 1999-05-28 Tdk Corp 熱プラズマアニール装置およびアニール方法
WO1999041777A1 (fr) * 1998-02-13 1999-08-19 Seiko Epson Corporation Procede de production d'un dispositif semi-conducteur et appareil de traitement a chaud
JP3472482B2 (ja) * 1998-06-30 2003-12-02 富士通株式会社 半導体装置の製造方法と製造装置
JP2000094710A (ja) * 1998-09-24 2000-04-04 Seiko Epson Corp 印刷ヘッド装置、インクジェットプリンタおよびインクカートリッジ
JP2000219523A (ja) * 1999-01-28 2000-08-08 Nikon Corp 石英ガラスの成形方法、成形装置、及びそれにより得られた石英ガラス
AU2002243617A1 (en) * 2001-01-17 2002-07-30 Neophotonics Corporation Optical materials with selected index-of-refraction
US7253032B2 (en) * 2001-04-20 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Method of flattening a crystallized semiconductor film surface by using a plate
JP2004281998A (ja) * 2003-01-23 2004-10-07 Seiko Epson Corp トランジスタとその製造方法、電気光学装置、半導体装置並びに電子機器
JP4423068B2 (ja) * 2004-03-03 2010-03-03 信越化学工業株式会社 光ファイバ用多孔質母材の製造方法及びガラス母材
US7491431B2 (en) * 2004-12-20 2009-02-17 Nanogram Corporation Dense coating formation by reactive deposition
JP4453021B2 (ja) * 2005-04-01 2010-04-21 セイコーエプソン株式会社 半導体装置の製造方法及び半導体製造装置
JP4453693B2 (ja) * 2005-11-14 2010-04-21 セイコーエプソン株式会社 半導体装置の製造方法及び電子機器の製造方法
JP4434167B2 (ja) * 2006-03-28 2010-03-17 セイコーエプソン株式会社 半導体装置の製造方法
JP4407685B2 (ja) * 2006-10-11 2010-02-03 セイコーエプソン株式会社 半導体装置の製造方法および電子機器の製造方法

Also Published As

Publication number Publication date
JP2008098376A (ja) 2008-04-24
KR20080033075A (ko) 2008-04-16
TW200834673A (en) 2008-08-16
US20080087213A1 (en) 2008-04-17
CN101162687A (zh) 2008-04-16

Similar Documents

Publication Publication Date Title
JP4362834B2 (ja) 半導体装置の製造方法、電子機器の製造方法および半導体製造装置
JP4453021B2 (ja) 半導体装置の製造方法及び半導体製造装置
JP4453693B2 (ja) 半導体装置の製造方法及び電子機器の製造方法
CN1079987C (zh) 用于制造半导体器件的方法
US6962860B2 (en) Method of manufacturing a semiconductor device
TWI446543B (zh) 薄膜電晶體以及具有該薄膜電晶體之顯示裝置
CN1813344A (zh) 薄膜晶体管、薄膜晶体管基板、电子设备及多晶半导体薄膜的制造方法
JP4407685B2 (ja) 半導体装置の製造方法および電子機器の製造方法
JP2004179634A (ja) レーザーアニール処理装置及び方法
CN1809425A (zh) 使用带电粒子束的液滴吐出装置及使用该装置的图案制作方法
US20060040429A1 (en) Fabrication method of thin film transistor
JP5324837B2 (ja) 表示装置の作製方法
US7433568B2 (en) Optical element and light irradiation apparatus
JP2008053632A (ja) 半導体膜の製造方法、半導体素子の製造方法、電気光学装置、電子機器
JP2007141885A (ja) 半導体装置の製造方法及び電子機器
JP2008098374A (ja) 半導体装置の製造方法、電子機器の製造方法および半導体製造装置
JP2008098377A (ja) 半導体装置の製造方法及び電子機器の製造方法
JP2008098371A (ja) 半導体装置の製造方法及び電子機器の製造方法
JP2008098375A (ja) 半導体装置の製造方法、電子機器の製造方法および半導体製造装置
CN100385684C (zh) 薄膜晶体管及其轻掺杂漏极区的制造方法
JP2007242819A (ja) 半導体装置の製造方法、及び半導体製造装置
JP2007141892A (ja) 成膜方法、電子デバイス用基板、電子デバイスおよび電子機器
JP2005236187A (ja) 半導体装置の製造方法、電子機器
JP2007141891A (ja) 半導体装置の製造方法および電子機器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090416

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090724

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090806

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120828

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees