KR100739092B1 - 반도체 장치의 제조 방법, 제조 장치 및 전자기기 - Google Patents

반도체 장치의 제조 방법, 제조 장치 및 전자기기 Download PDF

Info

Publication number
KR100739092B1
KR100739092B1 KR1020060029438A KR20060029438A KR100739092B1 KR 100739092 B1 KR100739092 B1 KR 100739092B1 KR 1020060029438 A KR1020060029438 A KR 1020060029438A KR 20060029438 A KR20060029438 A KR 20060029438A KR 100739092 B1 KR100739092 B1 KR 100739092B1
Authority
KR
South Korea
Prior art keywords
gas
hydrogen
oxygen
flame
semiconductor
Prior art date
Application number
KR1020060029438A
Other languages
English (en)
Other versions
KR20060105638A (ko
Inventor
스미오 우츠노미야
미츠루 사토
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20060105638A publication Critical patent/KR20060105638A/ko
Application granted granted Critical
Publication of KR100739092B1 publication Critical patent/KR100739092B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F27—FURNACES; KILNS; OVENS; RETORTS
    • F27B—FURNACES, KILNS, OVENS, OR RETORTS IN GENERAL; OPEN SINTERING OR LIKE APPARATUS
    • F27B17/00—Furnaces of a kind not covered by any preceding group
    • F27B17/0016—Chamber type furnaces
    • F27B17/0025—Especially adapted for treating semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Liquid Crystal (AREA)
  • Bipolar Transistors (AREA)

Abstract

본 발명은 저온 프로세스에 의해 대면적의 반도체 기판의 열처리를 양호한 품질로 행하는 것이 가능한 반도체 장치의 제조 방법 등을 제공하는 것을 과제로 한다.
반도체 장치의 제조에서, 수소 및 산소의 혼합 가스를 연료로 하는 장척(長尺)의 가스 버너의 선 형상의 화염을 열원으로 하여 기판 위에 성막된 반도체층을 열처리하는 공정을 포함한다. 이러한 구성에 의해, 가열과 함께 연소에 의해 발생하는 수증기 가스를 반도체층에 부여할 수 있고, 재결정화와 박막 반도체층의 댕글링 본드(dangling bond)를 수소 또는 산소에 의해 종단하여 전하의 트랩을 감소시킨다. 또한, 대형 기판의 열처리가 가능해진다.
반도체 기판, 전기 분해조, 챔버, 온도 조절부, 가스 컨트롤러

Description

반도체 장치의 제조 방법, 제조 장치 및 전자기기{APPARATUS AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE, AND ELECTRONIC APPARATUS}
도 1은 본 발명의 실시예의 반도체 제조 장치의 예를 나타내는 설명도.
도 2는 실시예의 가스 버너(22)를 설명하는 설명도.
도 3은 가스 버너를 설명하는 설명도.
도 4는 가스 버너의 구성예를 설명하는 설명도.
도 5는 가스 버너의 구성예를 설명하는 설명도.
도 6은 가스 버너의 구성예를 설명하는 설명도.
도 7은 가스 버너로부터의 화염(연소 가스)의 압력을 조정하는 예를 설명하는 설명도.
도 8은 가스 버너로부터의 화염(연소 가스)의 압력을 조정하는 예를 설명하는 설명도.
도 9는 가스 버너로부터의 화염(연소 가스)의 온도를 조정하는 예를 설명하는 설명도.
도 10은 반도체 장치의 제조 프로세스에 가스 버너를 사용한 예를 설명하는 제조 공정도.
도 11은 본 발명의 반도체 장치를 사용한 전자기기의 예를 설명하는 설명도.
도면의 주요 부분에 대한 부호의 설명
11 : 물탱크 12 : 전기 분해조
15 : 가스 컨트롤러 21 : 챔버
22 : 가스 버너 51 : 테이블
52 : 온도 조절부 100 : 반도체 기판
본 발명은 반도체 장치의 제조에 관한 것으로서, 반도체 장치의 제조 프로세스의 저비용화, 트랜지스터 소자 성능의 균질화 및 고품질화를 가능하게 하는 열처리에 관한 것이다.
CVD법 등에 의해 기판 위에 성막한 실리콘의 재결정화를 도모하는 결정화 방법에는, 800℃ 내지 1000℃의 고온 열처리에 의한 고상(固相) 성장법, 엑시머 레이저 조사를 행하는 레이저 어닐링(annealing)법, 열 플라스마를 열원으로 하는 열 플라스마 제트법(특허문헌 1, 비특허문헌 1) 등이 있다.
[특허문헌 1] 일본국 공개특허평11-145148호 공보
[비특허문헌 1] Crystallization of Si Thin Film Using Thermal Plasma Jet and Its Application to Thin-Film Transistor Fabrication, S.Higashi, AM-LCD'04 Technical Digest Papers, p.179
그러나, 상술한 열처리에 의한 고상 성장법에서는 반도체의 기판이 800℃ 내지 1000℃의 고온에 견디는 것이 필요하지만, 이러한 기판은 실질적으로는 석영 유리에 한정된다. 또한, 석영 유리는 고가이기 때문에, 대면적의 것을 제조하는 것이 어렵다. 레이저 어닐링법은 극단시간에 실리콘막의 결정화를 행할 수 있기 때문에, 유리 기판이나 수지 기판 등, 내열성이 부족한 기판에 대해서도 널리 이용할 수 있다. 그러나 한편으로, 러닝 코스트가 고액이고, 소자 특성의 편차가 크다는 결점이 있다. 열 플라스마 제트법은 단시간으로 실리콘막의 결정화가 가능하지만, 열원이 요구하는 높은 소비전력과, 다량의 희소 가스 Ar(아르곤)의 소비에 의한 고비용화가 결함이다.
따라서, 본 발명은 저온 프로세스에 의해 대면적의 반도체 기판의 열처리를 양호한 품질로 행하는 것이 가능한 반도체 장치의 제조 방법 및 제조 장치를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명의 반도체 장치의 제조 방법은 반도체 장치의 제조에서, 수소 및 산소의 혼합 가스를 연료로 하는 가스 버너의 화염(火炎)을 열원으로 하여 기판 위에 성막된 반도체층을 열처리하는 공정을 포함하는 것을 특징으로 한다.
이러한 구성으로 함으로써, 가열과 함께 연소에 의해 발생하는 수증기 가스를 반도체층에 부여할 수 있고, 재결정화와 동시에 반도체층의 원자간 부대(不對)결합(댕글링 본드)을 수소 또는 산소에 의해 종단하여 전하의 트랩 밀도를 감소시 킨다. 또한, 가스 버너를 사용함으로써 열원의 대형화가 가능해지고, 대형 기판의 열처리가 가능해진다. 또한, 연료로 되는 수소와 산소는 물로부터 얻어져, 연료의 입수가 용이하고 저렴하다.
바람직하게는, 상기 열처리가 상기 수소 및 산소의 혼합 가스를 수소 과잉으로 설정하여 상기 반도체층의 재결정화를 행하는 것이다. 이것에 의해, 수소에 의해 반도체층의 댕글링 본드가 종단된다.
바람직하게는, 상기 열처리가 상기 수소 및 산소의 혼합 가스를 산소 과잉으로 설정하여 표면에 산화막이 형성된 반도체층의 개질(改質)을 행하는 것이다. 이것에 의해, 산화막(예를 들어 게이트 절연막)을 형성할 수 있고, 또는 게이트 절연막과 반도체막 사이의 계면 준위 밀도를 저감시킨다.
또한, 본 발명의 반도체 장치의 제조 방법은 기판 위에 반도체를 성막하는 공정과, 연료로 되는 수소 및 산소의 혼합 가스를 수소 과잉으로 설정한 가스 버너의 화염을 열원으로 하여 상기 반도체층의 재결정화를 행하는 제 1 열처리 공정과, 상기 제 1 열처리 공정을 거친 상기 반도체층에 산화막을 형성하는 공정과, 연료로 되는 수소 및 산소의 혼합 가스를 산소 과잉으로 설정한 가스 버너의 화염을 열원으로 하여 상기 산화막이 형성된 반도체층의 개질을 행하는 제 2 열처리 공정을 포함한다.
이러한 구성으로 함으로써, 반도체층의 댕글링 본드의 종단화, 게이트 절연막과 반도체층 사이의 계면의 개량을 행하는 것이 가능해진다.
바람직하게는, 상기 열처리가 상기 가스 버너의 화염을 직선 형상으로 형성 하고, 상기 직선 형상 화염에 의해 상기 반도체층을 상대적으로 주사함으로써 행해진다. 이것에 의해, 대면적의 반도체 기판을 열처리하는 것이 가능해진다.
바람직하게는, 상기 가스 버너와 상기 기판의 거리를 조정하여 상기 반도체층이 노출되는 화염의 온도 또는 압력을 조정한다.
바람직하게는, 상기 가스 버너의 상기 기판에 대한 자세를 조정하여 상기 반도체층이 노출되는 화염의 압력을 조정한다.
바람직하게는, 상기 가스 버너가 혼합 가스를 도출하는 에어덕트(air duct)와, 상기 에어덕트를 덮어 혼합 가스를 연소시키는 연소실과 연소 가스를 배출하는 노즐부를 포함하는 차폐기를 포함한다.
이것에 의해, 노즐에 의해 연소 가스(화염)의 배출 상태를 조절하는 것이 가능해진다.
바람직하게는, 상기 에어덕트에 일정한 피치로 복수의 개구부가 형성되고, 상기 에어덕트가 왕복 이동 또는 회전 이동한다. 이것에 의해, 균일한 연소 가스를 반도체 기판에 조사(照射)하는 것이 가능해진다.
바람직하게는, 아르곤, 질소, 헬륨 등의 불활성 가스를 상기 수소 및 산소의 혼합 가스에 추가하여 상기 화염의 온도를 조정한다.
가스 컨트롤러가 수소 및 산소의 혼합 가스에 추가하여 불활성 가스를 사용 함으로써 연소 온도나 노즐로부터 유출하는 가스 압력의 조정 범위가 확대된다.
바람직하게는, 상기 기판 및 가스 버너를 챔버로 덮고, 상기 챔버 내에 불활성 가스를 도입하여 챔버 내의 압력을 조정 가능하게 한다. 또한, 가열된 반도체 기판의 산화를 억제하는 것이 가능해진다.
바람직하게는, 상기 열처리를 행하기 전에 상기 기판을 예열하는 공정을 포함한다. 이것에 의해, 급격한 온도차에 의한 기판의 히트 쇼크(heat shock)를 방지한다. 기판의 예열은 예를 들어 재치대(載置臺)에 일체로 구성된 전기 히터에 의해 행할 수 있다.
본 발명의 반도체 제조 장치는 물을 저장하는 물탱크와, 상기 물을 전기 분해하여 수소 및 산소의 혼합 가스를 얻는 전기 분해조와, 상기 수소 및 산소의 혼합 가스를 연소하여 직선 형상의 화염을 형성하는 가스 버너와, 상기 혼합 가스에 가스를 추가하여 상기 혼합 가스의 혼합비를 조정하는 가스 컨트롤러와, 반도체 기판을 상기 가스 버너의 화염에 대하여 직교하는 방향으로 상대적으로 이동하는 이동 수단을 포함한다.
이러한 구성으로 함으로써, 반도체층의 열처리와 동시에 생성하는 수증기 가스에 의해 반도체층의 댕글링 본드 종단 처리를 행할 수 있다. 또한, 대형 반도체 기판을 처리할 수 있는 열처리 장치를 얻는 것이 가능해진다.
바람직하게는, 상기 가스 버너가 상기 혼합 가스를 도출하는 에어덕트와, 상기 에어덕트를 덮어 혼합 가스를 연소시키는 연소실과 상기 연소 가스를 배출하는 직선 형상으로 개구된 노즐부를 포함하는 차폐기를 포함한다. 이것에 의해, 가스 버너의 노즐에 의해 연소 가스의 배출 상태를 컨트롤하는 것이 가능해진다.
바람직하게는, 상기 에어덕트에 일정한 피치로 복수의 개구 구멍이 형성되고, 상기 에어덕트가 왕복 이동 또는 회전 이동한다. 이것에 의해, 균일한 연소 가스를 발생하게 하여 반도체 기판을 열처리하는 것이 가능해진다.
바람직하게는, 상기 에어덕트는 상기 차폐기 내를 상기 노즐부를 향하여 진퇴한다. 이것에 의해, 노즐로부터 유출하는 연소 가스의 온도를 조절하는 것이 가능해진다.
바람직하게는, 상기 가스 컨트롤러는 상기 반도체 기판에 성막한 반도체막을 재결정화할 때에, 상기 혼합 가스를 상대적으로 수소 과잉으로 설정한다. 이것에 의해, 반도체막의 댕글링 본드를 감소시킨다.
바람직하게는, 상기 가스 컨트롤러는 상기 반도체 기판에 성막한 게이트 절연막(산화막)에 열처리를 실시할 때에, 상기 혼합 가스를 상대적으로 산소 과잉으로 설정한다. 이것에 의해, 게이트 절연막(산화막)과 반도체막의 계면의 계면 준위 밀도를 감소시킨다.
바람직하게는, 상기 가스 컨트롤러는 상기 혼합 가스에 불활성 가스를 추가하여 상기 화염의 온도를 조정한다. 이것에 의해, 온도 조정 범위를 확대하는 것이 가능해진다.
바람직하게는, 상기 반도체 제조 장치는 상기 반도체 기판을 가열 또는 예열하는 히터를 구비한다. 이것에 의해, 열처리를 개시하기 전에 소정 온도로 반도체 기판 온도를 상승시켜 두어, 화염에 의한 급격한 온도차에 기인하는 히트 쇼크를 방지하는 것이 가능해진다.
또한, 본 발명의 전자기기는 상술한 반도체의 제조 방법을 사용하여 제조되는 반도체를 구비한다. 이것에 의해, 신뢰성이 높은 전자기기를 얻는 것이 가능해 진다.
또한, 본 발명의 전자기기는 상술한 반도체의 제조 방법을 사용하여 제작한 표시기를 포함하는 것으로서, 여기에서, 전자기기에는 비디오 카메라, 텔레비전, 대형 스크린, 휴대 전화, pc, 휴대형 정보기기(소위 PDA), 그 외 각종의 것이 포함된다.
본 발명의 실시예에서는 수소 및 산소의 혼합 가스를 연료로 하는 가스 버너를 사용하여 실리콘층(반도체층)에서의 가열 처리에 의한 재결정화를 행하는 동시에 수소와 산소를 실리콘막의 개질에 이용한다. 수소와 산소의 혼합비나 유량, 압력 등을 조절하여, 혼합 가스를 수소 리치(rich)(수소 과잉) 상태나 산소 리치(산소과잉) 상태로 적절하게 설정한다. 설정에 따라 연소 가스 중에는 수증기 가스, 수소, 산소가 포함된다.
실리콘 박막 중에 연소 가스 중의 수소 및 산소를 도입함으로써 실리콘 원자의 댕글링 본드(부대 결합)를 종단하고, 전기적으로 불활성화하는 것이 가능해진다(수증기 어닐링). 이것에 의해, 실리콘 박막 중의 캐리어 트랩 밀도를 저감시키고, 캐리어 이동도를 향상시킨다.
또한, 실리콘층을 플라스마화된 수소 가스에 노출시켜, 실리콘 박막 중에 수소를 도입함으로써 실리콘 원자의 댕글링 본드를 종단하고, 전기적으로 불활성화하는 것이 가능해진다(수소화 처리). 이것에 의해, 실리콘 박막 중의 캐리어 트랩 밀도를 저감시키고, 캐리어 이동도를 향상시킨다.
(반도체 제조 장치)
이하, 본 발명의 반도체 제조 장치에 대해서 도 1을 참조하여 설명한다.
도 1에서, 물탱크(11)에는 순수(純水)가 저장되어 있어, 전기 분해조(전기 분해 장치)(12)에 물을 공급한다. 물은 전기 분해조(12)에 의해 전기 분해되어 수소 가스 및 산소 가스로 분리된다. 분리된 수소 가스 및 산소 가스는 가스 컨트롤러(15)에 공급된다. 가스 컨트롤러(15)는 컴퓨터 시스템과 조압 밸브, 유량 조정 밸브, 각종 센서 등으로 구성되어 있고, 미리 설정된 프로그램에 따라 하류의 가스 버너(22)에 공급하는 수소 가스 및 산소 가스(혼합 가스)의 공급량, 공급 압력, 양쪽 가스의 혼합비 등을 조정한다.
또한, 가스 컨트롤러(15)는 도시하지 않은 가스 저장 탱크로부터 공급되는 수소 가스, 산소 가스를 혼합 가스에 더 도입할 수 있다. 이것에 의해, 혼합 가스의 수소·산소 가스 비율을 화학량론 조성으로부터 벗어나, 수소 과잉 또는 산소 과잉인 혼합 가스를 얻는다.
또한, 가스 컨트롤러(15)는 도시하지 않은 가스 저장 탱크로부터 공급되는 아르곤(Ar), 질소(N), 헬륨(He) 등의 불활성 가스를 상기 혼합 가스에 더 도입할 수 있다. 이것에 의해, 가스 버너(22)의 화염 온도(연소 온도)나 화염 상태의 제어를 행하고 있다.
상술한 물탱크(11), 전기 분해조(12), 가스 컨트롤러(15)는 연료(원료) 공급부를 구성한다.
가스 컨트롤러(15)의 하류에는 폐공간을 형성하는 챔버(21)가 배치되어 있다. 챔버(21)에는 열처리의 화염을 발생하는 가스 버너(22), 처리 대상의 반도체 기판(100)을 탑재 배치하여 가스 버너(22)에 대하여 상대적으로 이동 가능하게 하는 스테이지부(51) 등이 배치되어 있다.
챔버(21) 내의 분위기는 이것에 한정되지 않지만, 예를 들어 내부 압력이 대기압 내지 0.5M㎩ 정도, 내부 온도가 실온 내지 100℃ 정도로 설정 가능하게 되어 있다. 예를 들어 수증기 어닐링에 적절한 조건으로 설정할 수 있다. 챔버(21) 내의 기압을 원하는 상태로 유지하기 위해서, 기술된 아르곤 등의 불활성 가스를 챔버(21) 내에 도입할 수 있다.
스테이지부(51)는 파티클(particle) 방지 때문에 기판을 탑재 배치한 테이블을 일정 속도로 이동하는 기구가 설치되어 있다. 또한, 급격한 온도차 등에 의한 반도체 기판(100)의 히트 쇼크를 방지하기 위해서, 반도체 기판(100)의 재치대에 가열(예열)이나 냉각을 행하는 기구가 설치되어 있고, 외부의 온도 조절부(52)에 의해 이 온도 제어가 이루어진다. 가열에는 전기 히터 기구, 냉각에는 냉각 가스나 냉각수를 이용하는 냉각 기구 등이 사용된다.
도 2의 평면도에 나타낸 바와 같이, 가스 버너(22)는 스테이지부(51)의 폭(도시한 상하 방향)보다도 큰 긴 쪽 부재에 의해 형성되어 있다. 가스 버너(22)의 긴 쪽 방향과 직교하는 방향으로 스테이지부(51)를 이동함으로써, 또는 가스 버너(22)를 이동함으로써, 가스 버너(22)가 반도체 기판(100)을 주사하도록 구성되어 있다.
도 3에 나타낸 바와 같이, 가스 버너(22)는 혼합 가스를 연소실에 도출하는 가스의 출구 구멍이 설치된 에어덕트(22a), 에어덕트(22a)를 둘러싸는 차폐기(22b), 차폐기(22b)에 의해 둘러싸여 혼합 가스가 연소하는 연소실(22c), 연소 가스가 차폐기(22b)로부터 바깥쪽으로 나가는 출구로 되는 노즐(22d), 에어덕트(22a)에 설치된 혼합 가스의 유출구(22e) 등에 의해 구성되어 있다. 노즐(22d)과 반도체 기판(100)의 갭을 넓게 설정하면, 연소 가스가 노즐로부터 방출될 때에 압력이 저하된다. 노즐(22d)과 반도체 기판(100)의 갭을 좁게 설정(한정함)하면, 연소 가스의 압력 저하가 억제되어, 압력은 높아진다. 따라서, 갭을 조정함으로써 가스 압력을 조정할 수 있다. 가압에 의해 수증기 어닐링, 수소 어닐링, 산소 어닐링 등을 촉진할 수 있다. 각종 어닐링은 혼합 가스의 설정에 의해 선택 가능하다.
후술하는 바와 같이, 혼합 가스의 유출구(22e)를 복수 또는 선 형상으로 형성함으로써, 가스 버너(22)의 연소실(22c)의 화염(토치(torch)) 형상을 선 형상(장척의 화염), 복수 토치 등으로 할 수 있다. 가스 버너(22) 근방의 온도 프로파일은 유출구(22e)나 차폐기(22b)의 노즐부(22d) 등의 설계에 의해, 바람직하게는, 화염의 주사 방향에서 직사각형으로 되도록 설정된다.
도 4는 가스 버너(22)의 구성예를 나타내고 있다. 도 4의 (a)는 가스 버너(22)의 짧은 쪽 방향에서의 단면도, 도 4의 (b)는 가스 버너(22)의 긴 쪽 방향에서의 부분 단면도를 나타내고 있다. 양 도면에서, 도 3과 대응하는 부분에는 동일한 부호를 부여하고 있다.
이 예에서는 에어덕트(22a)를 둘러싸도록 차폐기(22b)가 형성되어 있다. 차폐기(22b)의 하방(下方)이 노즐(22d)로 되어 있고, 에어덕트(22a)의 하방의 노즐(22d) 측에 가스 유출구(22e)가 선 형상(긴 구멍)으로 설치되어 있다. 또한, 직선 형상의 가스 유출구(22e)의 각 부위의 유출량을 동일하게 하기 위해서 구멍의 폭을 장소에 따라 변화시키도록 할 수도 있다.
도 5는 가스 버너(22)의 다른 구성예를 나타내고 있다. 도 5의 (a)는 가스 버너(22)의 짧은 쪽 방향에서의 단면도, 도 5의 (b)는 가스 버너(22)의 긴 쪽 방향에서의 부분 단면도를 나타내고 있다. 양 도면에서, 도 3과 대응하는 부분에는 동일한 부호를 부여하고 있다.
이 예에서는 에어덕트(22a)를 둘러싸도록 차폐기(22b)가 형성되어 있다. 차폐기(22b)의 하방이 노즐(22d)로 되어 있고, 에어덕트(22a)의 하방의 노즐(22d) 측에 복수의 가스 유출구(22e)가 동일한 간격으로 설치되어 있다. 이 구성에서는 연소실의 가스 밀도를 균일하게 하고 노즐(22d)로부터 외부로 흐르는 가스 유량을 균일하게 하기 위해서, 에어덕트(22a)를 도시한 좌우측 방향 등 이동하도록 하고 있다. 또한, 에어덕트(22a)를 고정으로 하고, 가스 유출구(22e)의 각 부위의 유출량을 동일하게 하기 위해서, 필요에 따라 가스 유출구(22e)의 간격을 장소에 따라 변화시키도록 할 수도 있다.
도 6은 가스 버너(22)의 다른 구성예를 나타내고 있다. 도 6의 (a)는 가스 버너(22)의 짧은 쪽 방향에서의 단면도, 도 6의 (b)는 가스 버너(22)의 긴 쪽 방향에서의 부분 단면도를 나타내고 있다. 양 도면에서, 도 3과 대응하는 부분에는 동일한 부호를 부여하고 있다.
이 예에서도, 에어덕트(22a)를 둘러싸도록 차폐기(22b)가 형성되어 있다. 차폐기(22b)의 하방이 노즐(22d)로 되어 있고, 에어덕트(22a)의 측면에 복수의 가 스 유출구(22e)가 나선 형상으로 동일한 간격에 의해 설치되어 있다. 이 구성에서는 연소실의 가스 밀도를 균일하게 하고, 노즐(22d)로부터 외부로 흐르는 가스 유량을 균일하게 하기 위해서, 에어덕트(22a)를 도시한 바와 같이 회전 이동하도록 하고 있다.
도 7은 노즐(22)의 높이 위치에 의한 유출 가스 압력을 조정하는 예를 나타내고 있다. 도 7의 (a)에 나타낸 바와 같이, 반도체 기판(100)의 표면으로부터 노즐(22d)을 이간시킴으로써 유출 연소 가스의 압력을 내릴 수 있다. 또한, 도 7의 (b)에 나타낸 바와 같이, 반도체 기판(100)의 표면에 노즐(22d)을 접근시킴으로써 유출 연소 가스의 압력을 올릴 수 있다.
도 8은 노즐(22)의 자세의 조정(예를 들어 회전 각도 및 위치의 조정)에 의한 유출 가스 압력을 조정하는 예를 나타내고 있다. 이 예에서는 도 8의 (a)에 나타낸 바와 같이, 노즐부(22d)의 유출구 형상을 한쪽 측에 개방한 형상으로 하고 있다. 이 때문에, 가스 버너(22)가 직립한 형상에서는 유출 연소 가스의 압력을 내릴 수 있다. 또한, 도 7의 (b)에 나타낸 바와 같이, 가스 버너(22)를 회동 또는 경사시키면, 반도체 기판(100)의 표면에 노즐(22d)의 유출구가 접근하여 유출 연소 가스의 압력을 올릴 수 있다.
도 9는 에어덕트(22a)와 차폐기(22b)의 상대적인 위치 관계를 가변으로 하여 노즐(22d)로부터 유출하는 연소 가스의 온도를 조정 가능하게 한 예를 나타내고 있다. 예를 들어 에어덕트(22a)가 차폐기(22b) 내에서 노즐(22d)을 향하여 진퇴 가능한 구조로 하여, 연소실(22c)을 이동하고, 열원과 노즐(22d) 사이의 거리를 변화 시키는 것이 가능해진다. 또한, 열원과 반도체 기판 사이의 거리 조정이 가능해진다.
따라서, 도 9의 (a)에 나타낸 바와 같이, 에어덕트(22a)가 노즐(22d)에 상대적으로 접근할 경우에는 노즐(22d)로부터 유출하는 연소 가스는 상대적으로 고온이 된다.
또한, 도 9의 (b)에 나타낸 바와 같이, 에어덕트(22a)가 노즐(22d)로부터 상대적으로 이간할 경우에는 노즐(22d)로부터 유출하는 연소 가스는 상대적으로 저온이 된다.
이와 같은 구조는 가스 버너(22)와 반도체 기판(100) 사이의 갭을 변화시키지 않고, 유출 연소 가스의 온도를 조정하는 것을 가능하게 하여 유리하다. 물론, 가스 버너(22)와 반도체 기판 사이의 갭을 변화시켜 가스 온도를 조정하고, 또한, 에어덕트(22a)와 차폐기(22b)의 상대적인 위치 관계를 조정하여 가스 온도를 조정하는 구성으로 할 수 있다.
또한, 도 4 내지 도 9에 나타낸 가스 버너의 구조는 이것들을 적절하게 조합시키는 것이 가능하다.
예를 들어 도 7에 나타낸 구성과 도 9에 나타낸 구성을 조합시킬 수 있다. 도 7에 나타낸 가스 버너(22) 전체를 반도체 기판(100)에 대하여 접근 또는 이간시키는 구성으로서 노즐부(22d)와 반도체 기판(100) 사이의 갭을 조정 가능하게 하여, 반도체 기판(100)의 표면 온도를 조절한다. 또한, 도 9에 나타낸 바와 같이 가스 버너(22) 내의 에어덕트(22a)를 노즐부(22d)를 향하여 진퇴 가능하게 함으로 써 반도체 기판(100)의 표면 온도를 미세 조절한다. 이것에 의해, 반도체 기판(100)의 표면을 목표로 하는 열처리 온도로 하는 것이 더 용이해진다.
또한, 도 7과 도 8에 나타낸 구성을 조합시킬 수 있다. 가스 버너(22) 전체를 반도체 기판(100)에 대하여 접근 또는 이간시키는 구성으로서 노즐부(22d)와 반도체 기판(100) 사이의 갭을 조정 가능하게 하여, 반도체 기판(100)의 표면 온도나 화염의 압력을 조절한다. 또한, 가스 버너(22) 전체의 반도체 기판(100)에 대한 자세를 조정함으로써 반도체 기판(100)의 표면 온도나 화염의 압력을 조절한다.
또한, 도 7과 도 8과 도 9에 나타낸 구성을 조합시킬 수 있다. 가스 버너(22) 전체를 반도체 기판(100)에 대하여 접근 또는 이간시키는 구성으로서 노즐부(22d)와 반도체 기판(100) 사이의 갭을 조정 가능하게 하여, 반도체 기판(100)의 표면 온도나 화염의 압력을 적절히 조절한다. 또한, 가스 버너(22) 전체의 반도체 기판(100)에 대한 자세를 조정함으로써 반도체 기판(100) 표면의 화염의 압력을 조절한다. 또한, 가스 버너(22) 내의 에어덕트(22a)를 노즐부(22d)를 향하여 진퇴 가능하게 함으로써 반도체 기판(100)의 표면 온도를 미조절한다. 보다 정확한 열처리가 가능해진다.
또한, 도시되어 있지 않지만, 이 가스 버너(22)의 노즐부(22d)의 차폐판을 가동식으로 하여, 노즐 개구(한정)를 가스 버너(22)의 주사 방향에서 광협(廣狹)하게 변경 가능하게 할 수 있다. 그것에 의해, 가스 버너(22)의 주사 방향에서의 반도체 기판(100)의 피처리부 부분의 폭로 시간, 반도체 기판(100)의 열처리의 온도 프로파일, 열처리 온도, 화염압 등 조정하는 것이 가능해진다.
이상 설명한 본 발명의 실시예의 반도체 제조 장치는 반도체 기판을 가로지르는 장척의 가스 버너를 구비하기 때문에, 창문 유리와 같은 대면적의 기판의 열처리를 행할 수 있다. 또한, 연료로 되는 수소와 산소를 물의 전기 분해에 의해 얻을 수 있기 때문에, 가스 재료의 입수가 용이하고 러닝 코스트가 저렴하다.
또한, 열처리 공정에서, 수소와 산소의 혼합비 및 공급량을 적절하게 설정 함으로써 환원 분위기 또는 산화 분위기를 용이하게 설정할 수 있다. 화염 온도의 조정도 용이하다. 또한, 필요에 따라 불활성 가스를 도입하여 화염 상태(온도, 가스 압력 등)를 조정할 수 있다.
또한, 가스 버너의 노즐 형상 등을 조정함으로써 원하는 온도 프로파일을 얻는 것이 용이하다.
(반도체 장치의 제조 방법)
다음으로, 상술한 반도체 제조 장치를 사용한 반도체 장치(박막트랜지스터:이하 TFT라고 함)의 제조 예에 대해서 도 10을 참조하여 설명한다.
이 실시예에서는 기판 위에 반도체층을 형성한 후 수소 리치 분위기 중에서 열처리를 행하여 재결정화와 막의 개질을 행하고 있다. 또한, 게이트 절연층을 형성한 후에 산소 리치 분위기 중에서 열처리를 행하여 게이트 절연막과 반도체층 계면의 개질을 행하고 있다.
우선, 도 10의 (a)에 나타낸 바와 같이, 액정 표시기 등에 사용되는 대면적의 유리 기판(101) 위에 CVD법 등에 의해 실리콘층(102)을 성막한다. 다음으로, 도 10의 (b)에 나타낸 바와 같이, 실리콘층(102)에 상술한 반도체 제조 장치의 가 스 버너(22)에 의해 제 1 열처리를 실시하고, 재결정화하여 폴리실리콘층으로 한다. 예를 들어 600℃ 내지 1500℃의 고온, 노즐(22d)로부터 유출하는 화염(고온 가스)의 주사 방향에서의 폭 10㎜, 상기 화염의 가스압 0.1MPa 내지 0.2MPa인 저압력의 화염의 가스 버너에, 실리콘층(102)을 1m초 내지 100m초 정도의 단시간 조사한 것만으로 실리콘층의 재결정화를 할 수 있기 때문에, 내열성이 낮은 액정 표시기용 유리를 상기 기판으로서 사용할 수 있다.
이 제 1 열처리 시에는, 미리 가스 컨트롤러(15)에 세팅된 프로그램에 의해 수소와 산소의 반응 비율(2:1) 보다도 수소의 비율이 커지도록(수소 리치) 비율을 조정한다. 이 최적 비율은 이론값이나 실험에 의해 구해지고 있다. 가스 버너(22)는 반도체 기판(100)보다도 폭이 넓고(도 2 참조), 1주사에 의해 기판(100) 전체가 열처리 가능하다. 가스 버너(22)의 화염은 수소가 잉여인 환원성 가스 불꽃으로서, 실리콘층(102)의 가열·재결정화와 함께, 연소 가스 중의 잉여 수소에 의해 실리콘층 중의 댕글링 본드를 감소시킨다. 이것에 의해 결정입계 등에서의 전하 트랩 밀도가 감소하여 후술하는 TFT의 특성(캐리어 이동도)이 향상된다.
또한, 수소와 산소의 비율이 화학량론 조성일지라도, 연소 가스 중에 발생한 수증기의 전리(電離)에 의해 수소와 산소가 발생한다. 또는 완전히 연소되지 않은 수소 및 산소 가스가 포함되어 있다. 이들 수소와 산소에 의해서도 실리콘층(102)의 댕글링 본드의 종단화를 행하는 것이 가능하다.
다음으로, 도 10의 (c)에 나타낸 바와 같이, 실리콘층(102)을 패터닝하여 반도체 소자 영역(섬 형상 영역)을 형성한다.
도 10의 (d)에 나타낸 바와 같이, TFT의 게이트 절연층을 형성한다. 예를 들어 TEOS를 재료로서 CVD법에 의해 실리콘 산화막을 성막하고, 게이트 절연층으로 한다. 또한, 스퍼터링법에 의해 알루미늄 등의 금속 재료를 퇴적하고, 이것을 패터닝하여 게이트 전극 배선층(104)을 형성한다. 또한, 액체 금속 재료를 액적 토출법에 의해 게이트 전극 배선 패턴을 따라 도포하고, 건조시켜 게이트 전극 배선층(104)을 얻을 수도 있다.
이 게이트 전극 배선(104)을 마스크로 하여 실리콘층(102)에 고농도의 불순물 이온 주입을 행하여, 실리콘층(102)에 소스 영역 및 드레인 영역을 형성한다.
다음으로, 도 10의 (e)에 나타낸 바와 같이, 상술한 가스 버너(22)에 의한 제 2 열처리를 실시하여, 불순물을 활성화시킨다. 이 열처리에서는, 바람직하게는 가스 버너(22)의 화염을 산화성으로 한다. 산화성 화염은 혼합 가스를 산소 리치로 함으로써 얻어진다. 분위기 중의 산소가 실리콘층(102)과 실리콘 산화막(게이트 절연층)(103)의 계면 등에서의 실리콘 원자의 댕글링 본드로 결합하고, 상기 실리콘 원자를 전기적으로 불활성으로 하여, 계면 준위 밀도를 감소시킨다. 이 때문에, 이 제 2 열처리에서는 상술한 반도체 제조 장치에서의 프로세스 파라미터는, 예를 들어 가스 버너(22)의 화염을 300℃ 내지 600℃의 저온으로, 화염의 취출 압력을 예를 들어 1.0MPa 내지 2.0MPa의 고압력으로 설정된다.
이 후, 도 10의 (f)에 나타낸 바와 같이, 통상의 TFT 제조 프로세스에 의해 TFT를 완성시킨다. 즉, CVD법 등에 의해 실리콘 산화막을 성막하여 층간절연층(105)을 형성한다. 실리콘층(102)의 소스·드레인 영역 위의 층간 절연막에 컨택 트홀을 개구된다. 이 컨택트홀을 금속 등의 도전 재료로 매립 설치하고, 기판 전체에 알루미늄 등의 배선 재료를 퇴적하고, 패터닝하여 TFT(반도체 장치)를 형성한다.
도면에서는 TFT는 액정 표시기나 전기 영동 장치의 화소 전극의 구동 소자, 유기 EL 소자의 구동 소자, 논리 회로 소자, 기억 회로 소자, 연산 회로 소자 등으로서 사용된다.
이상에서 설명한 바와 같이, 본 발명의 실시예의 반도체 제조 방법에 의하면, 장척의 가스 버너를 사용할 수 있기 때문에 대면적의 기판을 열처리하는 것이 가능해진다. 이 열처리 시에는 열처리 부분을 환원 분위기/산화 분위기로 할 수 있고, 화염 중에 수소, 산화, 수증기를 선택적으로 존재시켜 절연막(예를 들어 게이트 절연막), 반도체막(예를 들어 실리콘)의 각 계면의 개질을 행할 수 있다.
(전자기기)
도 11은 본 발명을 이용하여 제조되는 전자기기의 예를 나타내고 있다. 전형적으로는 유리 기판이나 수지 기판 등의 위에 TFT를 사용하여 형성된 표시 회로, 구동 회로, 기억 회로, 연산 처리 회로 등을 포함하는 전자기기가 해당한다. 보다 구체적으로는 본 발명에 관계되는 제조 프로세스나 반도체 제조 장치를 사용하여 제작된 액정 표시 장치, 전기 영동 표시 장치, 유기 EL 표시 장치 등의 화상 표시기를 구비하는 것이 해당한다.
도 11에 나타낸 예에서는, 본 발명을 이용하여 제조된 반도체 장치가 화상의 표시부(500)에 사용되어 있는 휴대 전화의 예이다. 휴대 전화(530)는 안테나부 (531), 음성 출력부(532), 음성 입력부(533), 조작부(534), 및 본 발명의 전기 영동 표시 장치(100)를 구비하고 있다. 이와 같이 본 발명의 전기 영동 표시 장치(10)를 휴대 전화(230)의 표시부로서 이용 가능하다.
상기 예에 한하지 않고 본 발명은 화상 표시나 문자 표시를 행하는 여러 가지의 전자기기의 제조에 적용 가능하다. 예를 들어 전자 페이퍼, PDA, 전자수첩, 전광 게시판, 선전 공고용 디스플레이 등에도 활용할 수 있다.
본 발명은, 저온 프로세스에 의해 대면적의 반도체 기판의 열처리를 양호한 품질로 행하는 것이 가능한 반도체 장치의 제조 방법 및 제조 장치를 제공할 수 있다.

Claims (21)

  1. 반도체 장치의 제조 방법으로서,
    수소 및 산소의 혼합 가스를 연료로 하는 가스 버너의 화염(火炎)을 열원으로 하여 기판 위에 성막된 반도체층을 열처리하는 공정을 포함하고,
    불활성 가스를 상기 수소 및 산소의 혼합 가스에 추가하여 상기 화염의 온도를 조정하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제 1 항에 있어서,
    상기 열처리가 상기 수소 및 산소의 혼합 가스를 수소 과잉으로 설정하여 상기 반도체층의 재결정화를 행하는 반도체 장치의 제조 방법.
  3. 제 1 항에 있어서,
    상기 열처리가 상기 수소 및 산소의 혼합 가스를 산소 과잉으로 설정하여 표면에 산화막이 형성된 반도체층의 개질(改質)을 행하는 반도체 장치의 제조 방법.
  4. 반도체 장치의 제조 방법으로서,
    기판 위에 반도체를 성막하는 공정과,
    연료로 되는 수소 및 산소의 혼합 가스를 수소 과잉으로 설정한 가스 버너의 화염을 열원으로 하여 상기 반도체층의 재결정화를 행하는 제 1 열처리 공정과,
    상기 제 1 열처리 공정을 거친 상기 반도체층에 산화막을 형성하는 공정과,
    연료로 되는 수소 및 산소의 혼합 가스를 산소 과잉으로 설정한 가스 버너의 화염을 열원으로 하여 상기 산화막이 형성된 반도체층의 개질을 행하는 제 2 열처리 공정을 포함하는 반도체 장치의 제조 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 열처리가 상기 가스 버너의 화염을 직선 형상으로 형성하고, 상기 직선 형상 화염에 의해 상기 반도체층을 상대적으로 주사(走査)함으로써 행해지는 반도체 장치의 제조 방법.
  6. 제 1 항 또는 제 4 항에 있어서,
    상기 가스 버너와 상기 기판의 거리를 조정하여 상기 반도체층이 노출되는 화염의 온도 또는 압력을 조정하는 반도체 장치의 제조 방법.
  7. 제 1 항 또는 제 4 항에 있어서,
    상기 가스 버너의 상기 기판에 대한 자세를 조정하여 상기 반도체층이 노출되는 화염의 압력을 조정하는 반도체 장치의 제조 방법.
  8. 제 5 항에 있어서,
    상기 가스 버너를, 혼합 가스를 도출하는 에어덕트(air duct)와, 상기 에어덕트를 덮어 혼합 가스를 연소시키는 연소실과 연소 가스를 배출하는 노즐부를 포 함하는 차폐기를 포함하도록 구성하는 반도체 장치의 제조 방법.
  9. 제 8 항에 있어서,
    상기 에어덕트에 일정한 피치로 복수의 개구부를 형성하여, 상기 에어덕트를 왕복 이동 또는 회전 이동시키는 반도체 장치의 제조 방법.
  10. 제 4 항에 있어서,
    불활성 가스를 상기 수소 및 산소의 혼합 가스에 추가하여 상기 화염의 온도를 조정하는 반도체 장치의 제조 방법.
  11. 제 1 항 또는 제 4 항에 있어서,
    상기 기판 및 가스 버너를 챔버로 덮고,
    상기 챔버 내에 불활성 가스를 도입하여 챔버 내의 압력을 조정하는 반도체 장치의 제조 방법.
  12. 제 1 항 또는 제 4 항에 있어서,
    상기 열처리를 행하기 전에 상기 기판을 예열하는 공정을 포함하는 반도체 장치의 제조 방법.
  13. 물을 저장하는 물탱크와,
    상기 물을 전기 분해하여 수소 및 산소의 혼합 가스를 얻는 전기 분해조와,
    상기 수소 및 산소의 혼합 가스를 연소하여 직선 형상의 화염을 형성하는 가스 버너와,
    상기 혼합 가스에 가스를 추가하여 상기 혼합 가스의 혼합비를 조정하는 가스 컨트롤러와,
    반도체 기판을 상기 가스 버너의 화염에 대하여 직교하는 방향으로 상대적으로 이동하는 이동 수단을 포함하고,
    상기 가스 컨트롤러는 상기 혼합 가스에 불활성 가스를 추가하여 상기 화염의 온도를 조정하는 것을 특징으로 하는 반도체 제조 장치.
  14. 제 13 항에 있어서,
    상기 가스 버너가,
    상기 혼합 가스를 도출하는 에어덕트와,
    상기 에어덕트를 덮어 상기 혼합 가스를 연소시키는 연소실과 상기 연소 가스를 배출하는 직선 형상으로 개구된 노즐부를 포함하는 차폐기를 포함하는 반도체 제조 장치.
  15. 제 14 항에 있어서,
    상기 에어덕트는 일정한 피치로 형성된 복수의 개구부를 갖고, 상기 에어덕트가 왕복 이동 또는 회전 이동하는 반도체 제조 장치.
  16. 제 14 항에 있어서,
    상기 에어덕트는 상기 차폐기 내를 상기 노즐부를 향하여 진퇴하는 반도체 제조 장치.
  17. 제 13 항 내지 제 16 항 중 어느 한 항에 있어서,
    상기 가스 컨트롤러는 상기 반도체 기판에 성막한 반도체막을 재결정화할 때에, 상기 혼합 가스를 상대적으로 수소 과잉으로 설정하는 반도체 제조 장치.
  18. 제 13 항에 있어서,
    상기 가스 컨트롤러는 상기 반도체 기판에 성막한 게이트 절연막에 열처리를 실시할 때에, 상기 혼합 가스를 상대적으로 산소 과잉으로 설정하는 반도체 제조 장치.
  19. 삭제
  20. 제 13 항에 있어서,
    상기 반도체 기판을 가열하는 히터를 더 구비하는 반도체 제조 장치.
  21. 제 1 항 또는 제 4 항에 기재된 반도체 장치의 제조 방법을 이용하여 제조되 는 반도체 장치를 구비하는 전자기기.
KR1020060029438A 2005-04-01 2006-03-31 반도체 장치의 제조 방법, 제조 장치 및 전자기기 KR100739092B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00106889 2005-04-01
JP2005106889A JP4453021B2 (ja) 2005-04-01 2005-04-01 半導体装置の製造方法及び半導体製造装置

Publications (2)

Publication Number Publication Date
KR20060105638A KR20060105638A (ko) 2006-10-11
KR100739092B1 true KR100739092B1 (ko) 2007-07-13

Family

ID=37071137

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060029438A KR100739092B1 (ko) 2005-04-01 2006-03-31 반도체 장치의 제조 방법, 제조 장치 및 전자기기

Country Status (5)

Country Link
US (1) US8034175B2 (ko)
JP (1) JP4453021B2 (ko)
KR (1) KR100739092B1 (ko)
CN (1) CN100511604C (ko)
TW (1) TW200723368A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101609429B1 (ko) * 2010-11-05 2016-04-05 샤프 가부시키가이샤 어닐링 처리 장치 및 어닐링 처리를 사용한 박막 트랜지스터의 제조 방법

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4453021B2 (ja) 2005-04-01 2010-04-21 セイコーエプソン株式会社 半導体装置の製造方法及び半導体製造装置
JP4453693B2 (ja) * 2005-11-14 2010-04-21 セイコーエプソン株式会社 半導体装置の製造方法及び電子機器の製造方法
GB0613044D0 (en) * 2006-06-30 2006-08-09 Boc Group Plc Gas combustion apparatus
TWI341872B (en) * 2006-08-07 2011-05-11 Ind Tech Res Inst Plasma deposition apparatus and depositing method thereof
JP4407685B2 (ja) * 2006-10-11 2010-02-03 セイコーエプソン株式会社 半導体装置の製造方法および電子機器の製造方法
JP4362834B2 (ja) * 2006-10-11 2009-11-11 セイコーエプソン株式会社 半導体装置の製造方法、電子機器の製造方法および半導体製造装置
US8445364B2 (en) * 2008-06-02 2013-05-21 Corning Incorporated Methods of treating semiconducting materials including melting and cooling
US8231730B2 (en) * 2008-06-09 2012-07-31 Guardian Industries Corp. Combustion deposition burner and/or related methods
CA2750789C (en) * 2009-02-05 2018-12-04 Sulzer Metco Ag Plasma coating system and method for coating or treating the surface of a substrate
JP5141607B2 (ja) * 2009-03-13 2013-02-13 東京エレクトロン株式会社 成膜装置
CN103648974B (zh) 2011-09-13 2015-10-21 东芝三菱电机产业系统株式会社 氧化膜成膜方法及氧化膜成膜装置
CN103839875B (zh) * 2012-11-21 2017-08-22 北京北方微电子基地设备工艺研究中心有限责任公司 一种衬底处理系统
CN103060777B (zh) * 2012-12-25 2014-12-31 王奉瑾 激光激发cvd镀膜设备
CN106087040B (zh) * 2016-07-14 2018-07-27 京东方科技集团股份有限公司 半导体多晶化系统和对单晶半导体基板进行多晶化的方法
CN115588629A (zh) * 2021-07-06 2023-01-10 Asm Ip私人控股有限公司 设置有提取器室的用于处理多个衬底的设备
WO2023210269A1 (ja) * 2022-04-26 2023-11-02 サムコ株式会社 プラズマ処理方法及びプラズマ処理装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56137643A (en) 1980-03-31 1981-10-27 Chiyou Lsi Gijutsu Kenkyu Kumiai Thermal processing of semiconductor
KR940010509B1 (ko) * 1990-02-20 1994-10-24 가부시끼가이샤 도시바 반도체 기판 표면 처리 방법
KR20000000194A (ko) * 1999-09-29 2000-01-15 이형종 에이치티에스-에프에이치디를 이용한 광소자용 평판형실리카 박막의 제조법
JP2002334867A (ja) 2001-05-09 2002-11-22 Tokyo Electron Ltd 熱処理装置及びその方法
KR20030092091A (ko) * 2001-04-23 2003-12-03 맷슨 써멀 프로덕츠 게엠베하 공정 가스의 생성 방법 및 생성 장치

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3272591A (en) * 1959-05-08 1966-09-13 Union Carbide Corp Production of single crystals from incongruently melting material
US3870472A (en) * 1969-11-26 1975-03-11 Joseph A Adamski Method and apparatus for growing crystals by annealing the crystal after formation
US3652431A (en) * 1970-03-12 1972-03-28 Julian Louis Reynolds Method of operating an electrolysis cell for the production of gases under hydrostatic pressure
US3876382A (en) * 1970-03-24 1975-04-08 Siemens Ag Verneuil apparatus for growing spinel-type oxide monocrystals
DE2324783A1 (de) * 1973-05-16 1974-12-12 Siemens Ag Verfahren und vorrichtung zum herstellen eines kristalls nach verneuil
US4525223A (en) * 1978-09-19 1985-06-25 Noboru Tsuya Method of manufacturing a thin ribbon wafer of semiconductor material
US4494300A (en) * 1981-06-30 1985-01-22 International Business Machines, Inc. Process for forming transistors using silicon ribbons as substrates
US4466179A (en) * 1982-10-19 1984-08-21 Harris Corporation Method for providing polysilicon thin films of improved uniformity
JPH088255B2 (ja) 1990-02-20 1996-01-29 株式会社東芝 半導体基板表面処理方法および半導体基板表面処理装置
JP3360139B2 (ja) 1991-03-13 2002-12-24 株式会社アルバック ゲート絶縁膜形成方法
JPH0824104B2 (ja) * 1991-03-18 1996-03-06 株式会社半導体エネルギー研究所 半導体材料およびその作製方法
JP2884203B2 (ja) 1991-12-04 1999-04-19 正國 鈴木 半導体結晶層の製造方法
JP3173135B2 (ja) 1992-06-24 2001-06-04 セイコーエプソン株式会社 薄膜半導体装置及びその製造方法
JPH06302511A (ja) 1992-07-27 1994-10-28 Masakuni Suzuki 半導体単結晶層の製造方法
JP3450067B2 (ja) * 1993-12-07 2003-09-22 千代田化工建設株式会社 燃焼装置用熱交換器、熱交換器用蓄熱体及び燃焼用酸化剤予熱方法
JP3468859B2 (ja) * 1994-08-16 2003-11-17 富士通株式会社 気相処理装置及び気相処理方法
JP3105770B2 (ja) 1995-09-29 2000-11-06 日本電気株式会社 半導体装置の製造方法
JP3977455B2 (ja) 1995-11-29 2007-09-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6000789A (en) * 1996-04-23 1999-12-14 Fuji Xerox Co., Ltd. Printer and ink tank
JPH106523A (ja) 1996-06-20 1998-01-13 Fuji Xerox Co Ltd インクタンク
JP3429129B2 (ja) 1996-04-26 2003-07-22 三菱電機株式会社 低温ポリシリコン薄膜トランジスタのレーザアニーリング方法
WO1998013645A1 (de) * 1996-09-26 1998-04-02 Siemens Aktiengesellschaft Hitzeschildkomponente mit kühlfluidrückführung und hitzeschildanordnung für eine heissgasführende komponente
JP3917698B2 (ja) * 1996-12-12 2007-05-23 株式会社半導体エネルギー研究所 レーザーアニール方法およびレーザーアニール装置
JPH11135492A (ja) 1997-11-04 1999-05-21 Sony Corp シリコン酸化膜の形成方法及びシリコン酸化膜形成装置
JPH11145148A (ja) 1997-11-06 1999-05-28 Tdk Corp 熱プラズマアニール装置およびアニール方法
KR20010006155A (ko) * 1998-02-13 2001-01-26 야스카와 히데아키 반도체장치의 제조방법 및 열처리장치
JP3472482B2 (ja) * 1998-06-30 2003-12-02 富士通株式会社 半導体装置の製造方法と製造装置
JP2000094710A (ja) * 1998-09-24 2000-04-04 Seiko Epson Corp 印刷ヘッド装置、インクジェットプリンタおよびインクカートリッジ
JP2000219523A (ja) * 1999-01-28 2000-08-08 Nikon Corp 石英ガラスの成形方法、成形装置、及びそれにより得られた石英ガラス
AU2002243617A1 (en) * 2001-01-17 2002-07-30 Neophotonics Corporation Optical materials with selected index-of-refraction
US7253032B2 (en) * 2001-04-20 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Method of flattening a crystallized semiconductor film surface by using a plate
JP2003130315A (ja) 2001-10-26 2003-05-08 Zetto:Kk バーナ装置
JP2003197618A (ja) 2001-12-25 2003-07-11 Sanyo Electric Co Ltd 薄膜形成方法
JP2004281998A (ja) * 2003-01-23 2004-10-07 Seiko Epson Corp トランジスタとその製造方法、電気光学装置、半導体装置並びに電子機器
JP4423068B2 (ja) * 2004-03-03 2010-03-03 信越化学工業株式会社 光ファイバ用多孔質母材の製造方法及びガラス母材
US20050217799A1 (en) * 2004-03-31 2005-10-06 Tokyo Electron Limited Wafer heater assembly
US7491431B2 (en) * 2004-12-20 2009-02-17 Nanogram Corporation Dense coating formation by reactive deposition
JP4453021B2 (ja) 2005-04-01 2010-04-21 セイコーエプソン株式会社 半導体装置の製造方法及び半導体製造装置
JP4453693B2 (ja) * 2005-11-14 2010-04-21 セイコーエプソン株式会社 半導体装置の製造方法及び電子機器の製造方法
JP4434167B2 (ja) * 2006-03-28 2010-03-17 セイコーエプソン株式会社 半導体装置の製造方法
JP4362834B2 (ja) * 2006-10-11 2009-11-11 セイコーエプソン株式会社 半導体装置の製造方法、電子機器の製造方法および半導体製造装置
JP4407685B2 (ja) * 2006-10-11 2010-02-03 セイコーエプソン株式会社 半導体装置の製造方法および電子機器の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56137643A (en) 1980-03-31 1981-10-27 Chiyou Lsi Gijutsu Kenkyu Kumiai Thermal processing of semiconductor
KR940010509B1 (ko) * 1990-02-20 1994-10-24 가부시끼가이샤 도시바 반도체 기판 표면 처리 방법
KR20000000194A (ko) * 1999-09-29 2000-01-15 이형종 에이치티에스-에프에이치디를 이용한 광소자용 평판형실리카 박막의 제조법
KR20030092091A (ko) * 2001-04-23 2003-12-03 맷슨 써멀 프로덕츠 게엠베하 공정 가스의 생성 방법 및 생성 장치
JP2002334867A (ja) 2001-05-09 2002-11-22 Tokyo Electron Ltd 熱処理装置及びその方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101609429B1 (ko) * 2010-11-05 2016-04-05 샤프 가부시키가이샤 어닐링 처리 장치 및 어닐링 처리를 사용한 박막 트랜지스터의 제조 방법

Also Published As

Publication number Publication date
US20060223328A1 (en) 2006-10-05
US8034175B2 (en) 2011-10-11
CN100511604C (zh) 2009-07-08
KR20060105638A (ko) 2006-10-11
TW200723368A (en) 2007-06-16
JP2006287071A (ja) 2006-10-19
CN1881545A (zh) 2006-12-20
JP4453021B2 (ja) 2010-04-21

Similar Documents

Publication Publication Date Title
KR100739092B1 (ko) 반도체 장치의 제조 방법, 제조 장치 및 전자기기
KR100845506B1 (ko) 반도체 장치의 제조 방법 및 전자 기기의 제조 방법
US7393729B2 (en) Method for fabricating semiconductor device
US6653179B1 (en) Method for manufacturing a thin film semiconductor device, method for manufacturing a display device, method for manufacturing a thin film transistors, and method for forming a semiconductor thin film
JP4362834B2 (ja) 半導体装置の製造方法、電子機器の製造方法および半導体製造装置
US7534977B2 (en) Heat treatment apparatus and method of manufacturing a semiconductor device
JP4407685B2 (ja) 半導体装置の製造方法および電子機器の製造方法
JP2004179634A (ja) レーザーアニール処理装置及び方法
KR100623690B1 (ko) 평판 표시 장치 및 그의 제조 방법
JP2002261040A (ja) 熱処理装置及び半導体装置の作製方法
JP2007141885A (ja) 半導体装置の製造方法及び電子機器
JP2007242819A (ja) 半導体装置の製造方法、及び半導体製造装置
JP3346145B2 (ja) 半導体膜の結晶化方法、薄膜トランジスタの製造方法、アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶表示装置及びアニール装置
JP2007227773A (ja) 基板の熱処理装置及び基板の熱処理方法
JP2008098377A (ja) 半導体装置の製造方法及び電子機器の製造方法
JP2008098374A (ja) 半導体装置の製造方法、電子機器の製造方法および半導体製造装置
JP2008098375A (ja) 半導体装置の製造方法、電子機器の製造方法および半導体製造装置
JP2008098371A (ja) 半導体装置の製造方法及び電子機器の製造方法
JP2005109081A (ja) 表示装置の製造方法
JP2001308335A (ja) 薄膜トランジスタの製造方法および表示装置
JP2000031492A (ja) 薄膜トランジスタの製造方法
JP2005150394A (ja) 半導体薄膜の製造方法および半導体装置の製造方法
JPH07176759A (ja) 絶縁ゲート型電界効果半導体装置の作製方法
JP2002158172A (ja) 半導体薄膜、半導体薄膜の製造方法、及び単結晶半導体薄膜の製造装置、並びに単結晶薄膜の製造方法、単結晶薄膜基板、半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20110617

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee