WO2023210269A1 - プラズマ処理方法及びプラズマ処理装置 - Google Patents

プラズマ処理方法及びプラズマ処理装置 Download PDF

Info

Publication number
WO2023210269A1
WO2023210269A1 PCT/JP2023/013830 JP2023013830W WO2023210269A1 WO 2023210269 A1 WO2023210269 A1 WO 2023210269A1 JP 2023013830 W JP2023013830 W JP 2023013830W WO 2023210269 A1 WO2023210269 A1 WO 2023210269A1
Authority
WO
WIPO (PCT)
Prior art keywords
plasma
substrate
plasma processing
hydrogen
processing chamber
Prior art date
Application number
PCT/JP2023/013830
Other languages
English (en)
French (fr)
Inventor
円 妻屋
弘和 寺井
Original Assignee
サムコ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サムコ株式会社 filed Critical サムコ株式会社
Publication of WO2023210269A1 publication Critical patent/WO2023210269A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Definitions

  • the present invention relates to a plasma processing method for cleaning the surface of an electronic device substrate such as a semiconductor substrate or a lead frame, and an apparatus therefor.
  • Microbumps are often formed as shown in FIGS. 1(a) to (f) (Non-Patent Document 1).
  • a photoresist 13 is applied to a substrate 11 (FIG. 1(a)) coated with a copper layer 12, and a via (opening) 14 is formed in the wiring area (FIG. 1(b)).
  • pretreatment is performed with plasma 15 to clean the inside and surroundings of via 14 (FIG. 1(c)).
  • the via 14 is filled with copper 16 by plating (FIG. 1(d)).
  • the photoresist 13 is removed (FIG. 1(e)), and the copper layer 12 on the substrate 11 is removed (FIG. 1(f)).
  • cleaning the vias includes (1) preventing or reducing oxidation of the copper layer at the bottom (on the substrate), (2) ashing photoresist residue, and (3) It is necessary to make the inner surface of the via hydrophilic to make it easier for the plating solution to enter.
  • plasma for example, Patent Document 1
  • Patent Document 1 by performing hydrogen plasma processing in a specific chamber, (1) effects on oxidation prevention or reduction of the copper layer have not been obtained.
  • sufficient effects were not obtained regarding (2) ashing of photoresist residue and (3) hydrophilization of the inner surface of the via.
  • the present invention has been made in order to solve the above-mentioned problems of the prior art, and its purpose is to solve the problems of the prior art when processing electronic device substrates including semiconductor substrates, metal parts, lead parts, etc.
  • Another object of the present invention is to provide a plasma processing method that can obtain the effects (1) to (3) above.
  • a plasma processing method for an electronic device substrate includes: a) placing an electronic device substrate in a processing chamber; b) supplying a raw material gas consisting of hydrogen and water vapor obtained from an apparatus for electrolyzing water to the processing chamber; c) performing plasma processing on the electronic device substrate by converting the raw material gas in the processing chamber into plasma.
  • the electronic device substrate includes metal parts such as electrodes thereof and lead parts such as peripheral lead frames.
  • the raw material gas it is desirable that the amount of water vapor in the entire raw material gas is greater than or equal to the saturated state of water in the raw material gas. For example, at 27°C, the pressure is about 3.3% or more. Furthermore, it is desirable that the pressure is 10 to 40%.
  • a plasma processing apparatus for plating a substrate for an electronic device includes: a) a plasma processing chamber provided with a mounting table for a substrate for an electronic device to be processed; b) a water electrolyzer that is connected to the processing chamber and is a source of raw material gas consisting of hydrogen and water vapor; c) A plasma generation unit that converts the raw material gas introduced into the processing chamber into plasma.
  • FIG. 4 is an explanatory diagram showing a procedure for forming microbumps.
  • FIG. 3 is a diagram showing a sample set in which a copper oxide chip and a silicon chip are placed on a dummy substrate.
  • 1 is a schematic configuration diagram of a plasma processing apparatus used in a test conducted to confirm the effects of the present invention. An emission intensity graph showing the results of plasma emission spectroscopic analysis performed during plasma processing. A table showing the contents of each test conducted to confirm the effects of the present invention. Table showing the results of Test 1 and Test 2. Table showing the results of Test 3.
  • Example 2 The following two types of samples were tested.
  • Copper oxide chip The surface of a 10 x 20 x 0.3 mm copper plate is oxidized. The thickness of the oxide layer is 40 nm.
  • FIG. 2 shows a sample set 20 in which a copper oxide chip 22 and a silicon chip 23 are placed on a dummy substrate 21.
  • a parallel plate plasma processing apparatus (PD-220) 30 manufactured by Samco Co., Ltd. was used as the plasma processing apparatus. As shown in FIGS. 3(a) to 3(c), this plasma processing apparatus 30 was used with the lower electrode 32 grounded and the upper electrode 33 (area 452 m 2 ) connected to the high frequency power source 34 (PE mode ). The processing chamber 31 was then connected to a vacuum pump (DRP) 35 and connected to a plasma gas source via a flow meter (FM) 36. The plasma gas source was different depending on the test. The contents are shown in the table in FIG.
  • the processing chamber 31 is made of metal (stainless steel).
  • an electrolyzer 37 was used as a plasma gas source. If a high-pressure hydrogen cylinder is used as a plasma gas source, installation and maintenance are required under the regulations of the High-Pressure Gas Safety Law, so the present invention uses an electrolyzer 37.
  • the electrolyzer 37 generates and outputs hydrogen by electrolyzing water, but at the same time, water (steam) is also output. Since water is output at approximately saturated vapor pressure, the output gas contains approximately 3.3% pressure at room temperature (27°C).
  • water containing a small amount of sodium hydroxide can also be used as a raw material in addition to pure water. This allows water electrolysis to be performed more efficiently.
  • water containing a small amount of sodium hydroxide is used, raw material gas containing a small amount of Na is supplied to the processing chamber, and the processing chamber and the substrate surface may be contaminated with Na. Therefore, it is desirable to use pure water as a raw material, and in this respect, an electrolyzer equipped with a solid electrolyte cell is desirable.
  • hydrogen containing water vapor is fed into the processing chamber 31 from the electrolyzer 37.
  • High-frequency power was supplied from the high-frequency power source 34 while flowing plasma source gas (hydrogen + water vapor) at a pressure of 5 Pa and a flow rate of 20 SCCM.
  • the high-frequency power input was 100 W, and the processing time was 3 min.
  • the ashing rate was calculated by dividing the thickness (1 ⁇ m) of the photoresist (PR) on the surface of the silicon chip 23 by the processing time, and it was found to be 19 nm/min (in the middle column of FIG. 6). Furthermore, the water contact angle of the surface (photoresist layer) of the silicon chip 23 after plasma treatment was measured. A water contact angle of 90° or less is defined as hydrophilic, and a water contact angle of 10° or 5° or less is defined as superhydrophilic. As a result of the measurement, the water contact angle was 3°, indicating that it was superhydrophilic (lower column in Figure 6).
  • Test 2 instead of using an electrolyzer, a high-pressure hydrogen cylinder 38 containing high-purity hydrogen was used as a plasma gas source, as shown in FIG. 3(b).
  • the purity of hydrogen supplied from the high-pressure hydrogen cylinder 38 is 99.9999% or more.
  • the copper oxide chip 22 and the silicon chip 23 are placed on the lower electrode 32, and the inside of the processing chamber 31 is evacuated using the vacuum pump 35, and then high-purity hydrogen is pumped into the processing chamber 31 from the high-pressure hydrogen cylinder 38.
  • high-frequency power was applied from the high-frequency power supply 34 while flowing the plasma source gas (hydrogen) at a pressure of 5 Pa and a flow rate of 20 SCCM.
  • the high-frequency power input was 100 W, and the processing time was 3 min.
  • the ashing rate was 6 nm/min (in the right column of Figure 6).
  • the water contact angle was 20° (lower right column of Figure 6).
  • Test 3 In Test 3, as shown in Figure 3(c), a hydrogen gas source and a water vapor source were used together as the plasma gas source, and a water vapor trap device (H 2 0-TRAP) was added to the electrolyzer 37 as the hydrogen gas source. (H 2 O-TRAP equipped electrolyzer 39), and a heating vaporization type steam generator 40 was used as the steam source. The flow rates of these hydrogen gas and water vapor were adjusted using the respective flowmeters 36a and 36b, and the plasma treatment was performed by changing the mixing ratio of both from 0% to 100% in 10% increments.
  • H 2 0-TRAP water vapor trap device
  • Test 3 in order to approximate the actual processing environment of wafers, a lower electrode 32 was used as a sample set 20 in which a copper oxide chip 22 and a silicon chip 23 were placed on a pure copper dummy substrate 21 as shown in FIG. set on top.
  • the plasma treatment conditions are the same as Tests 1 and 2.
  • the ashing rate of the photoresist layer under each condition is as shown in the third row of Figure 7.
  • the photoresist layer was removed at a sufficiently high speed.
  • the water contact angle of the photoresist layer after processing under each condition is as shown in the fourth row of FIG.
  • hydrogen/water vapor 90/10 to 0/100
  • the angle is 5 to 3°, making it super hydrophilic.
  • the proportion of water vapor in it is preferably 10 to 40%, according to the results of Test 3. In this way, if the proportion of water vapor in the raw material gas is 10% or more (more precisely, the saturated vapor pressure of water is about 3.3% or more), Since hydrogen gas (containing water vapor at saturated vapor pressure) is insufficient, it is necessary to prepare a steam generator separate from the hydrogen gas source and add the steam generated by it.
  • Patent Document 2 Patent Document 3
  • an electrolyzer as a source of these mixed gases.
  • Substrate 12 Copper layer 13
  • Photoresist 14 Via 15
  • Plasma 16 Copper
  • Sample set 21 ... Dummy substrate 22
  • Copper oxide chip 23 ... Silicon chip 30
  • Plasma processing device 31 ... Processing chamber 32... Lower part
  • Electrode 33 Upper electrode 34
  • High frequency power source 35
  • Electrolyzer 38 High pressure hydrogen cylinder 39
  • Electrolyzer with water vapor trap device 40 Steam generator

Abstract

表面に銅層を有する半導体基板にフォトレジストを用いてエッチングを行い、めっき処理を施す電子装置用基板のプラズマ処理に際して、(1)銅層の還元、(2)フォトレジストの高速アッシング、(3)ビア内部表面の親水化の効果を得ることのできるプラズマ処理の方法を提供する。本発明に係る電子装置用基板のめっき処理のためのプラズマ処理方法は、a)半導体基板やリードフレーム等の電子装置用基板を処理室内に配置するステップと、b) 水を電気分解する装置から得られる、水素と水蒸気から成る原料ガスを前記処理室に供給するステップと、c) 前記処理室内の前記原料ガスをプラズマ化することにより前記電子装置用基板にプラズマ処理を施すステップと、を有することを特徴とする。

Description

プラズマ処理方法及びプラズマ処理装置
　本発明は、半導体基板やリードフレーム等の電子装置用基板の表面を清浄にする等のために行うプラズマ処理方法及びそのための装置に関する。
　情報化社会の進展に伴い、半導体パッケージは高性能化、高機能化、そして小型化が進んでいる。フリップチップ実装技術を用いることにより半導体チップは高密度に接続することができるが、電気特性要求やI/O数の増加、そして金価格の上昇に対応するため、銅（Cu）ポストを用いたマイクロバンプが広く用いられている。
　マイクロバンプは、多くの場合、図１(a)～(f)に示すように形成する（非特許文献１）。まず、銅層１２を被覆した基板１１（図１(a)）にフォトレジスト１３を塗布し、その配線部分にビア（開口）１４を形成する（図１(b)）。この時点で、ビア１４内部及び周辺を洗浄するためにプラズマ１５で前処理を行う（図１(c)）。そしてメッキによりビア１４に銅１６を充填する（図１(d)）。その後、フォトレジスト１３を除去し（図１(e)）、基板１１上の銅層１２を除去する（図１(f)）。
特開平06-029254号 特開2018-098353号 特開2015-160192号
"マイクロバンプへのAqua Plasma(R)の応用", samco NOW Vol. 111, 2020年10月, サムコ株式会社
　銅マイクロバンプを形成する際、前記ビアの洗浄は、(1)底部（基板上）の銅層の酸化を防止する又は還元すること、(2)フォトレジスト残渣のアッシングを行うこと、(3)ビア内部表面を親水化し、めっき液を入り込みやすくすること、の各効果を得る必要がある。従来のプラズマを用いた半導体基板の処理（例えば、特許文献１）においては、特定のチェンバー内で水素プラズマ処理を行うことにより、(1)銅層の酸化防止又は還元については効果が得られていたが、(2)フォトレジスト残渣のアッシング及び(3)ビア内部表面の親水化については十分な効果が得られなかった。
　このような(1)～(3)の効果（(2)については、十分なアッシング速度を得ること）は、マイクロバンプを形成する処理のみならず、表面に銅層を有する半導体基板にフォトレジストを用いてエッチングを行い、めっき処理を施す場合の前処理に共通して必要とされるものである。また、リード部（リードフレーム）と半導体基板の電極部（以下、金属部という）との間を金属ワイヤで接続する従来の実装技術でも同様にリード部や電極部の酸化を防止する又は還元する必要がある。
　本発明は従来技術のこのような課題を解決するために成されたものであり、その目的とするところは、そのような半導体基板や金属部、リード部等を含む電子装置用基板の処理に際して、前記(1)～(3)の効果を得ることのできるプラズマ処理の方法を提供することである。
　上記課題を解決するために成された本発明に係る電子装置用基板のプラズマ処理方法は、
　a) 電子装置用基板を処理室内に配置するステップと、
　b) 水を電気分解する装置から得られる、水素と水蒸気から成る原料ガスを前記処理室に供給するステップと、
　c) 前記処理室内の前記原料ガスをプラズマ化することにより前記電子装置用基板にプラズマ処理を施すステップと
を有することを特徴とする。
　ここで、電子装置用基板には、半導体基板の他、その電極等の金属部や周辺のリードフレーム等のリード部を含む。また、原料ガスについては、原料ガス全体の中で水蒸気が、該原料ガス中での水の飽和状態以上の量であることが望ましい。例えば、27℃では約3.3圧力%以上となる。更には、10～40圧力%であることが望ましい。
　また、上記課題を解決するために成された本発明に係る電子装置用基板のめっき処理のためのプラズマ処理装置は、
　a) 被処理電子装置用基板の載置台が設けられたプラズマ処理室と、
　b) 前記処理室に接続される、水素と水蒸気から成る原料ガスの供給源である、水の電気分解装置と、
　c) 前記処理室内に導入された前記原料ガスをプラズマ化するプラズマ生成部と
を備えることを特徴とする。
　本発明に係る方法により、電子装置用基板のプラズマ処理において、(1)基板上の銅層の酸化防止又は還元、(2)フォトレジスト残渣の高速アッシング、(3)表面を親水化し、めっき液を狭いところへも入り込みやすくする、という効果を確実に得ることができる。
マイクロバンプを形成する手順を示す説明図。 ダミー用基板上に酸化銅チップ及びシリコンチップを載置したサンプルセットを示す図。 本発明の効果を確認するために行った試験で用いたプラズマ処理装置の概略構成図。 プラズマ処理時に行ったプラズマの発光分光分析の結果を示す発光強度グラフ。 本発明の効果を確認するために行った各試験の内容を示す表。 試験１及び試験２の結果を示す表。 試験３の結果を示す表。
　以下、本発明の効果を確認するために行った試験の方法及び結果について、図面を参照しつつ説明する。
　［サンプル］
　試験に供したサンプルは次の2種である。
　(1) 酸化銅チップ
　10×20×0.3 mmの銅板の表面を酸化させたもの。酸化層の厚さは40 nmである。
　(2) シリコンチップ
　15×15×0.5±0.025 mmのシリコン（Si）板の表面にフォトレジスト（PR）を塗布したもの。PRは東京応化製, THMR-IP3250, 110℃×5 minベーク品であり、塗布厚さは1μmである。
　後述の試験３では、これらのチップを次のダミー用基板上に載置した。
　(3) ダミー用基板
　200×150×0.3 mmの純銅板。300mm（φ8）ウエハを想定した基板である。
　ダミー用基板２１上に酸化銅チップ２２及びシリコンチップ２３を載置したサンプルセット２０を図２に示す。
　プラズマ処理装置としてサムコ株式会社製平行平板型プラズマ処理装置（PD-220）３０を使用した。図３(a)～(c)に示すように、このプラズマ処理装置３０では、下部電極３２を接地し、上部電極３３（面積452 m2）を高周波電源３４に接続して使用した（PEモード）。そして、処理室３１を真空ポンプ（DRP）３５に接続し、流量計（FM）３６を介してプラズマガス源に接続した。プラズマガス源は試験によって別異のものとした。その内容を図５の表に示す。処理室３１は金属製（ステンレス製）である。
　各試験の方法及び結果は次のとおりである。方法を図５に、結果を図６及び図７にまとめて示す。
＜試験１＞
　試験１では、図３(a)に示すように、プラズマガス源として電気分解装置３７を用いた。プラズマガス源として高圧水素ボンベを用いると高圧ガス保安法による規制による設置や維持管理が必要となるので、本発明では電気分解装置３７を用いる。電気分解装置３７では水を電気分解することにより水素を発生し出力するが、同時に、水（水蒸気）も出力される。水は、ほぼ飽和水蒸気圧の状態で出力されるため、室温（27℃）では出力ガス中に約3.3圧力%含まれる。
　なお、電気分解装置３７で水素を生成する場合、原料としては純水の他、水酸化ナトリウム（NaOH）を少量含有させた水を用いることもできる。これにより、水の電気分解がより効率よく行われるようになる。ただし、水酸化ナトリウムを少量含有させた水を用いる場合は、微量のNaが混入した原料ガスが処理室に供給され、処理室内や基板表面がNaで汚染される可能性がある。そのため、原料として純水を用いることが望ましく、その点で、固体電解質セルを備える電気分解装置が望ましい。
　酸化銅チップ２２及びシリコンチップ２３を下部電極３２上に載置し、真空ポンプ３５で処理室３１内を真空にした後、電気分解装置３７から水蒸気を含む水素を処理室３１内に送給し、圧力を5 Paとして、流量20 SCCMでプラズマ原料ガス（水素＋水蒸気）を流しつつ、高周波電源３４から高周波電力を投入した。投入した高周波電力は100 Wで、処理時間は3 minとした。
　処理時にプラズマの発光分光分析を行った結果を図４(a)に示す（実線）。656 nmにおいてH（水素）の高いピークが存在する他、水蒸気に起因する309 nmのOH（ヒドロキシラジカル）のピークが後述の試験２の2倍、777 nmのO（酸素）のピークが試験２の1.5倍の高さで観察された（図４(b)、(c)）。OH（水酸基）は表面の親水化向上に寄与し、O（酸素）はPRのアッシング速度の向上に寄与する。
　このプラズマ処理を行った後、酸化銅チップ２２の表面を観察すると、酸化銅は完全に還元され、純銅表面が露出していた（図６中欄上）。
　次に、シリコンチップ２３の表面のフォトレジスト（PR）の厚さ（1μm）を処理時間で除することによりアッシングレートを計算すると、19 nm/minとなった（図６中欄中）。
　さらに、プラズマ処理後のシリコンチップ２３の表面（フォトレジスト層）の水接触角を測定した。水接触角は90 °以下で親水性、10 °または5 °以下で超親水性と定義される。測定の結果、水接触角は3 °と、超親水化していた（図６中欄下）。
＜試験２＞
　試験２では、電気分解装置を用いる代わりに、図３(b)に示すように、プラズマガス源として高純度水素を収納する高圧水素ボンベ３８を用いた。高圧水素ボンベ３８から供給される水素の純度は99.9999%以上である。
　試験１と同様に酸化銅チップ２２及びシリコンチップ２３を下部電極３２上に載置し、真空ポンプ３５で処理室３１内を真空にした後、高圧水素ボンベ３８から高純度水素を処理室３１内に送給し、試験１と同様、圧力5 Pa、流量20 SCCMでプラズマ原料ガス（水素）を流しつつ、高周波電源３４から高周波電力を投入した。試験１と同じく、投入した高周波電力は100 Wで、処理時間は3 minとした。
　処理時のプラズマの発光分光分析の結果は図４(a)の破線のとおりである。水蒸気に起因する309 nmのOHや777 nmのOにおいて明確なピークは観察されなかった（図４(b)、(c)）。
　このプラズマ処理を行った後、酸化銅チップ２２の表面を観察すると、酸化銅は完全に還元され、純銅表面が露出していた（図６右欄上）。
　この試験２では、アッシングレートは6 nm/minであった（図６右欄中）。
　また、水接触角は20 °であった（図６右欄下）。
＜試験３＞
　試験３では、図３(c)に示すように、プラズマガス源として水素ガス源と水蒸気源を併用し、水素ガス源としては電気分解装置３７に水蒸気トラップ装置（H20-TRAP）を付加したもの（H20-TRAP付電気分解装置３９）を、水蒸気源としては加熱気化式水蒸気発生器４０を使用した。これら水素ガスと水蒸気の流量をそれぞれの流量計３６ａ及び３６ｂにより調整し、両者の混合割合を、水蒸気0%から100%まで10%ずつ変えてプラズマ処理を行った。
　試験３では、ウエハの実際の処理環境に近いものとするため、酸化銅チップ２２とシリコンチップ２３を図２に示すように純銅製ダミー用基板２１上に載置したサンプルセット２０として下部電極３２上にセットした。プラズマ処理条件は試験１及び試験２と同じである。
　水素／水蒸気=100/0～0/100の各混合割合でプラズマ処理を行った場合の、酸化銅チップ２２の表面を観察すると、図７の第２段に示すとおり、水素／水蒸気=100/0～60/40の条件では表面の酸化銅が完全に還元され、純銅表面が露出していたが、水素／水蒸気=50/50～0/100の条件では、表面が完全には還元されなかった（図７では水素／水蒸気=40/60、20/80、30/90の結果を省略した）。
　各条件によるフォトレジスト層のアッシングレートは図７の第３段に示すとおりで、水素／水蒸気=100/0ではややアッシングレートの値が低いが、水素／水蒸気=90/10～0/100では十分高速でフォトレジスト層が除去された。
　各条件による処理後のフォトレジスト層の水接触角は図７の第４段に示すとおりで、ここにおいても、水素／水蒸気=100/0では水接触角の値が20°とやや大きいが、水素／水蒸気=90/10～0/100では5～3°と、超親水化されている。
＜まとめ＞
　プラズマ原料ガスが水素＋水蒸気である試験１と水素のみである試験２を比較する（図３(a)、(b)及び図５）と、酸化銅を還元する効果においては差が無い（図６第２段）ものの、フォトレジスト層除去の速度（アッシングレート）において、水素＋水蒸気を原料ガスとする試験１は水素のみを原料ガスとする試験２よりも高い値が得られた（図６第３段）。また、フォトレジスト層表面の親水化に関しては、水素＋水蒸気を原料ガスとする試験１は高度な親水化効果が得られた（図６第４段）。このことより、表面に銅層を有する半導体基板にフォトレジストを用いてエッチングを行い、めっき処理を施す場合の前処理において、水素と水から成る原料ガスを用いてプラズマ処理を施すことにより、(1)銅層の酸化を防止する又は還元すること、(2)フォトレジスト残渣のアッシングを行うこと、(3)ビア内部等のフォトレジスト層表面を親水化し、めっき液を入り込みやすくすること、の各効果を得ることが可能となることが明らかとなった。このようなプラズマ処理は、リード部と半導体基板の電極部との間を金属ワイヤで接続する実装技術において、リード部（リードフレーム）や電極等の金属部の酸化を防止する又は還元する必要がある場合にも有効である。
　基板のプラズマ処理において水素＋水蒸気を原料ガスとする場合、試験１で行ったように電気分解装置を用いることにより、電気分解装置で生成される水素ガスに必然的に混入する水蒸気をそのまま用いることができる。水素ガス源として高圧水素ボンベを使用する場合には、高圧ガス保安法等の法令により所定の設備を整え、資格者を配置する必要があるため、実用上のハードルが高いが、電気分解装置を用いることにより、そのような問題を避けることもできる。
　原料ガスを水素＋水蒸気とする場合、そのうちの水蒸気の割合は、試験３の結果によると、10～40%とすることが望ましい。このように、原料ガス中の水蒸気の割合を10%以上（より正確には、水の飽和蒸気圧である圧力約3.3%以上とする場合には、前記のような電気分解装置で生成される（飽和蒸気圧の水蒸気を含む）水素ガスでは不十分であるため、水素ガス源とは別に水蒸気発生器を用意し、それで生成した水蒸気を追加投入する必要がある。
　発明者は、水蒸気と酸素の混合ガスや酸素と水素の混合ガスをプラズマ化して銅酸化物や銀酸化物を還元処理するプラズマ処理方法を提案しているが（特許文献２、特許文献３）、これらの混合ガスの発生源として電気分解装置を用いることも可能である。
１１…基板
１２…銅層
１３…フォトレジスト
１４…ビア
１５…プラズマ
１６…銅
２０…サンプルセット
２１…ダミー用基板
２２…酸化銅チップ
２３…シリコンチップ
３０…プラズマ処理装置
３１…処理室
３２…下部電極
３３…上部電極
３４…高周波電源
３５…真空ポンプ
３６、３６ａ、３６ｂ…流量計
３７…電気分解装置
３８…高圧水素ボンベ
３９…水蒸気トラップ装置付電気分解装置
４０…水蒸気発生器

Claims (6)

  1. 　a) 電子装置用基板を処理室内に配置するステップと、
    　b) 水を電気分解する装置から得られる、水素と水蒸気から成る原料ガスを前記処理室に供給するステップと、
    　c) 前記処理室内の前記原料ガスをプラズマ化することにより前記電子装置用基板にプラズマ処理を施すステップと
    　を有することを特徴とする電子装置用基板のプラズマ処理方法。
  2. 　前記処理室内にさらに水蒸気を供給して、前記原料ガスの混合割合を水素／水蒸気=90/10～60/40とすることを特徴とする請求項１に記載の電子装置用基板の処理方法。
  3. 　前記水を電気分解する装置が水蒸気トラップ装置を備えないことを特徴とする請求項１又は２に記載の電子装置用基板のプラズマ処理方法。
  4. 　電子装置用基板が表面にフォトレジスト層と銅層を有することを特徴とする請求項１又は２に記載の電子装置用基板のプラズマ処理方法。
  5. 　a) 被処理電子装置用基板の載置台が設けられたプラズマ処理室と、
    　b) 前記処理室に接続される、水素と水蒸気から成る原料ガスの供給源である、水の電気分解装置と、
    　c) 前記処理室内に導入された前記原料ガスをプラズマ化するプラズマ生成部と
    　を備えることを特徴とするプラズマ処理装置。
  6. 　前記水の電気分解装置が水蒸気トラップ装置を備えないことを特徴とする請求項５に記載のプラズマ処理装置。
PCT/JP2023/013830 2022-04-26 2023-04-03 プラズマ処理方法及びプラズマ処理装置 WO2023210269A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022072537 2022-04-26
JP2022-072537 2022-04-26

Publications (1)

Publication Number Publication Date
WO2023210269A1 true WO2023210269A1 (ja) 2023-11-02

Family

ID=88518738

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/013830 WO2023210269A1 (ja) 2022-04-26 2023-04-03 プラズマ処理方法及びプラズマ処理装置

Country Status (2)

Country Link
TW (1) TW202348831A (ja)
WO (1) WO2023210269A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151386A (ja) * 1992-11-04 1994-05-31 Shinko Pantec Co Ltd 半導体製造装置
JPH06263591A (ja) * 1993-03-10 1994-09-20 Idemitsu Petrochem Co Ltd 半導体ダイヤモンドの製造装置
JP2006287071A (ja) * 2005-04-01 2006-10-19 Seiko Epson Corp 半導体装置の製造方法、製造装置ならびに電子機器
JP2018502451A (ja) * 2014-12-16 2018-01-25 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 水素または水素含有ガスとともに水蒸気を使用するプラズマ軽減

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151386A (ja) * 1992-11-04 1994-05-31 Shinko Pantec Co Ltd 半導体製造装置
JPH06263591A (ja) * 1993-03-10 1994-09-20 Idemitsu Petrochem Co Ltd 半導体ダイヤモンドの製造装置
JP2006287071A (ja) * 2005-04-01 2006-10-19 Seiko Epson Corp 半導体装置の製造方法、製造装置ならびに電子機器
JP2018502451A (ja) * 2014-12-16 2018-01-25 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 水素または水素含有ガスとともに水蒸気を使用するプラズマ軽減

Also Published As

Publication number Publication date
TW202348831A (zh) 2023-12-16

Similar Documents

Publication Publication Date Title
KR101322549B1 (ko) 금속 부재의 보호막 구조 및 보호막 구조를 이용한 금속부품 그리고 보호막 구조를 이용한 반도체 또는 평판디스플레이 제조 장치
KR910009319B1 (ko) 레지스트 마스크 박리방법
US8568535B2 (en) Systems and methods for exposing semiconductor workpieces to vapors for through-hole cleaning and/or other processes
KR100971045B1 (ko) 수증기 및 희석 가스를 이용하여 강화되는 수소 애슁 방법
US4565588A (en) Method for diffusion of impurities
US6239045B1 (en) Semiconductor producing apparatus and producing method for epitaxial wafer using same
US7807062B2 (en) Electron induced chemical etching and deposition for local circuit repair
CN101421829A (zh) 包括对低介电常数材料进行非原位背侧聚合物去除的等离子体电介质蚀刻处理
KR20220100826A (ko) 반도체 프로세싱을 위한 대기압 플라즈마 장치
DE10320472A1 (de) Plasmabehandlung zur Reinigung von Kupfer oder Nickel
CN101536155A (zh) 用于低电介质常数材料的具有原位背侧聚合物去除的等离子体电介质蚀刻工艺
KR100727205B1 (ko) 플라즈마 성막 방법 및 그 장치
DE10326273A1 (de) Verfahren zur Reduzierung der Scheibenkontaminierung durch Entfernen von Metallisierungsunterlagenschichten am Scheibenrand
JP2006073722A (ja) アッシング方法及びアッシング装置
WO2023210269A1 (ja) プラズマ処理方法及びプラズマ処理装置
CN105355566B (zh) 焊盘的表面处理方法及焊盘的制作方法
TWI389255B (zh) 積體電路結構之製備方法
JP6400512B2 (ja) 電気めっき方法及び電気めっき装置
JP2007266054A (ja) 半導体装置の製造方法
DE10150822B4 (de) Verfahren zum Entfernen oxidierter Bereiche auf einer Grenzfläche einer Metalloberfläche
CN103258725B (zh) 薄膜配线形成方法及薄膜配线
JPH1167702A (ja) 半導体電極の清浄方法及び清浄装置
CN109716506A (zh) 电子部件的制造方法
US20220130680A1 (en) Method for structuring a substrate
US20230209725A1 (en) Wiring structure, method for manufacturing same, and semiconductor package

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23796016

Country of ref document: EP

Kind code of ref document: A1