JP2007266054A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2007266054A
JP2007266054A JP2006085328A JP2006085328A JP2007266054A JP 2007266054 A JP2007266054 A JP 2007266054A JP 2006085328 A JP2006085328 A JP 2006085328A JP 2006085328 A JP2006085328 A JP 2006085328A JP 2007266054 A JP2007266054 A JP 2007266054A
Authority
JP
Japan
Prior art keywords
substrate
gas
semiconductor device
electrode
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006085328A
Other languages
English (en)
Other versions
JP5210496B2 (ja
Inventor
Takahide Ono
恭秀 大野
Makoto Suenaga
誠 末永
Tatsuya Takeuchi
達也 竹内
Taizo Hagiwara
泰三 萩原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Seiki Co Ltd
Original Assignee
Shinko Seiki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Seiki Co Ltd filed Critical Shinko Seiki Co Ltd
Priority to JP2006085328A priority Critical patent/JP5210496B2/ja
Publication of JP2007266054A publication Critical patent/JP2007266054A/ja
Application granted granted Critical
Publication of JP5210496B2 publication Critical patent/JP5210496B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • H01L2224/81815Reflow soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81905Combinations of bonding methods provided for in at least two different groups from H01L2224/818 - H01L2224/81904
    • H01L2224/81907Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】電極同士の電気的な接触性を悪化させることなく、容易にフリップチップ接続させることの可能な半導体装置の製造方法を提供する。
【解決手段】半導体チップ2および中間基板3の外部引出電極5,8および突起電極6の酸化膜を除去した後、半導体チップ2および中間基板3を大気中に取り出す工程と、大気中で突起電極6と外部引出電極8とを位置合わせしたのち低酸素濃度雰囲気中に入れる工程と、低酸素濃度雰囲気中で半導体チップ2および中間基板3を突起電極6の溶融する温度条件で熱処理を行う工程とを含む。上記の位置合わせ工程では、半導体チップ2および中間基板3は、以下の式を満たす温度x(℃)および曝露期間y(秒)の範囲内でしか大気に曝されないようにしている。
温度xが36℃以下のときには、 y≦10-(x-57.45)6.031 …(1)
温度xが36℃より大きいときには、y≦10-(x-59.67)6.656 …(2)
【選択図】図2

Description

本発明は、突起電極を有する基板をFC(フリップチップ) 実装してなる半導体装置の製造方法に関する。
近年、携帯電話やパソコンなどの小型軽量化、高機能化に伴い、半導体チップを積層接続したCOC(Chip On Chip)実装が注目されている。この実装では高速伝送特性の必要性からフリップチップ接続が必須である。フリップチップ接続とは、半導体チップから基板(プリント基板やインターポーザなど)へのリード線の引き出しをなくし、半導体チップを、2次元配置されたバンプと呼ばれる突起電極を介して基板に接続させる方式であり、互いの表面上にある突起電極同士を接続させたり、一方の表面上の突起電極と他方の表面上の引出電極とを接続させることによりCOC実装を実現している。
ところで、現在、突起電極を引出電極上に接合するに際して、主にフラックスが用いられている。フラックスは突起電極の表面および内部の酸化物を還元・除去したり、突起電極表面の酸化を防止する目的で用いられているが、突起電極を引出電極と接合した後に基板上に残留すると、半導体の信頼性などに影響を及ぼす。そのため、フラックスが半導体チップと基板との隙間に残らないように、隙間に残ったフラックス残渣を洗浄し、除去することが必要である。
ところが、フリップチップ接続における半導体チップと基板との隙間は、将来的に50μm 以下になると予測されており、隙間に残ったフラックス残渣の洗浄・除去が極めて困難となる。また、フラックス残渣を完全に除去することは決して容易ではない。そこで、フラックスを使用しないで突起電極を引出電極上に接合する技術が、近年盛んに提案されている。例えば、特許文献1では、アルコールや有機酸を主成分とする接着剤を用いて突起電極を引出電極上に仮止めしたのち、突起電極を、遊離基ガス(水素ラジカル)を含む雰囲気に曝して、突起電極表面の酸化膜を化学的に処理(除去)すると共に、熱処理を行って突起電極を引出電極上に接合する技術が開示されている。
特開2005−230830号公報
しかし、特許文献1のようにして突起電極を引出電極上に接合したのち、真空の雰囲気中で半導体チップおよび基板を位置合わせするのは容易ではない。そのため、通常は、半導体チップおよび基板を大気中に取り出してから位置合わせを行う。ところが、半導体チップおよび基板を大気中に長時間曝すと、突起電極の表面に再び酸化膜が形成されてしまうので、電極同士の電気的な接触性が悪化する虞がある。
本発明はかかる問題点に鑑みてなされたもので、その目的は、電極同士の電気的な接触性を悪化させることなく、容易にフリップチップ接続させることの可能な半導体装置の製造方法を提供することにある。
本発明の半導体装置の製造方法は、以下の(A)〜(D)の各工程を含むものである。
(A)表面に電極を有すると共に、少なくとも一方の電極表面上に突起電極を有する第1基板および第2基板を用意する工程
(B)第1基板および第2基板のそれぞれの電極および突起電極の表面に対して化学的処理を行ったのち、第1基板および第2基板を大気中に取り出す工程
(C)大気中で第1基板および第2基板のそれぞれの電極または突起電極の位置合わせを行うと共に、第1基板および第2基板を低酸素濃度雰囲気中に入れる工程
(D)低酸素濃度雰囲気中で第1基板および第2基板を突起電極の溶融する温度条件で熱処理を行う工程
ここで、上記の位置合わせ工程(C工程)では、第1基板および第2基板は、以下の式を満たす温度x(℃)および曝露期間y(秒)の範囲内でしか大気に曝されないようにしている。
温度xが36℃以下のときには、 y≦10-(x-57.45)6.031 …(1)
温度xが36℃より大きいときには、y≦10-(x-59.67)6.656 …(2)
本発明の半導体装置の製造方法では、第1基板および第2基板のそれぞれの電極または突起電極の表面の酸化膜が化学的処理によって除去されたのち、その化学的処理を行った装置から第1基板および第2基板が大気中に取り出され、第1基板および第2基板のそれぞれの電極または突起電極の位置合わせが他の装置で行われる。このとき、第1基板および第2基板のそれぞれの電極または突起電極は、上記した式(1),(2)を満たす温度xおよび曝露期間yの範囲内でしか大気に曝されないようにしている。
本発明の半導体装置の製造方法によれば、第1基板および第2基板を大気中に取り出したのち、第1基板および第2基板のそれぞれの電極または突起電極の位置合わせを行うようにしたので、低圧の雰囲気中で行う場合に比べて、第1基板および第2基板の位置合わせを容易に行うことができる。また、第1基板および第2基板のそれぞれの電極または突起電極を、式(1),(2)を満たす温度x(℃)および曝露期間y(秒)の範囲内でしか大気に曝さないようにしたので、大気中に曝している間に電極または突起電極の表面に形成される酸化膜の厚さが所定の値よりも厚くなるのを防止することができる。さらに、その後の熱処理工程を低酸素濃度雰囲気で処理するようにしたので、突起電極を十分に濡らすことができ、第1基板および第2基板のそれぞれの電極または突起電極を確実に接合することができる。従って、電極同士の電気的な接触性を悪化させることなく、容易にフリップチップ接続させることができる。
以下、本発明の実施の形態について図面を参照して詳細に説明する。
図1は本発明の一実施の形態に係る半導体装置1を、図2は図1の半導体装置1の製造方法の流れを表すものである。この半導体装置1は、半導体チップ2(第1基板)を中間基板3(第2基板)に張り合わせたものである。
半導体チップ2は、半導体素子4、外部引出電極5および突起電極6を有している。半導体素子4は、その内部に例えば集積回路(図示せず)が組み込まれたものである。外部引出電極5は、半導体素子4の表面に形成されており、例えばその集積回路の一端に接続されている。突起電極6は、外部引出電極5の表面に形成されている。
中間基板3は、例えば、半導体チップ2の外部引出電極5と、半導体装置1を実装するためのプリント基板(図示せず)の表面に設けられた電極パッド(図示せず)とを電気的に接続するためのインターポーザであり、絶縁基板7と、その内部を貫通するビア(図示せず)と、そのビアに接続されると共に中間基板3の表面に形成された外部引出電極8とを有している。
ここで、外部引出電極5,8の少なくとも表面は、例えば、Cu(銅)、Au(金)、Pd(パラジウム)、Ag(銀)、In(インジウム)またはSn(錫)を含む金属により構成されている。突起電極6は、例えば、不純物を含有しないSn(錫)、または、Ag(銀)、Cu(銅)、Bi(ビスマス)、In(インジウム)、Ni(ニッケル)、Au(金)、P(燐)およびPb(鉛)のうち少なくとも1つの不純物を含有する錫からなり、例えば、めっき、印刷、ボールまたは蒸着により形成されている。
以下に、図2〜図7を参照して、本発明の実施の形態の半導体装置1の製造方法について説明する。
まず、半導体装置1の製造方法を実施する際に用いる酸化膜除去装置10および熱処理装置50について説明する。
酸化膜除去装置10は、外部引出電極5,8や突起電極6の表面を覆っている酸化膜を除去するための装置である。この酸化膜除去装置10は、図3に示したように、互いに空間的に分離された上部室11Aおよび下部室11Bからなるチャンバ11を有している。上部室11Aには、マイクロ波Wを発生するマイクロ波発生装置14が導波管13およびマイクロ波導入窓12を介して配置されており、また、水素ガスを発生する水素ガス源16が供給管15を介して配置されている。これにより、上部室11Aは、水素ガス源16から供給された水素ガスをマイクロ波発生装置14で発生したマイクロ波Wによってプラズマ化し、水素ラジカル(遊離基ガス)を発生するようになっている。
上部室11Aにはまた、プラズマ発生領域Pよりも底面側にシールド17が、底面にノズル18がそれぞれ設けられている。シールド17は、例えば金網からなり、プラズマ中に存在する不要な荷電粒子を可能な限り補集すると共に、上部室11A内で発生したプラズマ中に含まれるガスを下部室11Bに導入するようになっている。これにより、上部室11Aは、水素ラジカルを含むガスをシールド17を介して下部室11Bに導入するようになっている。
下部室11Bには、処理対象物(半導体チップ2、中間基板3)を載置するための支持台18が設けられている。支持台18は、半導体チップ2、中間基板3を支持する部分に、加熱器19および冷却器20を有しており、半導体チップ2、中間基板3を所定の手順で加熱・冷却することが可能になっている。下部室11Bにはまた、底面に排気口21を介して真空ポンプ22が、底面に圧力計23がそれぞれ設けられている。真空ポンプ22は、チャンバ11内のガスを外部に排気してチャンバ11内の圧力を減圧するためのものである。圧力計23は、チャンバ11内の圧力を計測するためのものである。下部室11Bにはさらに、供給管24を介して窒素ガス源25が設けられている。なお、窒素ガス源25は、上部室11A側に設けられていてもよい。圧力計23の計測値は、制御部26に伝達され、制御部26は、その計測値に基づいて水素ガス源15、真空ポンプ22、窒素ガス源25を制御するようになっている。これにより、処理対象物を、水素ラジカルを含むガスに曝すことができる。
熱処理装置50は、突起電極6を溶融させて、半導体チップ2の突起電極6と中間基板3の外部引出電極8とを互いに電気的に接合(フリップチップ接続)するための装置である。熱処理装置50は、例えば、図4に示したような、処理対象物を連続してチャンバ内に投入することの可能な連続式のリフロー装置である。このリフロー装置は、一の側面に試料導入口52が、その側面と対向する側面に試料取出口53がそれぞれ設けられたチャンバ51を有している。チャンバ51内には、試料導入口52から試料取出口53まで延在するベルトコンベア54が設けられており、試料を試料導入口52側から試料取出口53側へ運搬するようになっている。チャンバ51内のうち、ベルトコンベア54の上流側に加熱器55が、下流側に冷却器56がそれぞれ設けられている。このチャンバ51の上面および下面には、窒素ガス源58が供給管57を介してそれぞれ配置されている。この窒素ガス源58は、チャンバ51内の気圧がチャンバ51外の気圧よりも高くなるように、窒素ガスをチャンバ51内に供給するようになっている。これにより、チャンバ51外からの酸素の流入を防止することができるので、チャンバ51内を低酸素濃度雰囲気にすることができる。
なお、熱処理装置50は、例えば、図5に示したような、熱処理中に処理対象物をチャンバ内の所定の場所に載置しておくバッチ式のリフロー装置であってもよい。このリフロー装置は、密閉されたチャンバ61を有している。チャンバ61内には、処理対象物(半導体装置1)を載置するための支持台62が設けられている。支持台62は、半導体装置1を支持する部分に、加熱器63および冷却器64を有しており、半導体装置1を所定の手順で加熱・冷却することが可能になっている。チャンバ61にはまた、底面に排気口65を介して真空ポンプ66が、底面に圧力計67がそれぞれ設けられている。真空ポンプ66は、チャンバ61内のガスを外部に排気してチャンバ61内の圧力を減圧するためのものである。圧力計67は、チャンバ61内の圧力を計測するためのものである。チャンバ61にはさらに、供給管68を介して窒素ガス源69が設けられている。圧力計67の計測値は、制御部70に伝達され、制御部70は、その計測値に基づいて真空ポンプ66、窒素ガス源69を制御するようになっている。これにより、チャンバ61内を低酸素濃度雰囲気にすることができる。
(酸化膜の除去)
さて、上記した構成の酸化膜除去装置10を用いて、外部引出電極5,8や突起電極6の表面を覆っている酸化膜の除去を行う。
具体的には、まず、チャンバ11を開いて、支持台18上に半導体チップ2、中間基板3を、外部引出電極5,8や突起電極6を上にして載置する(ステップS1)。なお、図3では、支持台18上に半導体チップ2を載置した場合が例示されている。続いて、チャンバ11を閉じたのち、真空ポンプ22を作動させて、チャンバ11内のガスを排気し、減圧する(ステップS2)。
次に、マイクロ波発生装置14を作動させて、マイクロ波Wを発生させると共に、水素ガス源16を作動させて、水素ガスを発生させる。これにより、水素ガスがマイクロ波Wによってプラズマ化して、水素ラジカル(遊離基ガス)が発生する(ステップS3)。その結果、上部室11Aで発生した水素ラジカルが、ガス流に乗ってシールド17を通過すると共に、ノズル18を介して下部室11Bに導入される。
支持台18に載置された半導体チップ2および中間基板3の外部引出電極5,8や突起電極6は、ノズル18から供給される水素ラジカルを含むガスに曝される。これにより、外部引出電極5,8や突起電極6の表面を覆っている酸化膜が水素ラジカルと化学的に反応して気化し、表面から除去される(ステップS4)。
(位置合わせ)
次に、半導体チップ2および中間基板3を所定の環境の大気中に取り出したのち(ステップS5)、所定の期間内に、半導体チップ2の突起電極6と、中間基板3の外部引出電極8との位置合わせを行う(ステップS6、図6、図7参照)。これにより、低圧の雰囲気中で行う場合に比べて、半導体チップ2および中間基板3の位置合わせを容易に行うことができる。なお、大気の環境や大気中に曝す期間についての説明はのちに詳述する。
なお、位置合わせをする際に、半導体チップ2の突起電極6と、中間基板3の外部引出電極8とを互いに仮固定しておくことが好ましい。例えば、後述のリフローを実行したときに残渣が生じにくい有機材料や固定治具を用いたり、中間基板3の外部引出電極8に半導体チップ2の突起電極6を圧着や超音波によりこれらを互いに仮固定することも可能である。また、位置合わせをした後に、半導体チップ2と中間基板3との間隙に不活性ガスなどを導入してその間隙に存在する酸素を不活性ガスなどに置換してもよい。
(接合)
次に、位置合わせの行われた半導体チップ2および中間基板3を熱処理装置50に入れて、低酸素濃度雰囲気中でリフローを行う(ステップS7)。具体的には、まず、熱処理装置50内を窒素ガスで満たし、熱処理装置50内の酸素濃度が100ppm以下、好ましくは30ppm以下となるように窒素ガス源58,69を調整する。次に、位置合わせされた半導体チップ2および中間基板3を熱処理装置50内に投入し、突起電極6の溶融する温度条件で所定の時間、半導体チップ2および中間基板3を加熱し、続いて、加熱された半導体チップ2および中間基板3を十分に冷却することの可能な温度条件で所定の時間、半導体チップ2および中間基板3を冷却する。これにより、半導体チップ2の突起電極6と、中間基板3の外部引出電極8とが互いに接合され、半導体チップ2および中間基板3がフリップチップ接続される。その後、フリップチップ接続により得られた半導体装置1を熱処理装置50から取り出す。このようにして、半導体チップ2および中間基板3をフリップチップ接続することにより、本実施の形態の半導体装置1が製造される。
ところで、上記の位置合わせ工程では、大気中に曝している間に外部引出電極5,8や突起電極6の表面に酸化膜(例えばSnO)が形成される。この酸化膜の厚さは、大気の温度や、湿度、大気中に曝している曝露時間などによって変化するが、ある値を超えると、その後の熱処理工程において、突起電極6を十分に濡らすことができなくなり、導体チップ2の突起電極6と、中間基板3の外部引出電極8とを互いに確実に接合させることができなくなる。その結果、半導体装置1の信頼性を低下させる虞がある。そのため、酸化膜の厚さは、突起電極6を十分に濡らすことができる程度の厚さであることが必要となる。
このとき、突起電極6を十分に濡らすことができるか否かを客観的に判断することが重要となるが、その判断要素の1つとして「濡れ広がり率」というものがある。本実施の形態では、この濡れ広がり率Zを100×(300μm−H)/300μmによって求められるものと定義する。
ここで、300μmは、突起電極6と同一の材料からなるボールの高さである。Hは、突起電極6と同一の材料からなる直径300μmのボールを、外部引出電極5,8と同一の材料からなる基板上に載置し、それらを酸素濃度が100ppmの低酸素濃度雰囲気中で、温度230℃、60秒間、リフローを実行したときのボールの高さである。なお、右辺の100は、Zを%に換算するためのものである。
この濡れ広がり率Zが50%以上となる場合には突起電極6を十分に濡らすことができ、逆に、濡れ広がり率Zが50%未満となる場合には突起電極6を十分に濡らすことができず、半導体装置1の信頼性および歩留りが低下する虞があることを意味する。
Figure 2007266054
Figure 2007266054
表1は、突起電極6の材料として考えられる材料(Sn、Ag、Cu、Bi、In、Ni、Au、PおよびPb)の組み合わせ(材料A1〜A33)を複数列挙したものである。ここで、表1内の値は含有率(%)である。また、Snの欄における「残」とは、全体を100としたときに、100から含有元素の割合を減算して得られる値という意味である。なお、材料B1,B2は、Zn(亜鉛)を含有しているため酸化膜中にZnOまたはNiOの含まれる割合が多くSnOの場合と比べて酸化膜を化学的に除去するのが困難な材料であり、本実施の形態の突起電極6の材料としては不適当な材料であるので比較例として挙げられている。
表2は、上記した材料A1〜A35,B1,B2を、外部引出電極5,8の材料として考えられる材料(Cu(材料C1)、Au(材料C2)、Pd(材料C3)、Ag(材料C4)、In(材料C5)、Sn(材料C6))を複数列挙したものである。ここで、表2内の二重丸は濡れ広がり率Zが70%以上を意味し、一重丸は濡れ広がり率Zが50%以上70%未満を意味し、バツは濡れ広がり率Zが50%未満を意味している。なお、材料D1,D2は、Ni,Znであることから、上記の比較例と同様、酸化膜中にZnOまたはNiOの含まれる割合が多くSnOの場合と比べて濡れ性の悪い材料であり、本実施の形態の外部引出電極5,8の材料としては不適当な材料であるので比較例として挙げられている。
表2から、突起電極6がSnおよびPbからなる材料A10〜A13およびA15、またはSn、PbおよびPからなる材料A14により構成されている場合には、外部引出電極5,8が材料C1〜C6のいずれにより構成されているときであっても濡れ広がり率Zが70%以上となる。突起電極6がそれ以外の材料A1〜A9,A16〜A33により構成されている場合には、外部引出電極5,8が材料C2により構成されているときは濡れ広がり率Zが70%以上となる。これは、材料C2が表面に酸化膜を形成しないAuであり、また、材料C2とSnとの化学的親和力が良いからである。ただし、外部引出電極5,8が材料C2以外の材料C1,C3〜C5により構成されているときであっても濡れ広がり率Zは50%以上70%未満となる。
このように、濡れ広がり率Zが50%以上となる、突起電極6の材料と、外部引出電極5,8の材料との組み合わせは多岐に渡るが、突起電極6がZnまたはNiの含有量の多い材料B1,B2により構成されている場合には、外部引出電極5,8が材料C1〜C6のいずれの材料により構成されているときであっても濡れ広がり率Zが50%未満となってしまう。また、外部引出電極5,8がZnまたはNiからなる材料D1,D2により構成されている場合には、突起電極6が材料A1〜A34のいずれの材料により構成されているときであっても濡れ広がり率Zが50%未満となってしまう。
これらのことから、突起電極6や外部引出電極5,8の材料としてZnまたはNiを含有するものを用いることはあまり好ましくなく、これらを多く含有するものを用いることは不適当であることがわかる。
図8は、ボールの材料が上記の材料A7である場合の、上記の材料C1上での濡れ広がり率Zの時間変化を表したものである。図8中の実線は温度25℃、一点鎖線は温度36℃、二点鎖線は温度45℃のときのものであり、図8中のaは湿度87g/cm-3、b,eは湿度10g/cm-3(20%)、c,fは湿度25g/cm-3(60%)、d,gは湿度40g/cm-3(95%)のときのものである。
図8から、全体的な傾向として、濡れ広がり率Zは湿度の影響をほとんど受けないが、温度が大きくなる程、影響を大きく受けることがわかる。また、濡れ広がり率Zを50%以上とするためには、温度25℃の場合には曝露時間を2.4×105 秒(約66時間)以内にすることが必要であり、温度36℃の場合には曝露時間を3.6×103 秒(約1時間)以内にすることが必要であり、温度45℃の場合には曝露時間を1.6×102 秒(約2.5分)以内にすることが必要であることがわかる。なお、この傾向は、他の材料を用いた場合であってもほぼ同様である。
図9は、ボールの材料が上記の材料A7である場合の、上記の材料C1上での濡れ広がり率Zが50%となる場合の、温度x(℃)と曝露時間y(秒)との関係を表したものである。
図9から、温度xが36℃以下のときには式(1)を満たす温度xおよび曝露時間yで位置合わせ工程を行うことが必要となり、温度xが36℃より大きいときには式(2)を満たす温度xおよび曝露時間yで位置合わせ工程を行うことが必要となることがわかる。なお、この傾向は、他の材料を用いた場合であってもほぼ同様である。
y≦10-(x-57.45)6.031 …(1)
y≦10-(x-59.67)6.656 …(2)
以上のように、本実施の形態では、位置合わせ工程において、半導体チップ2および中間基板3のそれぞれの外部引出電極5,8および突起電極6は、上記した式(1),(2)を満たす温度xおよび曝露期間yの範囲内でしか大気に曝されないようにしたので、大気中に曝している間に外部引出電極5,8および突起電極6の表面に形成される酸化膜の厚さが所定の値よりも厚くなるのを防止することができる。その結果、その後の熱処理工程において、突起電極6を十分に濡らすことができ、半導体チップ2の突起電極6および中間基板3の外部引出電極8を確実に接合することができる。
また、上記したように、位置合わせ工程を低圧の雰囲気中で行う場合に比べて、半導体チップ2および中間基板3の位置合わせを容易に行うことができる。
従って、本実施の形態の半導体装置1の製造方法では、突起電極6と外部引出電極8との電気的な接触性を悪化させることなく、容易にフリップチップ接続させることができる。
以上、実施の形態を挙げて本発明を説明したが、本発明は上記の実施の形態に限定されるものではなく、種々変形可能である。
例えば、上記実施の形態では、突起電極6と外部引出電極8とを接合するようにしていたが、突起電極同士を接合するようにしてもよい。また、上記実施の形態では、半導体チップ2と中間基板3とを接合するようにしていたが、半導体チップ2とプリント基板とを互いに接合するようにしてもよい。
また、上記実施の形態では、外部引出電極5,8および突起電極6の表面の酸化膜の除去に水素ラジカルを用いていたが、例えば、水素ガス、水素ガスとアルゴンガスとの混合ガス、または水素ガスと窒素ガスとの混合ガスなどの還元性ガスや、蟻酸などの有機酸気化ガスを用いてもよい。
また、上記実施の形態では、リフローを行う際の熱処理装置50内の雰囲気は、窒素ガスを含む低酸素濃度雰囲気であったが、不活性ガスと遊離基ガス、還元性ガスまたは有機酸気化ガスとの混合ガスであってもよく、例えば、窒素雰囲気に5%以下の水素ガスを混ぜた還元性雰囲気や、アルゴンやヘリウムなどの不活性ガス雰囲気であってもよい。また、真空であってもよい。
また、位置合わせの際に、外部引出電極5,8や突起電極6の表面酸化膜を超音波などで軽減・除去するようにしてもよい。
また、上記実施の形態では、1つの半導体チップ2と、中間基板3とをフリップチップ接続する場合について説明したが、本発明はこれに限定されるものではなく、例えば、図10に示したように、半導体素子4の上面にも外部引出電極5を有する半導体チップ9を半導体チップ2と中間基板3との間に設けた半導体装置に対しても、適用可能である。なお、半導体チップ2および1または複数の半導体チップ9からなる半導体素子が、本発明の「第1基板」の一例に相当する。また、本発明は、例えば、図11に示したように、中間基板3上に複数の半導体チップ2を設けた半導体装置に対しても、同様に適用可能である。なお、複数の半導体チップ2が、本発明の「第1基板」の一例に相当する。
また、上記実施の形態では、酸化膜の除去と、フリップチップ接続とを互いに異なる装置で行うようにしていたが、本発明はこれに限定されるものではなく、互いに同一の装置で行うようにしてもよい。
本発明の一実施の形態に係る半導体装置の断面構成図である。 本発明の一実施の形態に係る半導体装置の製造工程を説明するための流れ図である。 酸化膜除去工程で用いられる装置の断面図である。 リフロー工程で用いられる連続式装置の断面図である。 リフロー工程で用いられるバッチ式装置の断面図である。 位置合わせ工程における半導体チップおよび中間基板の断面図である。 図6の続きの工程を説明するための断面図である。 濡れ広がり率と曝露時間との関係図である。 濡れ広がり率と温度との関係図である。 本発明の一変形例に係る半導体装置の断面構成図である。 本発明の他の変形例に係る半導体装置の断面構成図である。
符号の説明
1…半導体装置、2,9…半導体チップ、3…中間基板、4…半導体素子、5,8…外部引出電極、6…突起電極、7…絶縁基板、10…酸化膜除去装置、11,51,61…チャンバ、11A…上部室、11B…下部室、12…マイクロ波導入窓、13…導波管、14…マイクロ波発生装置、15,24,57,68…供給管、16…水素ガス源、17…シールド、18,62…支持台、19,55,63…加熱器、20,56,64…冷却器、21,65…排気口、22,66…真空ポンプ、23,67…圧力計、25,58,69…窒素ガス源、26,70…制御部、50…熱処理装置、52…試料導入口、53…試料取出口、54…ベルトコンベア。

Claims (11)

  1. 表面に電極を有すると共に、少なくとも一方の電極表面上に突起電極を有する第1基板および第2基板のそれぞれの電極または突起電極の表面に対して化学的処理を行ったのち、前記第1基板および第2基板を大気中に取り出す工程と、
    前記大気中で前記第1基板および第2基板のそれぞれの電極および突起電極の位置合わせを行うと共に、前記第1基板および第2基板を低酸素濃度雰囲気中に入れる工程と、
    前記低酸素濃度雰囲気中で前記第1基板および第2基板を前記突起電極の溶融する温度条件で熱処理を行う工程と
    を含み、
    前記位置合わせ工程において、前記第1基板および第2基板は、以下の式を満たす温度x(℃)および曝露期間y(秒)の範囲内でしか大気に曝されない
    ことを特徴とする半導体装置の製造方法。
    温度xが36℃以下のときには、 y≦10-(x-57.45)6.031 …(1)
    温度xが36℃より大きいときには、y≦10-(x-59.67)6.656 …(2)
  2. 前記化学的処理は、前記電極または突起電極の表面を、遊離基ガス、還元性ガスまたは有機酸気化ガスに曝すことにより行われる
    ことを特徴とする請求項1記載の半導体装置の製造方法。
  3. 前記低酸素濃度雰囲気は、不活性ガスと遊離基ガス、還元性ガスまたは有機酸気化ガスとの混合ガス、または真空であり、
    前記低酸素濃度雰囲気中に含まれる酸素濃度は、100ppm以下である
    ことを特徴とする請求項1記載の半導体装置の製造方法。
  4. 前記遊離基ガスは、水素ラジカルを含む
    ことを特徴とする請求項2に記載の半導体装置の製造方法。
  5. 前記還元性ガスは、水素ガス、水素ガスとアルゴンガスとの混合ガス、または水素ガスと窒素ガスとの混合ガスを含む
    ことを特徴とする請求項2に記載の半導体装置の製造方法。
  6. 前記有機酸気化ガスは、蟻酸を含む
    ことを特徴とする請求項2に記載の半導体装置の製造方法。
  7. 前記不活性ガスは、アルゴン、窒素またはヘリウムを含む
    ことを特徴とする請求項3に記載の半導体装置の製造方法。
  8. 前記突起電極は、銀、銅、ビスマス、インジウム、ニッケル、金、燐および鉛のうち少なくとも1つを含有する錫、または錫からなる
    ことを特徴とする請求項1記載の半導体装置の製造方法。
  9. 前記突起電極は、めっき、印刷、ボールまたは蒸着により形成されている
    ことを特徴とする請求項1記載の半導体装置の製造方法。
  10. 前記電極の表面は、銅、金、パラジウム、銀、インジウムまたは錫を含む
    ことを特徴とする請求項1記載の半導体装置の製造方法。
  11. 前記第1基板および第2基板のいずれか一方が1または複数の半導体チップであり、他方が中間基板またはプリント基板である
    ことを特徴とする請求項1記載の半導体装置の製造方法。
JP2006085328A 2006-03-27 2006-03-27 半導体装置の製造方法 Active JP5210496B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006085328A JP5210496B2 (ja) 2006-03-27 2006-03-27 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006085328A JP5210496B2 (ja) 2006-03-27 2006-03-27 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007266054A true JP2007266054A (ja) 2007-10-11
JP5210496B2 JP5210496B2 (ja) 2013-06-12

Family

ID=38638799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006085328A Active JP5210496B2 (ja) 2006-03-27 2006-03-27 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5210496B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011054761A (ja) * 2009-09-02 2011-03-17 Shinko Seiki Co Ltd 半田バンプ形成方法
US8318585B2 (en) 2008-05-02 2012-11-27 Shinko Seiki Company, Limited Bonding method and bonding apparatus
JP2013251404A (ja) * 2012-05-31 2013-12-12 Tadatomo Suga チップの表面処理方法、接合方法、及び表面処理装置
JP6042956B1 (ja) * 2015-09-30 2016-12-14 オリジン電気株式会社 半田付け製品の製造方法
CN112447607A (zh) * 2019-09-02 2021-03-05 铠侠股份有限公司 半导体装置的制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03241755A (ja) * 1990-02-19 1991-10-28 Hitachi Ltd 電子回路装置の製造方法
JPH05235061A (ja) * 1991-08-28 1993-09-10 Hitachi Ltd 電子回路接合装置と方法およびハンダボ−ルと位置合わせマ−ク
JPH11145193A (ja) * 1997-11-07 1999-05-28 Matsushita Electric Ind Co Ltd 半田バンプ形成方法
JP2001308144A (ja) * 2000-04-25 2001-11-02 Tamura Seisakusho Co Ltd フリップチップ実装方法
JP2002537641A (ja) * 1999-02-19 2002-11-05 ユナキス・バルツェルス・アクチェンゲゼルシャフト 構成部品を製造する方法とその使用、空気中に保存された加工部品および真空処理室
JP2003234370A (ja) * 2002-02-07 2003-08-22 Fujitsu Ltd 電子部品の接続方法及びそれにより得られた接続構造体
JP2003243502A (ja) * 2002-02-18 2003-08-29 Ulvac Japan Ltd 有機酸を用いた金属接続装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03241755A (ja) * 1990-02-19 1991-10-28 Hitachi Ltd 電子回路装置の製造方法
JPH05235061A (ja) * 1991-08-28 1993-09-10 Hitachi Ltd 電子回路接合装置と方法およびハンダボ−ルと位置合わせマ−ク
JPH11145193A (ja) * 1997-11-07 1999-05-28 Matsushita Electric Ind Co Ltd 半田バンプ形成方法
JP2002537641A (ja) * 1999-02-19 2002-11-05 ユナキス・バルツェルス・アクチェンゲゼルシャフト 構成部品を製造する方法とその使用、空気中に保存された加工部品および真空処理室
JP2001308144A (ja) * 2000-04-25 2001-11-02 Tamura Seisakusho Co Ltd フリップチップ実装方法
JP2003234370A (ja) * 2002-02-07 2003-08-22 Fujitsu Ltd 電子部品の接続方法及びそれにより得られた接続構造体
JP2003243502A (ja) * 2002-02-18 2003-08-29 Ulvac Japan Ltd 有機酸を用いた金属接続装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8318585B2 (en) 2008-05-02 2012-11-27 Shinko Seiki Company, Limited Bonding method and bonding apparatus
JP2011054761A (ja) * 2009-09-02 2011-03-17 Shinko Seiki Co Ltd 半田バンプ形成方法
JP2013251404A (ja) * 2012-05-31 2013-12-12 Tadatomo Suga チップの表面処理方法、接合方法、及び表面処理装置
JP6042956B1 (ja) * 2015-09-30 2016-12-14 オリジン電気株式会社 半田付け製品の製造方法
CN112447607A (zh) * 2019-09-02 2021-03-05 铠侠股份有限公司 半导体装置的制造方法
CN112447607B (zh) * 2019-09-02 2024-04-09 铠侠股份有限公司 半导体装置的制造方法

Also Published As

Publication number Publication date
JP5210496B2 (ja) 2013-06-12

Similar Documents

Publication Publication Date Title
JP5449145B2 (ja) 接合方法及び接合装置
US9119336B2 (en) Bonding structure manufacturing method, heating and melting treatment method, and system therefor
CN110010582B (zh) 半导体装置及其制造方法
US6344690B1 (en) Semiconductor device with gold bumps, and method and apparatus of producing the same
JP4635209B2 (ja) 半導体パッケージの製造方法
JP4864591B2 (ja) はんだ付け方法およびはんだ付け装置
TWI493672B (zh) 半導體裝置、電子裝置及半導體裝置之製造方法
JP5210496B2 (ja) 半導体装置の製造方法
KR101912578B1 (ko) 반도체 디바이스 패키징을 위한 패시베이션 층
JP5885135B2 (ja) 加熱溶融処理方法および加熱溶融処理装置
US8701281B2 (en) Substrate metallization and ball attach metallurgy with a novel dopant element
JP2010003878A (ja) 回路基板及びその製造方法
TW202036822A (zh) 半導體裝置之製造方法
KR100744149B1 (ko) 은 범프를 이용한 반도체 패키지 구조 및 형성 방법
JP2012190939A (ja) 半導体装置およびその製造方法
JP2001168140A (ja) 半導体素子の実装方法及び半導体装置
US20090272721A1 (en) Athmosphere-Controlled Bonding Apparatus, Bonding Method, and Electronic Device
JPH09148331A (ja) 半導体集積回路装置およびその製造方法
KR102099430B1 (ko) 저온 구리 본딩 방법 및 이에 의한 구리 본딩이 이루어진 접합체
JP2004114123A (ja) はんだ被覆ボールおよびその製造方法、ならびに半導体接続構造の形成方法
TW579589B (en) Substrate bonding pad structure
JP3242827B2 (ja) 半導体装置の製造方法
JP2001168141A (ja) 半導体素子の実装方法
JP2008258552A (ja) 半導体チップ積層実装体の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130225

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160301

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5210496

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250