JPH03241755A - 電子回路装置の製造方法 - Google Patents

電子回路装置の製造方法

Info

Publication number
JPH03241755A
JPH03241755A JP2036033A JP3603390A JPH03241755A JP H03241755 A JPH03241755 A JP H03241755A JP 2036033 A JP2036033 A JP 2036033A JP 3603390 A JP3603390 A JP 3603390A JP H03241755 A JPH03241755 A JP H03241755A
Authority
JP
Japan
Prior art keywords
flux
atmosphere
bonding
manufacturing
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2036033A
Other languages
English (en)
Other versions
JP2865770B2 (ja
Inventor
Toru Nishikawa
徹 西川
Ryohei Sato
了平 佐藤
Masahide Harada
正英 原田
Tetsuya Hayashida
哲哉 林田
Mitsugi Shirai
白井 貢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2036033A priority Critical patent/JP2865770B2/ja
Publication of JPH03241755A publication Critical patent/JPH03241755A/ja
Priority to US07/890,255 priority patent/US5341980A/en
Priority to US08/578,054 priority patent/US5816473A/en
Priority to US08/753,018 priority patent/US5878943A/en
Priority to US09/160,288 priority patent/US6227436B1/en
Application granted granted Critical
Publication of JP2865770B2 publication Critical patent/JP2865770B2/ja
Priority to US09/585,391 priority patent/US6471115B1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4864Cleaning, e.g. removing of solder
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、2つの異なる材料あるいは部材をろう付した
電子回路装置の製造方法において、ノンフラックスで接
合した電子回路装置の製造方法に関する。
〔従来の技術〕
従来、イオンビームを用いたノンフラックス接合方法に
ついては、ジェイ・バキューム・サイエンス・テクノロ
ジー、 20(3)、 3月号、 1982年、第35
9頁から第363頁(J 、 Vac、 Sci、Te
chnol、。
20(3)、 March、 1982. pp359
−363)において論じられている。
また、通常、ろう材を用いて2つの異なる材料あるいは
部材を接合する場合、フラックスが用いられている。フ
ラックスを用いることにより、材料あるいは部材および
ろう材の表面の酸化皮膜を除去し、再酸化を防止して表
面の清浄さを保ち、ろう材の材料あるいは部材へのぬれ
を促進させることができる。しかし、従来、フラックス
を用いて接合を行った場合、第1図に示すように、フラ
ックスの気化によるボイドが発生し接合強度が低下する
という問題があった。
ノンフラックスを用いて部材を接合する場合、スパッタ
クリーニング後ろう材表面に酸化皮膜が成長するのを防
止するために、部材等の位置合わせを非酸化雰囲気中で
行っていた。
〔発明が解決しようとする課題〕
上記従来技術は、以下の点について配慮されておらず、
信頼性の高い接合部形成ができない事、およびフラック
スの洗浄作業による環境汚染(オゾン層の破壊)という
問題があった。
(1)接合中に、フラックスの気化によるボイドが発生
し、接合信頼性を低下させる。
(2)フラックスを、フレオンおよび塩素系有機溶剤で
洗浄する工程が必要である。また、フラックス残渣を完
全に洗浄することが難しい。
上記従来技術は、非酸化雰囲気中で位置合わせ及び加熱
を行っていたので、設備が複雑かつ大型になるという問
題があった。また、非酸化雰囲気中での位置合わせは非
常に困難であった。
本発明の目的は、ノンフラックスで接合を行うことにあ
る。
本発明の他の目的は、作業性を良くするため、材料ある
いは部材およびろう材を大気中で位置合わせ等の作業を
行い、これをノンフラックス接合することにある。
〔課題を解決するための手段〕
上記目的を達成するために、被接合材およびろう材の表
面の汚染層、酸化層を原子あるいはイオンでスパッタク
リーニングで除去し、非酸化性雰囲気中で加熱溶融した
ものである。
上記他の目的を達成するために、大気中での保持時間と
ろう材の再酸化、再汚染との関係から、大気中で作業可
能な時間を求めたものである。
第2図(a)に示すように、ろう材の表面には、厚い酸
化層および有機物汚染層が存在する。そのため、スパッ
タクリーニングしないで、H2/ N2゜N2等の非酸
化性雰囲気中で加熱溶融接合した場合、第2図(b)、
(C)に示すように、ぬれ。
溶融はんだの表面張力によるフィレット形成9球重化お
よびセルフアライメントが不十分である。
上記の問題点を解決するために、第3図に示すような手
段を採用した。第3図(、)は初期のろう材表面状態、
第3図(b)はスパッタクリーニング後の表面状態、第
3図(c)は大気中での再酸化状態、第3図(d)は加
熱溶融した時の表面状態、第3図(e)は溶融接合後の
表面状態を示している。第3図(b)に示すように、ろ
う材表面の酸化層および有機物汚染層を除去する。その
後、大気中で作業をした後、非酸化性雰囲気中でノンフ
ラックス接合を行うものである。スパッタクリーニング
後、大気中を経過させても、ろう材表面に生成する再酸
化層、再汚染層は、第3図(c)に示すように、クリー
ニング前の初期の状態と比較して非常に薄い。そこで、
第3図(d)に示すように、非酸化性雰囲気中で加熱溶
融した際、ろう材が膨張して薄い酸化皮膜が破れ表面が
再酸化しないので、新生な露出面が現れる。この状態で
接合すると、メタライズ等の被接合材に新生面がぬれ初
め、全体にスムーズにぬれ拡がり、第3図(e)に示す
ように、良好な接合が得られる。
〔作用〕
原子あるいはイオンで、被接合材およびろう材をスパッ
タクリーニングすることにより、表面の酸化層および汚
染層を除去することができる。
また、非酸化性雰囲気中でろう材を加熱溶融させること
により、再酸化を防止して表面の清浄さを保ち、ろう材
のぬれ性を良好な状態に保つことができる。
大気中で位置合わせ作業を行うことができるので、容易
は作業及び簡単な設備で位置合わせ作業を行うことがで
きる。
大気中で、ろう材が再酸化、再汚染しても、ノンフラッ
クス接合可能な限界の経過時間を求めることにより、そ
の時間内で大気中作業後、非酸化性雰囲気炉中で接合を
行うことにより、ノンフラックス接合を可能にしている
〔実施例〕
以下、本発明の実施例を第4図、第5図により説明する
第4図は、本発明の第1の実施例を示したものである。
半導体集積回路1を、セラミック基板3の作成工程にお
いてタングステンやモリブデンを焼付けその上にNi、
Auを順次めっきを施して形成したメタライゼーション
パッド8に、Pb5Snはんだ9を用いて接合したもの
である。第4図(a)に示すように、Pb5Snはんだ
9.メタライゼーションパッド8ともに、Ar原子7に
よりスパッタクリーニングし、酸化層および有機物汚染
層を除去する。次に、第4図(b)に示すように、大気
中で30分以内で位置合わせた後、H2/N2(H2:
 N2=1 : 3)炉中で加熱溶融し。
接合を行い、ノンフラックスで第4図(c)に示すよう
な良好な接合部を得ることができた。本実施例の全体像
を第4図(d)に示している。同様に、大気中で1時間
、2時間、5時間、8時間暴露後、H2/ N Z炉中
で加熱接合を行った結果、5時間までは良好な接続を示
したが、8時間では接合はするが、形状が球帯形状から
はずれることがわかった。この程度の時間が接合限界と
推定される。
次に、本発明の第2の実施例を第5図に示す。
AQNキャップ7をセラミック基板3に、5n37Pb
lOを用いて接合する封止構造体を示したものである。
第5図(a)に示すように、AQNキャップ11.セラ
ミック基板3に供給されている5n37Pbはんだ10
の表面をスパッタクリーニングし、酸化層、汚染層を除
去する。次に、第5図(b)に示すように、大気中で3
0分以内で位置合わせた後、H2/N2炉中で加熱溶融
し、ノンフラックス接合を行うことにより、第5図(、
)に示すような良好な接合部を得ることができる。同様
に、大気中暴露時間を変えて接合した結果、第4図の例
と同じ傾向を示した。被接合材へのろう材の供給も同様
にノンフラックスで行う。
・ 7 ・ 同様にして、PbとSnとからなる他のろう材、Snと
Ag、AuとSn、AuとGeおよびAuとSiからな
る他のろう材についてもノンフラックスで接合できる。
上記の結果のように、大きな熱容量をもつ被接合材のノ
ンフラックス接合と接合時の位置合わせ作業を容易かつ
簡単な設備で行うためには、大気中での作業と従来から
使用されている非酸化性雰囲気炉とにより、加熱溶融で
きることが重要である。そこで、これを可能とするため
、ろう材の許容酸化皮膜の観点から酸化特性を調べたの
が、第6図である。その酸化に対する大気中暴露時間の
限界は、大気中暴露時間と酸化膜厚との関係から定量的
に求めることができ、第4,5図で示した結果とほぼ一
致する約6時間以上である。また、Pb5Snの100
℃と150℃の結果より温度上昇に伴い酸化膜厚の成長
速度が大きくなるため、高温環境では大気中暴露時間を
短くする必要がある。
スパッタクリーニング後の、この酸化膜厚で接合するに
は、さらに以下の特性を満足しなければならなかった。
各種のろう材に対して、接合として必要な特性は、ぬれ
性が良好なこと、ボイドが少ないこと、接合形状が溶融
はんだの表面張力に従った形状になること、位置合わせ
ずれを溶融接合時に修正するセルフアライメントが起こ
ること、および信頼性(’l’ oo 、高温放置強度
)が良好なことである。本発明を用いた接合(H2/N
2雰囲気)と従来法(スパッタクリーニング無、フラシ
クス有無)を用いた接合−について、これらの特性を比
較したのが第1表である。
以下余白 −〜〉 第1表 本発明を用いた接合は、ぬれ性、接合形状およびセルフ
アライメント性において、従来法のフラックス有での接
合と同程度の優れた特性を示している。ボイドに関して
は、発生が少なくノンフラックスの効果が表われている
。また、温度サイクル寿命についても、従来法のフラッ
クス有の場合よりもさらに優れた特性をもっている。こ
れに対して、フラックスを用いない従来の方法では、い
ずれの特性も悪い。さらに、A r 、 He 、N2
雰囲気炉、フレオンペーパー炉でも同様な傾向を示す。
但し、この場合は、酸素濃度を約10ppm以下に押さ
える必要がある。
以上の特性の比較より、本発明を用いた接合は、従来法
より優れており、すべての特性を満足する。
本発明は、他の電子回路2部品9例えば、LSIパッケ
ージ等のはんだ接続に適用し同様な結果が得られている
〔発明の効果〕
本発明によれば、2つの異なる材料あるいは部材をろう
材で接合する場合に、接合に必要な特性をすべて満足で
きるので、ノンフラックス接合で大気中での位置合わせ
作業で、かつ熱容量の大きな被接合材も接合することが
できるという効果が・ 11・ ・ 12゜ ある。これにより、益々増加する電子回路装置を組立て
る際、容易な作業、簡単な設備により無公害で、信頼性
の向上が図れる。
【図面の簡単な説明】
第1図は従来のフラックスを用いた接合の1例を示した
断面図、第2図はろう材表面をスパッタクリーニングし
ないでノンフラックス接合を行った1例を示した断面図
、第3図はろう材表面をスパッタクリーニング後、ノン
フラックス接合を行った1例を示した断面図、第4図は
本発明の第1の実施例の半導体集積回路とセラミック基
板との接合を示した断面図、第5図は本発明の第2の実
施例の封止構造体における接合を示した断面図、第6図
は各種ろう材のスパッタクリーニング後の大気中暴露時
間と酸化膜厚との関係を示した図である。 1・・・半導体集積回路、 2・・・はんだ、3・・・
セラミック基板、 4・・・フラックス、5・・・ボイ
ド、 6・・・酸化層及び有機物汚染層。 7・・・Ar原子、 8・・・メタライゼーションパッドW / Hi / 
A u、9− P b 5 S nはんだ、 10− 
S n 37P bはんだ、11・・・AQNキャップ
。 N 像 ロ 怖 殺 西 刈 峻 聰4 鴨 噌

Claims (1)

  1. 【特許請求の範囲】 1、2つの異なる材料あるいは部材をろう材で接合する
    電子回路装置の製造方法において、被接合材およびろう
    材の表面の汚染層、酸化層を、原子あるいはイオンでス
    パッタクリーニング除去後、大気中で位置合わせ作業し
    、非酸化性雰囲気中でろう材を加熱溶融することにより
    、ノンフラックスで接合したことを特徴とする電子回路
    装置の製造方法。 2、ろう材がPbとSn、SnとAg、AuとSn、A
    uとGe、AuとSi、およびこれらの組合せからなり
    、スパッタクリーニング後の大気中暴露時間が6時間以
    内であることを特徴とする請求項1記載の製造方法。 3、雰囲気が、フロリナート蒸気であることを特徴とす
    る請求項1記載の製造方法。 4、雰囲気が、N_2、Ar、He等の不活性雰囲気で
    あるとを特徴とする請求項1記載の製造方法。 5、雰囲気が、H_2/N_2、H_2等の活性雰囲気
    であることを特徴とする請求項1記載の製造方法。
JP2036033A 1990-02-19 1990-02-19 電子回路装置の製造方法 Expired - Lifetime JP2865770B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2036033A JP2865770B2 (ja) 1990-02-19 1990-02-19 電子回路装置の製造方法
US07/890,255 US5341980A (en) 1990-02-19 1992-05-29 Method of fabricating electronic circuit device and apparatus for performing the same method
US08/578,054 US5816473A (en) 1990-02-19 1995-12-22 Method of fabricating electronic circuit device and apparatus for performing the same method
US08/753,018 US5878943A (en) 1990-02-19 1996-11-19 Method of fabricating an electronic circuit device and apparatus for performing the method
US09/160,288 US6227436B1 (en) 1990-02-19 1998-09-25 Method of fabricating an electronic circuit device and apparatus for performing the method
US09/585,391 US6471115B1 (en) 1990-02-19 2000-06-02 Process for manufacturing electronic circuit devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2036033A JP2865770B2 (ja) 1990-02-19 1990-02-19 電子回路装置の製造方法

Publications (2)

Publication Number Publication Date
JPH03241755A true JPH03241755A (ja) 1991-10-28
JP2865770B2 JP2865770B2 (ja) 1999-03-08

Family

ID=12458404

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2036033A Expired - Lifetime JP2865770B2 (ja) 1990-02-19 1990-02-19 電子回路装置の製造方法

Country Status (1)

Country Link
JP (1) JP2865770B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06246478A (ja) * 1993-03-02 1994-09-06 Techno Oote:Kk イオン洗浄によるろう付け装置及びろう付け方法
JPH0758149A (ja) * 1993-08-11 1995-03-03 Nec Corp チップ部品の実装方法
EP0625796A3 (en) * 1993-05-18 1995-03-22 Hitachi Ltd Welding method and apparatus for connecting electrical circuit devices.
JP2000049450A (ja) * 1998-05-25 2000-02-18 Matsushita Electric Ind Co Ltd 電子部品の半田付け方法
US6471115B1 (en) * 1990-02-19 2002-10-29 Hitachi, Ltd. Process for manufacturing electronic circuit devices
US6996889B2 (en) 2002-08-01 2006-02-14 Matsushita Electric Industrial Co., Ltd. Electronic part mounting apparatus and method
JP2007266054A (ja) * 2006-03-27 2007-10-11 Shinko Seiki Co Ltd 半導体装置の製造方法
JP2016201501A (ja) * 2015-04-14 2016-12-01 東レエンジニアリング株式会社 半導体チップの実装方法および半導体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6471115B1 (en) * 1990-02-19 2002-10-29 Hitachi, Ltd. Process for manufacturing electronic circuit devices
JPH06246478A (ja) * 1993-03-02 1994-09-06 Techno Oote:Kk イオン洗浄によるろう付け装置及びろう付け方法
EP0625796A3 (en) * 1993-05-18 1995-03-22 Hitachi Ltd Welding method and apparatus for connecting electrical circuit devices.
JPH0758149A (ja) * 1993-08-11 1995-03-03 Nec Corp チップ部品の実装方法
JP2000049450A (ja) * 1998-05-25 2000-02-18 Matsushita Electric Ind Co Ltd 電子部品の半田付け方法
US6996889B2 (en) 2002-08-01 2006-02-14 Matsushita Electric Industrial Co., Ltd. Electronic part mounting apparatus and method
JP2007266054A (ja) * 2006-03-27 2007-10-11 Shinko Seiki Co Ltd 半導体装置の製造方法
JP2016201501A (ja) * 2015-04-14 2016-12-01 東レエンジニアリング株式会社 半導体チップの実装方法および半導体装置

Also Published As

Publication number Publication date
JP2865770B2 (ja) 1999-03-08

Similar Documents

Publication Publication Date Title
JP2527278B2 (ja) 無融剤はんだ付け方法
US5341980A (en) Method of fabricating electronic circuit device and apparatus for performing the same method
US6209196B1 (en) Method of mounting bumped electronic components
JP2003007764A (ja) 半導体装置およびその製造方法
JP2000210767A (ja) 2つの部品の接合方法
JPH03241755A (ja) 電子回路装置の製造方法
JPH09232742A (ja) 電子回路装置の製造方法
JP3998484B2 (ja) 電子部品の接続方法
JP3078846B2 (ja) フラックスを使用しない部品の接点形成
JPS6335099B2 (ja)
WO1994017551A1 (en) Intermediate-temperature diffusion welding
US5361971A (en) Intermediate-temperature diffusion welding
US6375060B1 (en) Fluxless solder attachment of a microelectronic chip to a substrate
JP2626001B2 (ja) フラックスレス接合方法
JP2625997B2 (ja) フラックスレス接合方法
JPH07235763A (ja) 電子回路の製造方法
JP2881088B2 (ja) 半導体装置の製造方法
JPH03217024A (ja) 半導体装置
JPH07211720A (ja) フリップチップ及びその接合方法
JP2000000685A (ja) 電子回路接合方法および電子回路装置
JPH03106564A (ja) フラックスレスはんだ接合方法
JP2009099655A (ja) ワイドギャップ半導体チップの鉛フリー半田付け方法
JPS6286895A (ja) 電子部品のはんだ付け方法
JPH06326448A (ja) 電子回路のフラックスレスはんだ接合方法およびその装置
JP2953111B2 (ja) 半導体装置の電極形成方法と実装方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071218

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081218

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081218

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091218

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101218

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101218

Year of fee payment: 12