JP2625997B2 - フラックスレス接合方法 - Google Patents
フラックスレス接合方法Info
- Publication number
- JP2625997B2 JP2625997B2 JP63306353A JP30635388A JP2625997B2 JP 2625997 B2 JP2625997 B2 JP 2625997B2 JP 63306353 A JP63306353 A JP 63306353A JP 30635388 A JP30635388 A JP 30635388A JP 2625997 B2 JP2625997 B2 JP 2625997B2
- Authority
- JP
- Japan
- Prior art keywords
- flux
- soldering
- solder
- joining
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 〔概要〕 本発明は大型電算機などに使用される半導体部品等の
はんだ付けに関し, 部品搭載時にフラックスを全く用いずに接合する方法
を提供することを目的とし, 半導体部品等の接合方法において,接合する2個の端
子の双方にはんだを供給し,相対する位置で突き合わ
せ,弗化炭素系不活性液体の飽和蒸気中で加熱すること
により接合するよう構成する。
はんだ付けに関し, 部品搭載時にフラックスを全く用いずに接合する方法
を提供することを目的とし, 半導体部品等の接合方法において,接合する2個の端
子の双方にはんだを供給し,相対する位置で突き合わ
せ,弗化炭素系不活性液体の飽和蒸気中で加熱すること
により接合するよう構成する。
本発明は大型電算機などに使用される半導体部品のは
んだ付けに関するものである。
んだ付けに関するものである。
はんだ付けは通常フラックスを用いて加熱することで
行うが,フラックス残渣の洗浄が非常に難しいため,フ
ラックス残渣によるはんだ接合部或いは部品そのものに
悪影響を及ぼす恐れがある。そのためフラックスを用い
ないで接合する方法が要求されている。
行うが,フラックス残渣の洗浄が非常に難しいため,フ
ラックス残渣によるはんだ接合部或いは部品そのものに
悪影響を及ぼす恐れがある。そのためフラックスを用い
ないで接合する方法が要求されている。
従来のはんだ付け方法の例を第3図に工程順模式断面
図で示す。
図で示す。
図において,11は部品,12は基板,13ははんだ付け用メ
タライズ,14ははんだ,15はフラックスである。
タライズ,14ははんだ,15はフラックスである。
先ず,第3図(a)に示すように,部品11及び基板12
の上のはんだ付け用メタライズ13上にペースト印刷,め
っき等の方法で各種のはんだ14を供給する。
の上のはんだ付け用メタライズ13上にペースト印刷,め
っき等の方法で各種のはんだ14を供給する。
続いて,第3図(b)に示すように,はんだ14の表面
にフラックス15を塗布する。
にフラックス15を塗布する。
次に,第3図(c)に示すように,部品11と基板12の
双方のはんだ14を突き合わせて予備加熱し,フラックス
中の低沸点の溶剤を蒸発させる。
双方のはんだ14を突き合わせて予備加熱し,フラックス
中の低沸点の溶剤を蒸発させる。
最後に,第3図(d)に示すように,はんだ14を加熱
して,融合接合する。
して,融合接合する。
フラックスは部品や基板へのはんだ付けで表面の酸化
を防くために広く用いられているが,はんだ付け後,残
ったフラックス中の成分によるはんだ接合部や部品その
ものへの腐食性や絶縁破壊性等の障害を引起し易い。
を防くために広く用いられているが,はんだ付け後,残
ったフラックス中の成分によるはんだ接合部や部品その
ものへの腐食性や絶縁破壊性等の障害を引起し易い。
この残存したフラックス成分によるはんだ接合部や部
品そのものへの悪影響によって,断線や短絡,漏洩,特
性劣化など種々の部品の動作不良等を引き起こす問題を
生じていた。
品そのものへの悪影響によって,断線や短絡,漏洩,特
性劣化など種々の部品の動作不良等を引き起こす問題を
生じていた。
本発明は,このフラックスの悪影響を除くために,部
品搭載時のはんだ付け接合で,フラックスを全く用いず
に接合する方法を提供することを目的とする。
品搭載時のはんだ付け接合で,フラックスを全く用いず
に接合する方法を提供することを目的とする。
第1図は本発明の原理説明図である。
図において,1は部品,2は基板,3ははんだ付け用メタラ
イズ,4ははんだ,5は不活性液体の飽和蒸気である。
イズ,4ははんだ,5は不活性液体の飽和蒸気である。
第1図(a)に示すように,部品1と基板2のはんだ
付けする端子部分に,はんだ付け用メタライズを行う。
次に,このメタライズ3の部分にはんだ4を蒸着で形成
する。
付けする端子部分に,はんだ付け用メタライズを行う。
次に,このメタライズ3の部分にはんだ4を蒸着で形成
する。
続いて,第1図(b)に示すように,この部品1と基
板2を蒸着はんだの供給してある側を向かい合わせて,
突き合わせる。
板2を蒸着はんだの供給してある側を向かい合わせて,
突き合わせる。
次に第1図(c)に示すように,そのままの状態で,
予備加熱せずに弗化炭素系不活性液体の飽和蒸気中に加
熱放置して接合する。
予備加熱せずに弗化炭素系不活性液体の飽和蒸気中に加
熱放置して接合する。
本発明では,第1図のようにフラックスを用いず,は
んだを不活性液体の飽和蒸気中で突き合わせて加熱する
ようにし,はんだの酸化を防止している。
んだを不活性液体の飽和蒸気中で突き合わせて加熱する
ようにし,はんだの酸化を防止している。
従って,半導体部品等の接合において,フラックスの
残渣による接合部の断線や絶縁破壊等の悪影響がなくな
る。
残渣による接合部の断線や絶縁破壊等の悪影響がなくな
る。
第2図は本発明の一実施例の工程順模式断面図であ
り,はんだ付け作業のプロセスを示している。
り,はんだ付け作業のプロセスを示している。
図において6はシリコンチップ,7はアルミナ基板,8は
金(Au),9はインジウム(In),10は不活性液体である
フロロカーボンの飽和蒸気である。
金(Au),9はインジウム(In),10は不活性液体である
フロロカーボンの飽和蒸気である。
はんだ接合において,融点が450℃以下の材料は軟蝋
(はんだ),融点が450℃以上の材料は硬蝋(ろう)と
呼ばれており,本実施例では融点が156℃であるInをは
んだ材料として使用した。
(はんだ),融点が450℃以上の材料は硬蝋(ろう)と
呼ばれており,本実施例では融点が156℃であるInをは
んだ材料として使用した。
先ず,第2図(a)に示すように,シリコンチップ6
及びアルミナ基板7の端子領域上に,Auを1,000Åの厚さ
にメタライズし,その上にInを100μの厚さに蒸着す
る。
及びアルミナ基板7の端子領域上に,Auを1,000Åの厚さ
にメタライズし,その上にInを100μの厚さに蒸着す
る。
次に,第2図(b)に示すように,シリコンチップ6
とアルミナ基板7の上のIn9を互いに向い合せるように
突き合わせる。
とアルミナ基板7の上のIn9を互いに向い合せるように
突き合わせる。
更に,第2図(c)に示すように,予備加熱なしでフ
ロロカーボンの飽和蒸気中に全体を入れる。215℃に蒸
気で加熱して,5分間放置するとIn同志が結合して接合が
確認された。
ロロカーボンの飽和蒸気中に全体を入れる。215℃に蒸
気で加熱して,5分間放置するとIn同志が結合して接合が
確認された。
以上説明したように,本発明によれば,はんだ付けの
際にフラックスを用いないためフラックス成分による断
線,短絡,特性劣化等の悪影響がない利点があり,又,
不活性の弗化炭素系液体の飽和蒸気中で接合するため,
接合部の酸化が少なくて済む。更に予備加熱が不要のた
め,作業工程が減少する等の効果がある。
際にフラックスを用いないためフラックス成分による断
線,短絡,特性劣化等の悪影響がない利点があり,又,
不活性の弗化炭素系液体の飽和蒸気中で接合するため,
接合部の酸化が少なくて済む。更に予備加熱が不要のた
め,作業工程が減少する等の効果がある。
第1図は本発明の原理説明図, 第2図は本発明の一実施例の構成図, 第3図は従来例の説明図, である。 図において, 1は部品, 2は基板, 3ははんだ付け用メタライズ, 4ははんだ, 5は不活性液体の飽和蒸気, 6はシリコンチップ, 7はアルミナ基板, 8は金, 9はインジウム, 10はフロロカーボンの飽和蒸気 である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平2−41772(JP,A) 特開 昭62−148086(JP,A)
Claims (1)
- 【請求項1】半導体部品等の接合方法において,接合す
る2個の端子の双方にはんだを供給し,相対する位置で
突き合わせ,不活性液体である弗化炭素の飽和蒸気中で
加熱することにより接合することを特徴とするフラック
スレス接合方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63306353A JP2625997B2 (ja) | 1988-12-02 | 1988-12-02 | フラックスレス接合方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63306353A JP2625997B2 (ja) | 1988-12-02 | 1988-12-02 | フラックスレス接合方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02152246A JPH02152246A (ja) | 1990-06-12 |
JP2625997B2 true JP2625997B2 (ja) | 1997-07-02 |
Family
ID=17956057
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63306353A Expired - Lifetime JP2625997B2 (ja) | 1988-12-02 | 1988-12-02 | フラックスレス接合方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2625997B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2533220B2 (ja) * | 1990-04-20 | 1996-09-11 | 富士通株式会社 | 半導体装置のはんだ付け方法および装置 |
US5499754A (en) * | 1993-11-19 | 1996-03-19 | Mcnc | Fluxless soldering sample pretreating system |
JPH09232742A (ja) * | 1996-02-28 | 1997-09-05 | Hitachi Ltd | 電子回路装置の製造方法 |
JPH1070153A (ja) * | 1996-08-26 | 1998-03-10 | Hitachi Ltd | 電子部品の接続方法 |
US6216941B1 (en) * | 2000-01-06 | 2001-04-17 | Trw Inc. | Method for forming high frequency connections to high temperature superconductor circuits and other fragile materials |
-
1988
- 1988-12-02 JP JP63306353A patent/JP2625997B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH02152246A (ja) | 1990-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2011888C (en) | Fluxless soldering process | |
JP3565047B2 (ja) | 半田バンプの形成方法および半田バンプの実装方法 | |
JPH11214441A (ja) | バンプ付電子部品の実装方法 | |
JP2625997B2 (ja) | フラックスレス接合方法 | |
JP3400408B2 (ja) | フリップチップ実装方法 | |
JP2626001B2 (ja) | フラックスレス接合方法 | |
JP3998484B2 (ja) | 電子部品の接続方法 | |
JP2001274539A (ja) | 電子デバイス搭載プリント配線板の電極接合方法 | |
JP2865770B2 (ja) | 電子回路装置の製造方法 | |
JPH0536871U (ja) | 回路接続用フレキシブル基板 | |
JPH10335805A (ja) | 電子部品の実装方法 | |
JPH06268028A (ja) | 半導体装置の製造方法 | |
JP2633745B2 (ja) | 半導体装置の実装体 | |
JPS6138588B2 (ja) | ||
JPH07153795A (ja) | 電子部品の実装方法 | |
JPH09232372A (ja) | 半導体装置の製造方法 | |
JP2000049450A (ja) | 電子部品の半田付け方法 | |
JPS63187638A (ja) | 半導体チツプ接続方法 | |
JPS61115343A (ja) | 半導体集積回路 | |
KR100421134B1 (ko) | 레이저 다이오드의 플립 칩 본딩 방법 | |
JP2953111B2 (ja) | 半導体装置の電極形成方法と実装方法 | |
JPH1126500A (ja) | フリップチップ実装方法 | |
JPH0487394A (ja) | 電子部品の実装方法 | |
JPH04261092A (ja) | 電気部品の端子接続方法 | |
Ground et al. | Application Note# 006 Wrapped Chip Device Mounting Instructions |