JPH1070153A - 電子部品の接続方法 - Google Patents

電子部品の接続方法

Info

Publication number
JPH1070153A
JPH1070153A JP8223859A JP22385996A JPH1070153A JP H1070153 A JPH1070153 A JP H1070153A JP 8223859 A JP8223859 A JP 8223859A JP 22385996 A JP22385996 A JP 22385996A JP H1070153 A JPH1070153 A JP H1070153A
Authority
JP
Japan
Prior art keywords
electronic component
substrate
component
electronic
component mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8223859A
Other languages
English (en)
Inventor
Masahide Harada
正英 原田
Toru Nishikawa
徹 西川
Ryohei Sato
了平 佐藤
Osamu Yamada
收 山田
Takayuki Uda
隆之 宇田
Mitsugi Shirai
貢 白井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP8223859A priority Critical patent/JPH1070153A/ja
Priority to US08/918,019 priority patent/US5973406A/en
Publication of JPH1070153A publication Critical patent/JPH1070153A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H01L2224/17517—Bump connectors having different functions including bump connectors providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8114—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0182—Using a temporary spacer element or stand-off during processing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08—Treatments involving gases
    • H05K2203/086—Using an inert gas
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】基板に対して電子部品を厳密に位置合わせする
ことなく、フラックスレスで、基板に電子部品を適正に
ハンダ付けする。 【解決手段】基板３上の電子部品１を搭載すべき領域に
は、電子部品１の端子用パッド２の約２倍の面積の部品
搭載用パターン４が形成されている。この基板３上に電
子部品１を載置した後、窒素雰囲気中で全体を加熱し、
電子部品１の端子用パッド２上に形成されたバンプ５を
溶融すると、基板３上に形成された部品搭載用パターン
４に溶融ハンダが濡れ広がって、基板３上に形成された
部品搭載用パターン４と電子部品１の端子用パッド２と
の間がリフローハンダ付けされる。なお、このとき、基
板３上に形成された部品搭載用パターン４への溶融ハン
ダの濡れ広がりに伴ってセルフアライメント効果が得ら
れるので、基板３に対する電子部品１の位置は自然と修
正されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電子回路部品の接
続方法に関する。
【０００２】
【従来の技術】仕様の変更等により不要となった電子部
品を基板上から取り外す場合には、通常、電子部品の端
子パッドと基板上の部品搭載用パターンとの間を接続し
ているハンダ接合部の再加熱が行われる。しかし、この
ときのハンダ接合部の再加熱により、基板上の部品搭載
用パターン上に濡れ性の劣る合金層が形成されるため、
新たな電子部品の端子パッドを安定に接続することがで
きなくなるという問題が生じていた。
【０００３】そこで、再利用される基板側に損傷を与え
ることなく、不要となった電子部品を機械的な力で取り
外すことができる特開昭６４−１０６３４号公報記載の
半導体集積回路装置が提案されている。この半導体集積
回路装置は、基板上に形成された部品搭載用パターンと
電子部品の端子用パッドとの間をフェースダウンボンデ
ィング法でハンダ付けしたものであるが、電子部品の端
子用パッドよりも面積の広い部品搭載用パターンが形成
された基板を使用することにより、電子部品を取り外す
際に加えられる機械的な力(ハンダ接合部を破断する力)
が電子回路側に集中的に加わるようになっている。従っ
て、不要な電子部品側が破壊されることはあっても、再
利用される基板側に損傷を与えることは滅多にない。こ
うしたハンダ接続は、基板上の電子部品の交換の必要性
が高い場合には有用である。
【０００４】また、これ以外にも、基板上に形成された
部品搭載用パターンと電子部品の端子用パッドとの間を
接続する方法として、電子部品の端子用パッド上に形成
されたハンダバンプを溶融して、基板上に形成された部
品搭載用パターンと電子部品の端子用パッドとの間を接
合することにより、基板上に形成された部品搭載用パタ
ーンと電子部品の端子用パッドとの間の電気的接続を形
成するフリップチップ法が知られている。このフリップ
チップ法には、溶融したハンダの表面張力によって、基
板に対する電子部品の位置が自然に修正(セルフアライ
メント)されて、電子部品が基板の所定の位置に適正な
姿勢でハンダ付けされるという利点がある。尚、こうし
たセルフアライメント効果を充分に発揮させるために
は、ハンダ付け前に、電子部品の端子用パッド上に形成
されたハンダバンプにフラックスを塗布し、表面の酸化
被膜を除去する必要がある。
【０００５】ところで、最終製品である電子回路装置の
信頼性は、基板上に形成された部品搭載用パターンと電
子部品の端子用パッドとの間の接続の安定性によって大
きく左右されることになる。そこで、基板上に形成され
た部品搭載用パターンと電子部品の端子用パッドとの間
の接続の長期安定化を目的として、基板上に形成された
部品搭載用パターンと電子部品の端子用パッドとの間を
接続しているハンダ接合部の形状を最適化を図った実願
昭５４−１５５９０３号公報記載の半導体チップ実装体
が提案されている。この半導体チップ実装体に使用され
る基板８０４上には、図８(Ａ)に示すように、部品搭載
用パターン８０５の他に、電子部品８０１の端子パッド
８０２に相対しない位置に絶縁パターン８１４が形成さ
れており、電子部品１の搭載に際して、この上には、電
子部品８０１の端子パッド８０２上と部品搭載用パター
ン８０５上に形成されたハンダバンプ８０６,８０７よ
りも融点の高いハンダペースト８１５がシート状に印刷
される。また、表面の酸化被膜を除去するめに、電子部
品８０１の端子パッド８０２上に形成されたハンダバン
プ８０６と、基板８０４の部品搭載用パターン８０５上
に形成されたハンダバンプ８０７とには、それぞれ、フ
ラックスが塗布される。従って、電子部品８０１を基板
８０４上の所定の位置に配置した後、これらを所定の温
度に加熱すると、まず、端子パッド８０２上と部品搭載
用パターン８０５上とに形成されたハンダバンプ８０
６,８０７が溶融して、図８(Ｂ)に示すように、基板８
０４上に形成された部品搭載用パターン８０５と電子部
品８０１の端子パッドとに濡れ広がる。次いで、図８
(Ｃ)に示すように、絶縁パターンに印刷されたハンダシ
ート８１５が溶融し始めるが、これは、電子部品８０１
にぬれ広がることなく表面張力でこれを押し上げるの
で、結果として、基板８０４上に形成された部品搭載用
パターンと電子部品８０１の端子用パッド８０２との間
には、外的ストレスに対して安定な鼓型または柱型のハ
ンダ接合部８０９が形成されることになる。
【０００６】
【発明が解決しようとする課題】ところが、上記特開昭
６４−１０６３４号公報記載の半導体集積回路装置は、
ハンダ接続の形成中に、より顕著にセルフアライメント
効果を発揮させることを目的としているものではない。
【０００７】一方、実願昭５４−１５５９０３号公報記
載の半導体チップ実装体を作成する際には、電子部品８
０１の端子パッド８０２上に形成されたハンダバンプ８
０６の表面の酸化被膜と、基板８０４の部品搭載用パタ
ーン８０５上に形成されたハンダバンプ８０７の表面の
酸化被膜を取り除くために、環境を汚染するフラックス
を使用しなければならないという問題がある。また、フ
ラックス残渣がハンダ接合部の腐食等の原因となり、最
終製品である上記半導体チップ実装体の信頼性を低下さ
せるという問題もある。
【０００８】また、基板８０４上に形成された部品搭載
用パターン８０５と絶縁パターン８１４とに対して、ぞ
れぞれ、互いに融点の異なるハンダを供給する必要があ
るため、それだけ製造工程数が多くなるという欠点もあ
る。
【０００９】そこで、本発明は、事前に基板に対して電
子部品を厳密に位置合わせしなくとも、基板に電子部品
を適正にハンダ付けすることができるフラックスレスハ
ンダ付け方法を提供することを目的とする。更に、この
フラックスレスハンダ付け方法を用いて、製造工程数を
増加させることなく長期安定的なハンダ接続を形成する
ことを目的とする。
【００１０】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、電子部品の端子パッド上に形成されたバ
ンプを溶融し、基板上に形成された部品搭載用パターン
と前記電子部品の端子パッドとの間を接続するハンダ接
合部を形成する電子部品接続方法であって、前記電子部
品を搭載する前記基板上の領域に前記電子回路の端子パ
ッドの面積の約２倍の面積を有する部品搭載用パターン
を形成し、前記電子部品の端子パッド上に形成されたバ
ンプと前記基板上に形成した前記部品用搭載パターンと
を接触させた状態で、前記電子部品の端子パッドに形成
されたバンプを溶融させて、前記基板上に形成した部品
搭載用パターンと前記電子部品の端子パッドとの間を接
続するハンダ接合部を形成することを特徴とする電子部
品接続方法を提供する。
【００１１】本電子部品接続方法によれば、電子部品の
端子パッド上に形成されたバンプが溶融する際に、基板
上の端子パットに濡れ広がる力により、基板に対する電
子部品の位置が自然に修正されるため、事前に基板に対
して電子部品を厳密に位置合わせしなくとも、基板の適
正な位置に電子部品をハンダ付けすることができる。即
ち、本電子部品接続方法によれば、事前に基板に対して
電子部品を厳密に位置合わせしなくとも、基板に電子部
品を適正にハンダ付けすることができる。尚、基板の部
品搭載用パターンの面積を電子部品の端子パッドの面積
の約２倍以上とすることによって、基板の部品搭載用パ
ターンに対する溶融ハンダの濡れ広がりが著しく増大し
て充分なセルフアライメント効果を得ることができるた
め、電子部品の端子パッド上に形成したハンダバンプに
対して事前にフラックスを塗布する必要はない。
【００１２】また、こうした電子部品接続方法におい
て、前記基板上の前記部品搭載用パターンが形成されて
いない領域に接触する電子部品押し上げ用バンプが形成
された端子パッドを有する電子部品を用いれば、前記電
子部品押し上げ用バンプの溶融による表面張力で、前記
ハンダ接合部を形成する際に前記電子部品が押し上げら
れる。そこで、この現象を利用すれば、製造工程数を増
加させることなく、基板上に形成された部品搭載用パタ
ーンと電子部品の端子パッドとの間に、外的ストレスに
対して安定な鼓形状のハンダ接合部、即ち、長期安定的
なハンダ接続部を形成することできる。
【００１３】
【発明の実施の形態】以下、添付の図面を参照しなが
ら、本発明に係る実施の一形態について説明する。
【００１４】まず、図１及び図２により、本実施の形態
で使用する電子部品及び基板について説明する。
【００１５】図１に示した電子部品１(例えば、ＬＳＩ
チップ等)の端子用パッド２上には、それぞれ、蒸着法
により、二層状構造を有する金属膜(以下、メタライズ
と呼ぶ)が形成されている。その内の第一層目の金属膜
(通常、約１μｍ程度)は、端子用パッド２と密着性の高
い金属材料(例えばＮｉ-Ｃｕ合金等)で形成されてお
り、第二層目の金属膜(通常、約０．３μｍ程度)は、バ
ンプ材料に対して濡れ性の高い金属材料(例えば、Ａｕ
等)で形成されている。
【００１６】一方、図２に示した基板３上には、電子部
品１の端子用パッド２に相対する位置に、それぞれ、電
子部品１の端子用パッド２の面積の所定倍の面積を有す
る部品搭載用パターン４が形成されている。そして、こ
れら部品搭載用パターン４上にも、それぞれ、電子部品
１の端子用パッド２と同様なメタライズが形成されてい
る。
【００１７】次に、図３及び図４により、電子部品１の
端子用パッド２を、基板３上に形成された部品搭載用パ
ターン４にハンダ付けする電子部品接続方法について説
明する。
【００１８】まず、電子部品１の端子用パッド２上に、
それぞれ、周知のバンプ形成技術(例えば、蒸着法)によ
り、ハンダを蒸着してバンプ５を形成する。尚、ここで
用いるハンダとしては、例えば、６３Ｓｎ３７Ｐｂ(配
合比率 Ｐｂ: ３７％，Ｓｎ:６３％)や、９８Ｐｂ２Ｓ
ｎ(配合比率 Ｐｂ:９８％ Ｓｎ:２％)や、９６.５Ｓｎ
３．５Ａｇ(配合比率 Ｓｎ:９６.５％ Ａｇ:３.５％)等
が適している。
【００１９】そして、図３に示すように、電子部品１を
基板３上の所定の位置に載置した後、窒素雰囲気中で全
体を加熱し、電子部品１の端子用パッド２上に形成した
バンプ５を溶融させると、図４に示すように、基板３上
に形成された部品搭載用パターン４に溶融ハンダ６が濡
れ広がって、基板３上に形成された部品搭載用パターン
４と電子部品１の端子パッド２との間がリフローハンダ
付けされる。尚、このときの加熱温度と加熱時間の目安
は、６３Ｓｎ３７Ｐｂを使用するのであれば、ハンダ融
点(１８３℃)以上２１５℃以下、約３分間であり、９８
Ｐｂ２Ｓｎを使用するのであれば、ハンダ融点(３２０
℃)以上３６０℃以下、約３分間であり、９６．５Ｓｎ
３．５Ａｇを使用するのであれば、ハンダ融点(２２１
℃)以上２４５℃以下、約３分間である。
【００２０】そして、このとき、基板３上に形成された
部品搭載用パターン４への溶融ハンダの濡れ広がりに伴
ってセルフアライメント効果が得られるため、基板３に
対する電子部品１の位置合わせに当初に多少のズレがあ
っても、基板３に対する電子部品１の位置が自然に修正
されて、結果的には、基板３に電子部品１が適正な状態
でハンダ付けされることになる。即ち、本電子部品接続
方法によれば、事前に基板に対して電子部品を厳密に位
置合わせしなくとも、従来技術の欄で説明した「基板上
の電子部品の交換に際して有用なハンダ接続」をフラッ
クスレスで適正に形成することができる。尚、電子部品
１の端子用パッド２上に形成したバンプ５に対して事前
にフラックスを塗布しておかなくとも、このような充分
なセルフアライメント効果を得ることができるのは、基
板３上に形成された部品搭載用パターン４の面積を、電
子部品１の端子用パッド２の面積よりも広くしたことに
よって、基板３上に形成された部品搭載用パターン４に
対する溶融ハンダの濡れ広がる力が著しく増大したため
である。このことは、本電子部品接続方法を用いて作成
した電子回路装置を検査することによって定量的に実証
されている。即ち、本電子部品接続方法を用いて、４９
０個の部品搭載用パターンが形成された数種の基板上
に、それぞれ、４９０個の端子パッド(直径１３０μｍ)
を有する電子部品(ＬＳＩチップ)を１０個づつハンダ付
けした後、各基板上のＬＳＩチップのハンダ付け位置を
観察すると、電子部品の端子パッドと同じ面積を有する
部品搭載用パターンが形成されている基板上には、僅か
２個の電子部品だけしか正規の位置にハンダ付けされて
いなかったのに対し、電子部品の端子パッドよりも広い
面積を有する部品搭載用パターンが形成されている基板
上には、より数多くの電子部品が正規の位置にハンダ付
けされており、基板上に形成された部品搭載用パターン
の面積の拡大に伴うセルフアライメント効果の顕著化が
明らかに認められた。このとき、電子部品の端子パッド
の面積の約２倍以上の面積を有する部品搭載用パターン
が形成されている基板上には、全ての電子部品が正規の
位置にハンダ付けされていたことから、本実施の形態で
は、この有用性と、電子部品の端子パッドの狭ピッチ化
の傾向とを比較考慮した結果、実用レベルにおいては、
電子部品の端子パッドの面積の約２倍の面積を有する部
品搭載用パターン(直径１３０μｍの端子パッドに対し
ては、直径２００μｍ以上の部品搭載用パターン)が形
成されている基板の使用を推奨する。
【００２１】ところで、本電子部品接続方法において、
図２に示した基板３の代わりに、図５に示すような基板
３を使用すれば、基板３上に形成された部品搭載用パタ
ーン４と、電子部品１の端子用パッド２との間を接続す
るハンダ接合部の形状の最適化を図ることも可能であ
る。以下、このことについて説明する。
【００２２】さて、図５に示した基板３上には、図２に
示した基板３と同様に、搭載すべき電子部品１の端子パ
ッドの面積の所定倍(前述したように、好ましくは約２
倍以上)の面積を有する部品搭載用パターン４が形成さ
れている。また、図５に示した基板３上に形成された各
部品搭載用パターン４上にも、それぞれ、同様なメタラ
イズが形成されている。但し、図５に示した基板上の所
定の領域に形成された部品搭載用パターンの配列は、当
該領域に搭載すべき電子部品１の端子パッド２の配列か
ら一部を間引いた構造を有している即ち、電子部品１を
搭載すべき領域の中央付近と周辺付近に、適当数(通
常、合計２０個程度)の部品搭載用パターンを形成でき
る程度の空き領域を有している。従って、この基板３上
に電子部品１を載置すると、図６に示すように、電子部
品１の一部の端子パッド上に形成されたバンプ５ｂは、
基板３上に形成された部品搭載用パターン４に接触する
が、他の端子パッド上に形成されたバンプ５ａは、部品
搭載用パターン４が形成されていない基板３上の領域に
接触することになる。この状態で全体を加熱すると、図
７に示すように、一部の端子パッド上に形成されたバン
プ５ｂは、溶融して、フラックスレスであっても基板３
上に形成された部品搭載用パターン４に速やかに濡れ広
がっていくが、他の端子パッド上に形成されたバンプ５
ａは、溶融しても基板３上に濡れ広がることなく球状体
７に徐々に凝縮していくため、このとき電子部品１は、
この球状体７の表面張力で基板から徐々に隔離されてい
くことになる。その結果、電子部品の一部の端子パッド
と、基板３上に形成された部品搭載用パターン４との間
には、外的ストレスに対して安定な鼓型または柱型のハ
ンダ接合部６が形成される。また、この場合であって
も、上述の場合と同様なセルフアライメント効果が発揮
されることはいうまでもない。尚、このことは、図２に
示したような部品搭載用パターン(直径２５０μｍ)の配
列構造を有する基板３と、図１に示したような端子パッ
ド(直径１５０μｍ)の配列構造を有する電子部品とを用
いて作成した電子回路装置と、図５に示したような部品
搭載用パターン(直径２５０μｍ)の配列構造を有する基
板３と、図１に示したような端子パッド(直径１５０μ
ｍ)の配列構造を有する電子部品とに対してそれぞれ行
った温度サイクル試験(−５０℃〜１２５℃)によっても
定量的に実証されている。即ち、図２に示した基板３と
図１に示した電子部品１とを用いて作成した電子回路装
置においては、１０００サイクルの温度サイクル試験を
行った時点で既にハンダ接合部の抵抗値に変化(増加)が
現れ始めていたのに対して、図５に示した基板３と図１
に示した電子部品１とを用いて作成した電子回路装置に
おいては、１０００サイクルの温度サイクル試験を行っ
た後であってもハンダ接合部の抵抗値には変化が全く現
れなかったことから、ハンダ接合部の信頼性の向上が明
らかに認められる。
【００２３】このように、本電子部品接続方法において
は、使用する基板３を変更するだけで(即ち、工程数を
変えることなく)、長期安定的なハンダ接続を形成する
ことができる。例えば、従来技術の欄で説明した実願昭
５４−１５５９０３号公報記載の半導体チップ実装体を
作成する場合と比較しても、２種類のハンダでバンプを
形成する必要がない分だけ簡略な工程を実現することが
できると思われる。
【００２４】
【発明の効果】本発明に係る電子部品接続方法によれ
ば、事前に基板に対して電子部品を厳密に位置合わせし
なくとも、フラックスレスで適正にハンダ付けすること
ができる。また、使用する基板の部品搭載用パターンの
配列を変更することにより、製造工程数を増加させるこ
となく長期安定的なハンダ接続を形成する。
【図面の簡単な説明】
【図１】本発明の実施の一形態に係る電子部品の側面図
と正面図である。
【図２】本発明の実施の一形態に係る基板の側面図と正
面図である。
【図３】本発明の実施の一形態に係る電子部品接続方法
によるハンダ付け処理を実行する際のセッティング処理
を説明するための図である。
【図４】本発明の実施の一形態に係る電子部品接続方法
によるハンダ付け処理を説明するための図である。
【図５】本発明の実施の一形態に係る基板の側面図と正
面図である。
【図６】本発明の実施の一形態に係る電子部品接続方法
によるハンダ付け処理を実行する際のセッティング処理
を説明するための図である。
【図７】本発明の実施の一形態に係る電子部品接続方法
によるハンダ付け処理を説明するための図である。
【図８】従来のハンダ付け方法を説明するための図であ
る。
【符号の説明】
１…電子部品 ２…電子部品の端子用パッド ３…基板 ４…基板の部品搭載用パターン ５…バンプ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山田 收 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 宇田 隆之 神奈川県秦野市堀山下１番地 株式会社日 立製作所汎用コンピュータ事業部内 (72)発明者 白井 貢 神奈川県秦野市堀山下１番地 株式会社日 立製作所汎用コンピュータ事業部内

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】電子部品の端子パッド上に形成されたバン
    プを溶融し、基板上に形成された部品搭載用パターンと
    前記電子部品の端子パッドとの間を接続するハンダ接合
    部を形成する電子部品接続方法であって、 前記電子部品を搭載する前記基板上の領域に前記電子回
    路の端子パッドの面積の約２倍の面積を有する部品搭載
    用パターンを形成し、 前記電子部品の端子パッド上に形成されたバンプと前記
    基板上に形成した前記部品用搭載パターンとを接触させ
    た状態で、前記電子部品の端子パッドに形成されたバン
    プを溶融させて、前記基板上に形成した部品搭載用パタ
    ーンと前記電子部品の端子パッドとの間を接続するハン
    ダ接合部を形成することを特徴とする電子部品接続方
    法。
  2. 【請求項２】前記電子回路として、前記端子パッドを複
    数備えた電子回路を用いる請求項１記載の電子部品接続
    方法であって、 前記電子回路の備えた複数の端子パッドの内の少なくと
    も１つの端子パッドに形成されたバンプは、前記電子回
    路が前記基板上に配置された状態で前記部品搭載用パタ
    ーンが形成されていない基板上の領域に接触し、前記ハ
    ンダ接合部を形成する際に溶融して表面張力により前記
    電子部品を押し上げる力を及ぼす電子部品押し上げ用バ
    ンプであることを特徴とする電子部品接続方法。
  3. 【請求項３】請求項２記載の電子部品接続方法であっ
    て、 前記基板上に形成した部品搭載用パターンと前記電子部
    品押し上げ用バンプが形成された端子パッド以外の端子
    パッドとの間を接続するハンダ接合部は、鼓形状に形成
    されることを特徴とする電子部品接続方法。
  4. 【請求項４】請求項２または３記載の電子部品接続方法
    であって、 前記電子回路の電子部品押し上げ用バンプが接触する前
    記部品搭載用パターンが形成されていない基板上の領域
    は、前記電子部品が搭載される前記基板上の領域の中央
    領域と外周領域であることを特徴とする電子部品接続方
    法。
  5. 【請求項５】フリップチップ法を用いて、基板上に形成
    した部品搭載用パターンと電子回路の端子パッドとの間
    にハンダ接合部を形成した電子回路装置であって、 前記基板上に形成された部品搭載用パターンは、前記電
    子部品の端子パッドの面積の約２倍の面積を有すること
    を特徴とする電子回路装置。
  6. 【請求項６】前記電子部品として、前記端子パッドを複
    数備えた電子部品を用いた請求項４記載の電子回路装置
    であって、 前記電子部品の備えた複数の端子パッドの内の少なくと
    も１つの端子パッドに形成されたバンプは、前記電子部
    品が前記基板上に配置された状態で前記部品搭載用パタ
    ーンが形成されていない基板上の領域に接触し、前記ハ
    ンダ接合部を形成する際に溶融して表面張力により前記
    電子部品を押し上げる力を及ぼす電子部品押し上げ用バ
    ンプであって、 前記基板上に形成した部品搭載用パターンと前記複数の
    端子パッドの内の他の端子パッドとの間を接続するハン
    ダ接合部が鼓形状に形成されたことを特徴とする装置。
JP8223859A 1996-08-26 1996-08-26 電子部品の接続方法 Pending JPH1070153A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8223859A JPH1070153A (ja) 1996-08-26 1996-08-26 電子部品の接続方法
US08/918,019 US5973406A (en) 1996-08-26 1997-08-25 Electronic device bonding method and electronic circuit apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8223859A JPH1070153A (ja) 1996-08-26 1996-08-26 電子部品の接続方法

Publications (1)

Publication Number Publication Date
JPH1070153A true JPH1070153A (ja) 1998-03-10

Family

ID=16804833

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8223859A Pending JPH1070153A (ja) 1996-08-26 1996-08-26 電子部品の接続方法

Country Status (2)

Country Link
US (1) US5973406A (ja)
JP (1) JPH1070153A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007059638A (ja) * 2005-08-25 2007-03-08 Nec Corp 半導体装置およびその製造方法
JP2007537598A (ja) * 2004-05-14 2007-12-20 インテバック・インコーポレイテッド 超高真空管のための半導体取り付け
US7833831B2 (en) 2007-02-22 2010-11-16 Fujitsu Limited Method of manufacturing an electronic component and an electronic device
JP2016167543A (ja) * 2015-03-10 2016-09-15 株式会社村田製作所 接合用部材およびそれを用いた電子部品の実装方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6227436B1 (en) 1990-02-19 2001-05-08 Hitachi, Ltd. Method of fabricating an electronic circuit device and apparatus for performing the method
US6471115B1 (en) 1990-02-19 2002-10-29 Hitachi, Ltd. Process for manufacturing electronic circuit devices
JP3565047B2 (ja) * 1998-10-07 2004-09-15 松下電器産業株式会社 半田バンプの形成方法および半田バンプの実装方法
JP3179420B2 (ja) * 1998-11-10 2001-06-25 日本電気株式会社 半導体装置
JP2001007473A (ja) * 1999-06-17 2001-01-12 Nec Corp 集積回路素子の実装構造および方法
JP3343730B2 (ja) * 1999-08-27 2002-11-11 埼玉日本電気株式会社 実装基板及び電気部品の実装方法
JP2001196529A (ja) * 2000-01-17 2001-07-19 Mitsubishi Electric Corp 半導体装置及びその配線方法
AU2001261365A1 (en) * 2000-05-08 2001-11-20 Brigham Young University Friction stir weldin of metal matrix composites, ferrous alloys, non-ferrous alloys, and superalloys using superabrasive tool
US6431432B1 (en) * 2000-06-15 2002-08-13 Lsi Logic Corporation Method for attaching solderballs by selectively oxidizing traces
JP3613167B2 (ja) * 2000-10-12 2005-01-26 株式会社村田製作所 パッド電極の接続状態の検査方法
US7067916B2 (en) * 2001-06-20 2006-06-27 International Business Machines Corporation Extension of fatigue life for C4 solder ball to chip connection
US6762495B1 (en) * 2003-01-30 2004-07-13 Qualcomm Incorporated Area array package with non-electrically connected solder balls
TWI225299B (en) * 2003-05-02 2004-12-11 Advanced Semiconductor Eng Stacked flip chip package
JP4810393B2 (ja) * 2006-10-27 2011-11-09 富士通株式会社 光モジュール製造方法及び製造装置
JP6627949B1 (ja) * 2018-11-06 2020-01-08 千住金属工業株式会社 フラックス、フラックスの塗布方法及びはんだボールの搭載方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS557022B1 (ja) * 1968-05-10 1980-02-21
JPS5678356A (en) * 1980-11-10 1981-06-27 Meidensha Electric Mfg Co Ltd Manufacture of commutator
US4379218A (en) * 1981-06-30 1983-04-05 International Business Machines Corporation Fluxless ion beam soldering process
JPS59225893A (ja) * 1983-06-08 1984-12-18 Hitachi Ltd Ｔｉ又はＴｉ合金とＡｌ又はＡｌ合金との接合方法
US4545610A (en) * 1983-11-25 1985-10-08 International Business Machines Corporation Method for forming elongated solder connections between a semiconductor device and a supporting substrate
US4732312A (en) * 1986-11-10 1988-03-22 Grumman Aerospace Corporation Method for diffusion bonding of alloys having low solubility oxides
JPS6410634A (en) * 1987-07-03 1989-01-13 Hitachi Ltd Semiconductor integrated circuit device
JP2625997B2 (ja) * 1988-12-02 1997-07-02 富士通株式会社 フラックスレス接合方法
JPH02290693A (ja) * 1989-04-27 1990-11-30 Matsushita Electric Ind Co Ltd はんだペーストおよびそれを用いた印刷配線板のはんだ付け方法
US5188280A (en) * 1989-04-28 1993-02-23 Hitachi Ltd. Method of bonding metals, and method and apparatus for producing semiconductor integrated circuit device using said method of bonding metals
BR9006515A (pt) * 1989-12-26 1991-10-01 Union Carbide Ind Gases Tech Revestimento e juncao de solda sem fundente
JPH0641601A (ja) * 1992-03-19 1994-02-15 Fujitsu Ltd 金属の球体化方法、酸化膜除去方法、はんだペースト及びはんだ接合方法
US5246880A (en) * 1992-04-27 1993-09-21 Eastman Kodak Company Method for creating substrate electrodes for flip chip and other applications
US5284287A (en) * 1992-08-31 1994-02-08 Motorola, Inc. Method for attaching conductive balls to a substrate
JPH06291457A (ja) * 1993-03-31 1994-10-18 Seikosha Co Ltd ハンダ付け方法及びハンダ付け装置
US5712192A (en) * 1994-04-26 1998-01-27 International Business Machines Corporation Process for connecting an electrical device to a circuit substrate
JPH08108292A (ja) * 1994-10-06 1996-04-30 Nippondenso Co Ltd はんだ付け方法
EP0708481A3 (en) * 1994-10-20 1997-04-02 Hughes Aircraft Co Improved thermal bumps for higher performance flipchip type monolithic integrated circuits and manufacturing processes
JP3343454B2 (ja) * 1994-12-01 2002-11-11 株式会社日立製作所 電子回路の接合方法
JP3215008B2 (ja) * 1995-04-21 2001-10-02 株式会社日立製作所 電子回路の製造方法
JPH09232742A (ja) * 1996-02-28 1997-09-05 Hitachi Ltd 電子回路装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007537598A (ja) * 2004-05-14 2007-12-20 インテバック・インコーポレイテッド 超高真空管のための半導体取り付け
JP2007059638A (ja) * 2005-08-25 2007-03-08 Nec Corp 半導体装置およびその製造方法
US7833831B2 (en) 2007-02-22 2010-11-16 Fujitsu Limited Method of manufacturing an electronic component and an electronic device
JP2016167543A (ja) * 2015-03-10 2016-09-15 株式会社村田製作所 接合用部材およびそれを用いた電子部品の実装方法

Also Published As

Publication number Publication date
US5973406A (en) 1999-10-26

Similar Documents

Publication Publication Date Title
JPH1070153A (ja) 電子部品の接続方法
US5912505A (en) Semiconductor package and semiconductor device
US3921285A (en) Method for joining microminiature components to a carrying structure
US5468655A (en) Method for forming a temporary attachment between a semiconductor die and a substrate using a metal paste comprising spherical modules
KR101268238B1 (ko) 반도체 장치의 제조 방법
JPS60119737A (ja) 背高半田接続体を形成する方法
US7309924B2 (en) UBM for fine pitch solder ball and flip-chip packaging method using the same
JP3303849B2 (ja) バンプ転写基板の製造方法、並びに半導体装置の製造方法及び半導体装置
JP3458700B2 (ja) はんだバンプ一括形成法
JPH10209591A (ja) 配線基板
JPH02206138A (ja) フリップチップ実装方法
JPS5958843A (ja) フリツプチツプ用バンプ製造方法
JP3178401B2 (ja) パッケージのｂｇａ型電極の形成および接続方法
JP2615744B2 (ja) 半田バンプの形成方法
JP2001230537A (ja) ハンダバンプの形成方法
KR100437278B1 (ko) 반도체 플립칩 패키지 제조방법
JPH05218136A (ja) フリップチップ・ボンディング方法
JP2856197B2 (ja) Ｂｇａ接続構造
JPH05190599A (ja) 半導体装置の組立方法
JP3150602B2 (ja) はんだバンプの形成方法
JP3209640B2 (ja) フリップチップ接続方法および回路基板の製造方法
JP2633745B2 (ja) 半導体装置の実装体
JPH0883799A (ja) はんだバンプの形成方法
WO1998020541A1 (en) Method for forming bump and semiconductor device
JPH09293961A (ja) 電子部品の実装方法