KR100421134B1 - 레이저 다이오드의 플립 칩 본딩 방법 - Google Patents

레이저 다이오드의 플립 칩 본딩 방법 Download PDF

Info

Publication number
KR100421134B1
KR100421134B1 KR10-2001-0087292A KR20010087292A KR100421134B1 KR 100421134 B1 KR100421134 B1 KR 100421134B1 KR 20010087292 A KR20010087292 A KR 20010087292A KR 100421134 B1 KR100421134 B1 KR 100421134B1
Authority
KR
South Korea
Prior art keywords
laser diode
solder
circuit piece
flip chip
chip bonding
Prior art date
Application number
KR10-2001-0087292A
Other languages
English (en)
Other versions
KR20030056946A (ko
Inventor
조병길
이중기
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2001-0087292A priority Critical patent/KR100421134B1/ko
Publication of KR20030056946A publication Critical patent/KR20030056946A/ko
Application granted granted Critical
Publication of KR100421134B1 publication Critical patent/KR100421134B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 레이저 다이오드 상에 형성된 포토레지스트 패턴을 이용하여 도금층을 형성하는 단계와; 상기 도금층 상에 금속 재질의 제2 솔더을 형성하는 단계와; 상기 레이저 다이오드의 광신호 출력측 면에 무반사 코팅을 실시하고, 상기 포토레지스트 패턴을 제거하는 단계와; 상기 회로편에 형성된 제1 솔더와 상기 제2 솔더를 리플로우시켜 상기 회로편과 레이저 다이오드를 상호 접합시키는 단계를 포함하는 레이저 다이오드의 플립 칩 본딩 방법을 개시한다. 상기와 같은 레이저 다이오드의 플립 칩 본딩 방법은 회로편 뿐만 아니라, 레이저 다이오드 상에도 솔더를 형성하여 접합하므로써, 종래에 회로편과 레이저 다이오드 사이에 남아 접합에 장애가 되거나, 레이저 다이오드의 전기적 접속에 방해되던 코팅 소재 및 기타 다른 불순물들이 열처리 과정에서 솔더와 함께 분해되어 제거된다. 따라서, 본 발명에 따른 레이저 다이오드의 플립 칩 본딩 방법은 회로편과 레이저 다이오드의 접합을 견고하게 할 뿐만 아니라, 레이저 다이오드의 전기적 접속을 양호하게 하는 장점이 있다.

Description

레이저 다이오드의 플립 칩 본딩 방법 {FLIP CHIP BONDING METHOD FOR LASER DIODE}
본 발명은 레이저 다이오드에 관한 것으로서, 특히 레이저 다이오드와 회로편을 결합하는 방법에 관한 것이다.
통상적으로 화합물 반도체를 이용한 레이저 다이오드(LD;laser diode)는 다수의 화합물 반도체 박막을 적층하여 제조되며, 제조된 레이저 다이오드는 플립 칩 본딩(FCB;flip chip bonding) 방법을 통해 소정의 회로편과 연결되어 전기적 접속이 이루어지거나, 또는 와이어 본딩(wire bonding) 방법을 통해 소정의 회로와 전기적으로 접속된다. 최근에는 반도체 칩의 집적도가 향상되고, 적용되는 제품, 즉 개인용 컴퓨터나 통신 기기와 같은 전자 기기들의 성능이 고도화되면서, 소형화 되었기 때문에 와이어 본딩 방법은 반도체 칩 접속 방법으로는 한계에 달하게 되었다. 그에 반하여, 플립칩 본딩 방법은 다핀화, 미세화된 반도체 칩의 실장에 적용되어, 전자 기기의 소형, 경량화에 크게 기여하고 있다.
도 1은 종래의 일 실시예에 따른 레이저 다이오드의 플립 칩 본딩 방법을 설명하기 위한 도면이다.
도 1에 도시된 바와 같이, 종래의 일 실시예에 따른 레이저 다이오드의 플립 칩 본딩 방법은, 레이저 다이오드(11)와 솔더(solder)(19)가 형성된 회로편(17)을 접촉상태에서 열처리하여 접합하는 방식이다.
상기 레이저 다이오드(11)는 다수의 화합물 박막 층(미도시)으로 구성되며, 전기적 접속을 위한 회로편(17)과 접합되는 면 상에 금 도금을 실시하여 도금층(13)을 형성하고, 상기 레이저 다이오드(11)의 일측면, 바람직하게는 광신호가 출력되는 측면에 무반사 코팅(AR coating;anti-reflection coating)(15)을 실시한다. 상기 레이저 다이오드(11)의 집적도가 높고, 소형화 되면서 회로기판(미도시)에 직접 접속하는 것은 사실상 불가능하기 때문에 상기 레이저 다이오드(11)의 전기적 접속을 위해서는 상기 레이저 다이오드(11)를 회로편(17)에 접합하여 회로기판에 접속하게 된다. 상기 회로편(17)의 접합면에는 솔더(19)를 형성한다. 상기 솔더(19)는 금(Au)과 주석(Sn)이 7:3 중량비로 혼입된 합금이 용이하게 이용된다.
상기 도금층(13)과 솔더(19)를 접촉한 상태에서 열처리를 실시하여 상기 솔더(19)를 리플로우(reflow) 시키므로써, 상기 레이저 다이오드(11)와 회로편(17)은 접합된다.
그러나, 종래의 레이저 다이오드 플립 칩 본딩 방법은 도 1에 도시된 바와 같이, 무반사 코팅 과정에서 코팅 소재가 도금층 상으로 번지게 된다. 도금층 상으로 번진 코팅 소재는 도금층과 솔더 사이에 개재되어 접합에 장애가 되는 문제점이 있다. 이는 레이저 다이오드와 회로편의 접합에 장애가 될 뿐만 아니라, 레이저 다이오드의 전기적 접속이 양호하게 이루어지지 않기 때문에, 제품 불량률이 증가하는 문제점이 있다.
상기와 같은 문제점을 해결하기 위하여, 본 발명의 목적은 레이저 다이오드와 회로편 접합이 견고하며, 제품 불량률을 억제할 수 있는 레이저 다이오드의 플립 칩 본딩 방법을 제공함에 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은 레이저 다이오드와 회로편을 접합하는 플립 칩 본딩 방법에 있어서, 상기 레이저 다이오드 상에 형성된 포토레지스트 패턴을 이용하여 도금층을 형성하는 단계와; 상기 도금층 상에 금속 재질의 제2 솔더을 형성하는 단계와; 상기 레이저 다이오드의 광신호 출력측 면에 무반사 코팅을 실시하고, 상기 포토레지스트 패턴을 제거하는 단계와; 상기 회로편에 형성된 제1 솔더와 상기 제2 솔더를 리플로우시켜 상기 회로편과 레이저 다이오드를 상호 접합시키는 단계를 포함하는 레이저 다이오드의 플립 칩 본딩 방법을 개시한다.
도 1은 종래의 일 실시예에 따른 레이저 다이오드의 플립 칩 본딩 방법을 설명하기 위한 도면,
도 2는 본 발명의 바람직한 실시예에 따른 레이저 다이오드의 플립 칩 본딩 방법을 설명하기 위한 도면,
도 3 내지 도 7은 도 2에 도시된 레이저 다이오드의 플립 칩 본딩 과정을 설명하기 위한 도면.
<도면의 주요 부분에 대한 설명>
21 : 레이저 다이오드 23 : 도금층
25 : 무반사 코팅 27 : 회로편
29a : 제2 솔더 29b : 제1 솔더
이하 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
도 2는 본 발명의 바람직한 실시예에 따른 레이저 다이오드의 플립 칩 본딩 방법을 설명하기 위한 도면이다.
도 2에 도시된 바와 같이, 본 발명의 바람직한 실시예에 따른 레이저 다이오드의 플립 칩 본딩 방법은 레이저 다이오드(21) 및 회로편(27)이 상호 접합되는 면에 각각 솔더(29a, 29b)가 형성되며, 열처리 과정을 통해 상기 솔더(29a, 29b)가 리플로우되어 접합된다.
상기 레이저 다이오드(21)는 다수의 화합물 박막 층(미도시)으로 구성되며,전기적 접속을 위한 회로편(27)과 접합되는 면에는 도금을 실시하여 도금층(23)을 형성하고, 상기 도금층(23) 상에 제2 솔더(29b)가 증착된다. 상기 레이저 다이오드(21)의 일측면, 바람직하게는 광신호 입, 출력 측면에는 무반사 코팅(AR coating;anti-reflection coating)(25)을 실시한다. 한편, 상기 도금층(13)을 레이저 다이오드(21) 상에 형성하기 위해서는 상기 레이저 다이오드(21) 상에 우선 소정 금속을 증착하여 도시되지는 않지만 씨드층(seed-layer)을 형성하여야 한다. 이는 반도체 재질의 레이저 다이오드(21) 상에 직접 도금을 실시할 수 없기 때문이다. 상기 도금층(23)은 금을 주로 이용한다. 또한, 상기 제2 솔더(29b)는 합금 재질의 금속을 증착한 것으로, 백금(Pt), 주석(Sn), 금(Au)의 3원 합금을 이용할 수 있다.
상기 회로편(27)은 상기 레이저 다이오드(21)의 전기적 접속을 가능하게 하는 부품이다. 상기 레이저 다이오드(21)는 집적도가 높고, 소형화 되면서 회로기판(미도시)에 직접 접속하는 것은 사실상 불가능하기 때문에, 상기 회로편(27)에 접합하여 회로기판에 접속하게 된다. 상기 회로편(27)의 접합면에는 제1 솔더(29a)를 형성한다. 상기 제1 솔더(29a)는 금(Au)과 주석(Sn)이 7:3 중량비로 혼입된 합금을 이용할 수 있다.
상기와 같이 구성된 레이저 다이오드(21)와 회로편(27)은 상기 제1 솔더(29a)와 제2 솔더(29b)를 접촉한 상태에서 열처리를 실시하여 상기 제1 및 제2 솔더(29a, 29b)를 리플로우(reflow) 시키므로써 접합된다.
도 3 내지 도 6은 상기 레이저 다이오드의 플립 칩 본딩 과정을 설명하기 위한 도면이다.
도 3은 레이저 다이오드(31) 상에 도금층(35)을 형성하는 과정을 나타낸다. 상기 레이저 다이오드(31)는 도시되지는 않지만 도금을 실시하고자 하는 면에 소정의 금속을 증착한 씨드층을 포함한다. 본 과정에서는 도금하고자 하는 면에 포토레지스트(33)를 도포하고, 사진 식각(photo lithography) 공정을 실시하여 도금층 패턴을 형성한 다음, 형성된 패턴을 따라 도금층(35)을 형성한다. 상기 도금층(35)을 구성하는 소재로는 금(Au)을 예로 들수 있다.
도 4는 상기 도금층(35) 상에 제2 솔더(37)를 형성하는 과정을 나타낸다. 상기 제2 솔더(37)는 합금 소재를 전자빔 기화기(E-beam evaporator)를 이용하여 증착된다. 이때 상기 합금 소재로는 백금(Pt), 주석(Sn), 금(Au)으로 구성되는 3원 합금이 바람직하다.
도 5는 상기 제2 솔더(37) 증착을 마친 레이저 다이오드(31)에 무반사 코팅(39a)을 실시하는 과정을 나타낸다. 상기 무반사 코팅(39a)은 상기 레이저 다이오드(31)의 일 측면, 바람직하게는 출력측 측면에 실시된다. 본 실시예가 포토 다이오드에 적용된 예라면, 포토 다이오드의 입력측 측면에 무반사 코팅이 실시될 것이다. 한편, 상기 무반사 코팅(39a)을 실시하게 되는 소재는 상기 포토레지스트(33) 및 제2 솔더(37) 상으로 번지는 경우가 있다.
도 6은 리프트 오프(lift-off) 공정을 실시하여 상기 포토레지스트(33) 및 상기 포토레지스트(33) 상에 형성된 불필요한 부분을 제거하는 과정을 나타낸다. 리프트 오프 공정을 실시하더라도, 상기 제2 솔더(37) 상의 코팅 소재(39c)는 완전히 제거되지 않는다.
도 7은 상기 과정을 거친 레이저 다이오드(30)와 회로편(41)을 접합 과정을 나타낸다. 상기 회로편(41)의 접합 면에는 제1 솔더(43)이 형성되어 있다. 상기 제1 솔더(43)는 금(Au)과 주석(Sn)이 7:3 중량비로 혼입된 합금을 이용할 수 있다. 상기 접합 과정은 상기 회로편(41) 상에 형성된 제1 솔더(43)와 상기 레이저 다이오드(30) 상에 형성된 제2 솔더(37)를 접촉시킨 상태에서 열처리를 실시하므로써, 상기 제1 및 제2 솔더(37, 43)를 리플로우시켜 접합한다. 상기 열처리 과정은 RTP(rapid thermal process) 또는 RTA(rapid thermal annealing)라고 알려진 급속 열처리 방법을 이용한다. RTP는 발열장치로는 발열램프를 이용하며, 열처리 온도를 급속히(최대 150도/초) 상승시켜 고온 상태에서 짧은 시간 동안 유지하다가 다시 급속히 냉각시키는 방식이다. 상기 열처리 과정을 거치면서, 상기 제2 솔더(37) 상에 남아 있는 코팅 소재(39c)는 제1 및 제2 솔더(37, 43)가 녹으면서, 분해되어 제거된다. 따라서, 상기 레이저 다이오드(31)와 회로편(41)은 견고하게 접합될 뿐만 아니라, 상기 레이저 다이오드(31)의 전기적 접속도 양호하게 이루어 진다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시예에 관해서 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도내에서 여러가지 변형이 가능함은 당해 분야에서 통상의 지식을 가진 자에게 있어서 자명하다 할 것이다.
이상 상술한 바와 같이, 본 발명에 따른 레이저 다이오드의 플립 칩 본딩 방법은 회로편 뿐만 아니라, 레이저 다이오드 상에도 솔더를 형성하여 접합하므로써, 종래에 회로편과 레이저 다이오드 사이에 남아 접합에 장애가 되거나, 레이저 다이오드의 전기적 접속에 방해되던 코팅 소재가 열처리 과정에서 솔더와 함께 분해되어 제거된다. 따라서, 본 발명에 따른 레이저 다이오드의 플립 칩 본딩 방법은 회로편과 레이저 다이오드의 접합을 견고하게 할 뿐만 아니라, 레이저 다이오드의 전기적 접속을 양호하게 하는 장점이 있다.

Claims (3)

  1. 레이저 다이오드와 회로편을 접합하는 플립 칩 본딩 방법에 있어서,
    상기 레이저 다이오드 상에 형성된 포토레지스트 패턴을 이용하여 도금층을 형성하는 단계와;
    상기 도금층 상에 금속 재질의 제2 솔더을 형성하는 단계와;
    상기 레이저 다이오드의 광신호 출력측 면에 무반사 코팅을 실시하고, 상기 포토레지스트 패턴을 제거하는 단계와;
    상기 회로편에 형성된 제1 솔더와 상기 제2 솔더를 리플로우시켜 상기 회로편과 레이저 다이오드를 상호 접합시키는 단계를 포함함을 특징으로 하는 레이저 다이오드의 플립 칩 본딩 방법.
  2. 제1 항에 있어서,
    상기 제2 솔더는 상기 금속을 전자빔 기화기를 이용한 증착 방법에 의해 형성됨을 특징으로 하는 레이저 다이오드의 플립 칩 본딩 방법.
  3. 제1 항에 있어서,
    상기 회로편과 레이저 다이오드는 열처리 과정을 통해 상기 제1 및 제2 솔더가 녹으면서 상호 접합됨을 특징으로 하는 레이저 다이오드의 플립 칩 본딩 방법.
KR10-2001-0087292A 2001-12-28 2001-12-28 레이저 다이오드의 플립 칩 본딩 방법 KR100421134B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0087292A KR100421134B1 (ko) 2001-12-28 2001-12-28 레이저 다이오드의 플립 칩 본딩 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0087292A KR100421134B1 (ko) 2001-12-28 2001-12-28 레이저 다이오드의 플립 칩 본딩 방법

Publications (2)

Publication Number Publication Date
KR20030056946A KR20030056946A (ko) 2003-07-04
KR100421134B1 true KR100421134B1 (ko) 2004-03-04

Family

ID=32215092

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0087292A KR100421134B1 (ko) 2001-12-28 2001-12-28 레이저 다이오드의 플립 칩 본딩 방법

Country Status (1)

Country Link
KR (1) KR100421134B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS611083A (ja) * 1985-06-03 1986-01-07 Hitachi Ltd 半導体レーザダイオードの電極構造
KR940020626A (ko) * 1993-02-05 1994-09-16 이헌조 레이저 다이오드의 제작방법
US6027957A (en) * 1996-06-27 2000-02-22 University Of Maryland Controlled solder interdiffusion for high power semiconductor laser diode die bonding

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS611083A (ja) * 1985-06-03 1986-01-07 Hitachi Ltd 半導体レーザダイオードの電極構造
KR940020626A (ko) * 1993-02-05 1994-09-16 이헌조 레이저 다이오드의 제작방법
US6027957A (en) * 1996-06-27 2000-02-22 University Of Maryland Controlled solder interdiffusion for high power semiconductor laser diode die bonding

Also Published As

Publication number Publication date
KR20030056946A (ko) 2003-07-04

Similar Documents

Publication Publication Date Title
US6153940A (en) Core metal soldering knob flip-chip technology
KR0166967B1 (ko) 테이프 조립체 본딩용 반도체 디바이스 및 그 제조방법
JP3028791B2 (ja) チップ部品の実装方法
US7511232B2 (en) Substrate for mounting electronic part and electronic part
JP2813109B2 (ja) はんだ自動整合結合方法
US6330967B1 (en) Process to produce a high temperature interconnection
JPH04273453A (ja) 直接チップ取り付け方法
TWI493672B (zh) 半導體裝置、電子裝置及半導體裝置之製造方法
KR20070110889A (ko) 서브 마운트 및 그 제조 방법
US5449955A (en) Film circuit metal system for use with bumped IC packages
US5985692A (en) Process for flip-chip bonding a semiconductor die having gold bump electrodes
US6103549A (en) No clean flux for flip chip assembly
US5877560A (en) Flip chip microwave module and fabrication method
JPWO2003081734A1 (ja) 光モジュールおよび光モジュールの組立方法
KR100421134B1 (ko) 레이저 다이오드의 플립 칩 본딩 방법
JP2004342802A (ja) 突起電極付きプリント基板およびその製造方法
US6214646B1 (en) Soldering optical subassemblies
GB2364172A (en) Flip Chip Bonding Arrangement
JP6910537B2 (ja) 半導体モジュールおよびその製造方法
JPH06246479A (ja) 接合金属シート
JP2002111191A (ja) はんだ接合方法およびこれを用いた電子回路装置
JPH04258131A (ja) 半田バンプ形成方法及び半田ボール
US20080079175A1 (en) Layer for chip contact element
JP2633745B2 (ja) 半導体装置の実装体
JPH03200343A (ja) 半田バンプの形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120130

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130130

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee