JP2000049450A - 電子部品の半田付け方法 - Google Patents

電子部品の半田付け方法

Info

Publication number
JP2000049450A
JP2000049450A JP11129623A JP12962399A JP2000049450A JP 2000049450 A JP2000049450 A JP 2000049450A JP 11129623 A JP11129623 A JP 11129623A JP 12962399 A JP12962399 A JP 12962399A JP 2000049450 A JP2000049450 A JP 2000049450A
Authority
JP
Japan
Prior art keywords
soldering
electronic component
joined
solder
temporary fixing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11129623A
Other languages
English (en)
Inventor
Takatoshi Ishikawa
隆稔 石川
Makoto Okazaki
誠 岡崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP11129623A priority Critical patent/JP2000049450A/ja
Publication of JP2000049450A publication Critical patent/JP2000049450A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/118Post-treatment of the bump connector
    • H01L2224/1182Applying permanent coating, e.g. in-situ coating
    • H01L2224/11822Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys

Abstract

(57)【要約】 【課題】 半田付け後の洗浄を必要とせずに効率よく半
田付けができる半田付け方法を提供することを目的とす
る。 【解決手段】 電子部品1を基板8に半田付けにより接
合する電子部品の半田付け方法において、電子部品1の
搭載に先立ち電子部品1の半田バンプ2の表面の酸化膜
をプラズマ処理によって除去し、次いで半田バンプ2に
半田付け工程での最高加熱温度より高い沸点を有する高
粘性の揮発性有機材料を含む仮固定剤16を塗布する。
この後半田バンプ2を電極9に位置合せし仮固定剤16
によって仮固定し、リフロー炉で加熱して半田バンプ2
を溶融させ、電極9に半田付けする。仮固定剤16によ
り電子部品1が位置ずれを生じることはなく、半田付け
後は仮固定剤6は蒸発して残留しないので、半田付け後
の洗浄を必要としない。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電子部品を相互に
半田付けする電子部品の半田付け方法に関するものであ
る。
【0002】
【従来の技術】半導体素子や回路基板などの電子部品を
相互に接合する方法として、半田付けが広く用いられて
いる。半田付けの方法としては、相互に接合される電子
部品の接合面のいずれかに半田部を予め形成しておき、
この半田部を被接合部にフラックスで仮固定し、リフロ
ー炉で加熱することにより半田部を溶融固化させる方法
が知られている。この方法では、フラックスは電子部品
相互を仮固定する以外に、半田部の表面の酸化膜を除去
して半田接合性を向上させる機能と、大気中の酸素によ
る再酸化を低減する機能をも有している。
【0003】
【発明が解決しようとする課題】ところで、従来のフラ
ックスを用いる方法では、半田付け後もフラックスの固
形成分や活性剤が基板上にフラックスの残渣として残留
する。従って従来の方法ではフラックスの残渣により配
線回路面の腐食が生じ信頼性を低下させるため、半田付
け後の洗浄が必要とされる。しかしながら、フラックス
の洗浄工程は、従来用いられていたフロンなどの溶剤を
使用する簡便な洗浄法が使用できなくなったことから複
雑化、高コスト化し、コスト低減を妨げる要因となって
いた。また、多数の電子部品を一括して効率よく半田付
けする方法としてリフローによる方法が用いられるが、
この方法では半田付け時まで電子部品を仮固定する必要
があり、上記のフラックスを使用せずに仮固定が行える
方法が望まれていた。
【0004】そこで本発明は、半田付け後の洗浄を必要
とせずにリフローにより効率よく半田付けができる電子
部品の半田付け方法を提供することを目的とする。
【0005】
【課題を解決するための手段】請求項1記載の電子部品
の半田付け方法は、電子部品を相互に半田により接合す
る半田付け方法であって、電子部品に予め形成された半
田部の表面および半田部が接合される被接合部の表面に
生成した接合阻害物を除去する工程と、前記半田部また
は被接合部に半田付け工程での加熱によって消滅する仮
固定剤を塗布する工程と、前記電子部品の半田部を前記
被接合部に位置合せし前記仮固定材によって仮固定する
工程と、前記電子部品を加熱することにより前記半田部
を溶融・固化させて被接合部に半田付けする工程とを含
む。
【0006】請求項2記載の電子部品の半田付け方法
は、請求項1記載の電子部品の半田付け方法であって、
前記接合阻害物を除去する工程が、プラズマ処理による
スパッタリングを利用して前記半田部と前記被接合部の
表面を清浄化する工程であるようにした。
【0007】請求項3記載の電子部品の半田付け方法
は、請求項1記載の電子部品の半田付け方法であって、
前記仮固定材が、前記半田付け工程における電子部品の
最高加熱温度よりも高い沸点を有する揮発性有機材料を
主成分とするようにした。
【0008】請求項4記載の電子部品の半田付け方法
は、請求項3記載の電子部品の半田付け方法であって、
前記揮発性有機材料の粘度が0.5Pas以上であり、
沸点が前記半田付け工程における電子部品の最高加熱温
度よりも高いようにした。
【0009】請求項5記載の電子部品の半田付け方法
は、請求項3記載の電子部品の半田付け方法であって、
前記揮発性有機材料が、少なくともグリセリン、ジエチ
レングリコール、トリエチレングリコール、テトラエチ
レングリコール、ポリエチレングリコールのいずれかを
含む。
【0010】請求項6記載の電子部品の半田付け方法
は、請求項1記載の電子部品の半田付け方法であって、
前記仮固定材が、前記半田付け工程における電子部品の
最高加熱温度よりも高い沸点を有する揮発性有機材料
と、半田の融点温度より高く前記被接合部の最高加熱温
度よりも低い沸点を有する有機活性剤との混合物である
ようにした。
【0011】請求項7記載の電子部品の半田付け方法
は、請求項6記載の電子部品の半田付け方法であって、
前記有機活性剤がアジピン酸であるようにした。
【0012】請求項8記載の電子部品の半田付け方法
は、請求項1記載の電子部品の半田付け方法であって、
前記仮固定材が、前記半田付け工程における電子部品の
最高加熱温度よりも高い沸点を有する揮発性有機材料
と、昇華性の活性剤との混合物であるようにした。
【0013】請求項9記載の電子部品の半田付け方法
は、請求項8記載の電子部品の半田付け方法であって、
前記昇華性の活性剤が、少なくとも安息香酸、イソフタ
ル酸、トリメジン酸、サリチル酸のいずれかを含んでい
るようにした。
【0014】請求項10記載の電子部品の半田付け方法
は、請求項1記載の電子部品の半田付け方法であって、
前記被接合部が金メッキ電極であり、前記接合阻害物が
ニッケル化合物を含む。
【0015】請求項11記載の電子部品の半田付け方法
は、請求項10記載の電子部品の半田付け方法であっ
て、前記接合阻害物を除去する工程を、プラズマ処理に
よるスパッタリングを利用して前記被接合部の表面を清
浄化する工程にした。
【0016】請求項12記載の電子部品の半田付け方法
は、電子部品を相互に半田により接合する電子部品の半
田付け方法であって、半田部または半田部が接合される
被接合部に半田付け工程での加熱によって消滅する仮固
定材を塗布する工程と、前記電子部品の半田部を前記被
接合部に位置合わせし前記仮固定材によって仮固定する
工程と、前記電子部品を加熱することによって前記電子
部品を溶融・固化させて被接合部に半田付けする工程と
を含む。
【0017】請求項13記載の電子部品の半田付け方法
は、請求項12記載の電子部品の半田付け方法であっ
て、前記仮固定剤が、0.5Pas以上の粘度と前記半
田付け工程における電子部品の最高加熱温度よりも高い
沸点を有する揮発性有機材料と、半田の融点温度より高
く前記被接合部の最高加熱温度よりも低い沸点を有する
有機活性剤との混合物であるようにした。
【0018】請求項14記載の電子部品の半田付け方法
は、請求項13記載の電子部品の半田付け方法であっ
て、前記有機活性剤がアジピン酸であるようにした。
【0019】請求項15記載の電子部品の半田付け方法
は、請求項12記載の電子部品の半田付け方法であっ
て、前記仮固定材が、0.5Pas以上の粘度と前記半
田付け工程における電子部品の最高加熱温度よりも高い
沸点を有する揮発性有機材料と、昇華性の活性剤との混
合物であるようにした。
【0020】請求項16記載の電子部品の半田付け方法
は、請求項15記載の電子部品の半田付け方法であっ
て、前記昇華性の活性剤が、少なくとも安息香酸、イソ
フタル酸、トリメジン酸、サリチル酸のいずれかを含ん
でいるようにした。
【0021】各請求項記載の発明によれば、半田付けさ
れる半田部や被接合部の表面に生成される接合阻害物を
除去した後に、半田部または被接合部に半田付け工程で
の加熱により消滅する仮固定剤を塗布することにより、
半田付け後の洗浄を行うことなく電子部品を効率よく半
田付けすることができる。
【0022】
【発明の実施の形態】次に本発明の実施の形態を図面を
参照して説明する。図1(a)は本発明の一実施の形態
の電子部品の側面図,図1(b)は同プラズマ処理装置
の断面図、図2(a),(b),(c)、図3(a),
(b),(c)は同電子部品の半田付け方法の工程説明
図、図4(a)は同電子部品の半田付け方法のリフロー
炉の断面図、図4(b)は同電子部品の半田付け方法の
加熱プロファイルを示すグラフ、図5は同電極の拡大図
である。
【0023】図1(a)において、ウェハ状の電子部品
1の上面には、半田部としての半田バンプ2が多数形成
されている。半田バンプ2の表面には半田が空気に触れ
ることにより酸化膜2aが生成している。この状態で、
電子部品1はプラズマ処理工程に送られる。このプラズ
マ処理工程は、半田バンプ2の表面に生成する酸化膜な
どの接合阻害物をプラズマ処理によるスパッタリングを
利用して除去するために行われるものである。
【0024】図1(b)において、電子部品1は真空チ
ャンバ3内の電極4上に載置され、真空チャンバ3内を
真空排気した後に、真空チャンバ3内にはガス供給部5
により、アルゴンガスなどのプラズマ発生用ガスが導入
される。この後電極4に高周波電源6を駆動して高周波
電圧を印加することにより、アルゴンイオンや電子が電
子部品1の上面に衝突する。このスパッタリング効果に
より、電子部品1上の半田バンプ2の表面の酸化膜2a
などの接合阻害物が除去され、半田バンプ2の表面は清
浄化される。
【0025】このようにしてプラズマ処理が行われたウ
エハ状の電子部品1は個片の電子部品1に切断され、仮
固定材の塗布工程に送られる。図2(a)に示すよう
に、半田部としての半田バンプ2が形成された電子部品
1は移載ヘッド13に保持されている。電子部品1の半
田付けに際しては、まずこの電子部品1を保持した移載
ヘッド13を仮固定剤の塗布部14上に移動させる。図
2(b)に示すように、塗布部14の容器15の底面に
は、仮固定剤16がスキージ17により塗布されてい
る。容器15に対して電子部品1を下降させてバンプ2
を容器15の底面に当接させ、次いで移載ヘッド13を
上昇させると、図2(c)に示すように電子部品1のバ
ンプ2の下端部には仮固定剤16が転写により塗布され
る。
【0026】ここで仮固定剤16について説明する。仮
固定剤16は高粘性の揮発性有機材料であるグリセリン
などを主成分としている。グリセリンの粘度は25℃に
おいて3Pas(マルコム粘度計 0.5rpm)であ
る。電子部品1を仮固定するためには、一般に0.5P
as以上の粘度が必要とされるが、グリセリンの粘度は
これより十分に大きいものとなっている。また、グリセ
リンの沸点は290℃で、通常の半田加熱工程での最高
加熱温度より高く、半田付け時に突沸を発生しないもの
となっている。突沸が生じると発生する気泡によって電
子部品1の位置がずれてしまうためである。なお、揮発
性有機材料としてはグリセリンの他に、ジエチレングリ
コール、トリエチレングリコール、テトラエチレングリ
コール、ポリエチレングリコール(沸点230〜300
℃、粘度0.5〜5Pas(マルコム粘度計0,5rp
m))を用いることもできる。
【0027】次に、バンプ2に上述の仮固定剤16が塗
布された電子部品1を、基板8に搭載する。電子部品1
の搭載に先だって、基板8上面に形成された被接合部で
ある電極9の表面についても半田バンプ2と同様にプラ
ズマ処理が行われる。これにより、電極表面に付着した
有機物などの接合阻害物も同様にプラズマ処理のスパッ
タリングによって除去され、電極表面は清浄化される。
【0028】この清浄化処理について図5を参照して説
明する。図5において、電極9は、銅9a、ニッケル9
b、金9cの3層構造となっている。銅9aは基板8の
表面に形成されており、その一部が電極を構成する部分
となっている。ニッケル9bは、その上に金9cを形成
するためのバリやメタル層として機能する。金9cは電
解メッキや無電解メッキにて形成されるが、その表面に
はメッキ工程で金9c内に取り込まれたニッケル9b
が、酸化物や水酸化物などのニッケル化合物30として
出現している。このニッケル化合物30は半田の濡れ性
が悪く、半田の電極9への接合を阻害する接合阻害物で
ある。なお、接合阻害物としては、金9cの表面に付着
した有機物も含まれる。したがって、プラズマ処理によ
るスパッタリングを行うことにより、プラズマ中のイオ
ンや、電子等の粒子31を金9cの表面に衝突させ、接
合阻害物を除去する。
【0029】この後、図3(a)に示すように、半田バ
ンプ2を被接合部である電極9に位置合せし、次いで図
3(b)に示すように半田バンプ2を電極9上に移載す
る。このとき、半田バンプ2と電極9の当接面には仮固
定剤16が介在しており、前述のように仮固定剤16の
粘度は電子部品1を基板8の電極9上に仮固定するのに
十分な値であるため、電子部品1は基板8の搬送時に位
置ずれを起こすことなく電極9上に保持される。
【0030】電子部品1が移載された基板8は、この後
リフロー工程に送られる。図4(a)に示すように、基
板8はリフロー炉20に送り込まれ、予熱ゾーン21、
均熱ゾーン22、本加熱ゾーン23を順次通過する。予
熱ゾーン21、均熱ゾーン22、本加熱ゾーン23にて
基板8を加熱することにより半田バンプ2を溶融・固化
させて、図3(c)に示すように電子部品1を基板8に
半田付けする。
【0031】このときの半田付けの過程を図4(b)の
加熱プロファイルを参照して説明する。電子部品1の温
度は、予熱ゾーン21を通過することにより上昇し、均
熱ゾーン22にて所定時間の間予熱温度が保持される。
そして本加熱ゾーン23を通過することにより温度は更
に上昇し、半田の融点温度Ts(183°C)を越えて
最高加熱温度Tmax(230°C)まで上昇する。こ
の加熱過程で半田バンプ2は溶融し、溶融半田が固化す
ることにより電極9に半田付けされる。このとき、半田
バンプ2の表面に存在していた酸化膜2aや有機物等の
接合阻害物は既にプラズマ処理の過程において接合を阻
害しないレベルまで除去されている。また、半田溶融時
の接合部は仮固定材16で覆われており、大気中の酸素
による再酸化が進行しない。
【0032】したがって、通常の半田付けに必要とされ
るフラックスを使用せず、またリフロー炉10中を低酸
素雰囲気とする必要なく、良好な半田付け性を得ること
ができる。この半田付け過程で揮発性の仮固定剤16は
徐々に気化し、最高加熱温度Tmax(230°C)に
到達した時点では大部分が蒸発しており、半田付け後に
は完全に蒸発して接合部には残存しない。このため半田
付け後には被接合部周囲には有害な成分が残留せず、従
って従来のフラックスを使用する場合に必要とされた半
田付け後の洗浄を省略することができる。
【0033】また、仮固定剤として、グリセリンと、有
機活性剤としてのアジピン酸との混合物を使用すること
もできる。この有機活性剤を加えた仮固定剤は、還元作
用の比較的弱いグリセリンにアジピン酸を加えることに
より、半田の酸化膜を除去する作用を強化することを目
的としたものである。このように有機活性剤を含んだ仮
固定剤には、従来のフラックスほどではないが酸化膜等
の接合阻害物を還元除去する作用がある。従って接合阻
害物によっては、有機活性剤を含んだ半田部に対するプ
ラズマ処理及び又は被接合部に対するプラズマ処理を省
略することが可能である。なお有機活性剤も揮発性有機
材料と同様に半田付け工程で消滅しなければならない。
アジピン酸の沸点は205℃であり、半田の融点温度よ
り高く、かつ基板8の最高加熱温度Tmaxよりも低い
沸点を有する。従って、有機活性剤としてのアジピン酸
は半田が溶融する時点まで半田の表面に残って半田の酸
化膜を除去し、その後は基板8の温度上昇とともに確実
に蒸発する。
【0034】更に仮固定剤として、グリセリンや、ジエ
チレングリコール、トリエチレングリコール、テトラエ
チレングリコール、ポリエチレングリコールなどの活性
作用を有しかつ半田付け工程での被接合部の最高加熱温
度より高い沸点を有する高粘度の揮発性有機材料と、少
なくとも安息香酸、イソフタル酸、トリメジン酸、サリ
チル酸などの昇華性の活性剤のうちいずれか一つまたは
これらの複数を含むものとの混合物を用いても良い。こ
のような仮固定剤を用いることにより、上述の酸化膜除
去作用を強化させるとともに、揮発性有機材料および昇
華性活性剤を半田付けの加熱工程中で沸騰させることな
く昇華、揮発または蒸発させることができる。
【0035】すなわち、突沸による電子部品の位置ずれ
が発生しないことで仮固定剤としての機能が完全に満足
され、酸化膜除去作用が強化されることで半田接合性を
確保することができ、しかも半田付け後には昇華や揮
発、蒸発により気化して半田接合部に残留しないことに
より、半田付け後の洗浄を不要にするというきわめて優
れた特性を備えることができる。
【0036】
【発明の効果】本発明によれば、半田付けに先立って半
田部や被接合部をプラズマ処理した後に、半田部または
被接合部に、半田付け工程での加熱により消滅する仮固
定剤を塗布するようにしているので、移載後半田付けさ
れるまでの間の電子部品の位置ずれを防止することがで
きるとともに、フラックスを使用することなく半田付け
を行うことができる。また、仮固定剤は半田付け時の加
熱工程で消滅して半田付け後には基板上に残留しないの
で、半田付け後の洗浄を必要としない。
【図面の簡単な説明】
【図1】(a)本発明の一実施の形態の電子部品の側面
図 (b)本発明の一実施の形態のプラズマ処理装置の断面
【図2】(a)本発明の一実施の形態の電子部品の半田
付け方法の工程説明図 (b)本発明の一実施の形態の電子部品の半田付け方法
の工程説明図 (c)本発明の一実施の形態の電子部品の半田付け方法
の工程説明図
【図3】(a)本発明の一実施の形態の電子部品の半田
付け方法の工程説明図 (b)本発明の一実施の形態の電子部品の半田付け方法
の工程説明図 (c)本発明の一実施の形態の電子部品の半田付け方法
の工程説明図
【図4】(a)本発明の一実施の形態の電子部品の半田
付け方法のリフロー炉の断面図 (b)本発明の一実施の形態の電子部品の半田付け方法
の加熱プロファイルを示すグラフ
【図5】本発明の一実施の形態の電極の拡大図
【符号の説明】
1 電子部品 2 半田バンプ 2a 酸化膜 8 基板 9 電極 13 移載ヘッド 16 仮固定剤 20 リフロー炉
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) B23K 35/363 B23K 35/363 Z C23F 4/00 C23F 4/00 C // B23K 101:42

Claims (16)

    【特許請求の範囲】
  1. 【請求項1】電子部品を相互に半田により接合する半田
    付け方法であって、電子部品に予め形成された半田部の
    表面および半田部が接合される被接合部の表面に生成し
    た接合阻害物を除去する工程と、前記半田部または被接
    合部に半田付け工程での加熱によって消滅する仮固定剤
    を塗布する工程と、前記電子部品の半田部を前記被接合
    部に位置合せし前記仮固定材によって仮固定する工程
    と、前記電子部品を加熱することにより前記半田部を溶
    融・固化させて被接合部に半田付けする工程とを含むこ
    とを特徴とする電子部品の半田付け方法。
  2. 【請求項2】前記接合阻害物を除去する工程が、プラズ
    マ処理によるスパッタリングを利用して前記半田部と前
    記被接合部の表面を清浄化する工程であることを特徴と
    する請求項1記載の電子部品の半田付け方法。
  3. 【請求項3】前記仮固定材が、固形分を全く含まず、前
    記半田付け工程における電子部品の最高加熱温度よりも
    高い沸点を有する揮発性有機材料を主成分とすることを
    特徴とする請求項1記載の電子部品の半田付け方法。
  4. 【請求項4】前記揮発性有機材料の粘度が0.5Pas
    以上であり、沸点が前記半田付け工程における電子部品
    の最高加熱温度よりも高いことを特徴とする請求項3記
    載の電子部品の半田付け方法。
  5. 【請求項5】前記揮発性有機材料が、少なくともグリセ
    リン、ジエチレングリコール、トリエチレングリコー
    ル、テトラエチレングリコール、ポリエチレングリコー
    ルのいずれかを含むことを特徴とする請求項3記載の電
    子部品の半田付け方法。
  6. 【請求項6】前記仮固定材が、0.5Pas以上の粘度
    と前記半田付け工程における電子部品の最高加熱温度よ
    りも高い沸点を有する揮発性有機材料と、半田の融点温
    度より高く前記被接合部の最高加熱温度よりも低い沸点
    を有する有機活性剤との混合物であることを特徴とする
    請求項1記載の電子部品の半田付け方法。
  7. 【請求項7】前記有機活性剤がアジピン酸であることを
    特徴とする請求項6記載の電子部品の半田付け方法。
  8. 【請求項8】前記仮固定材が、0.5Pas以上の粘度
    と前記半田付け工程における電子部品の最高加熱温度よ
    りも高い沸点を有する揮発性有機材料と、昇華性の活性
    剤との混合物であることを特徴とする請求項1記載の電
    子部品の半田付け方法。
  9. 【請求項9】前記昇華性の活性剤が、少なくとも安息香
    酸、イソフタル酸、トリメジン酸、サリチル酸のいずれ
    かを含んでいることを特徴とする請求項8記載の電子部
    品の半田付け方法。
  10. 【請求項10】前記被接合部が金メッキ電極であり、前
    記接合阻害物がニッケル化合物を含むことを特徴とする
    請求項1記載の電子部品の半田付け方法。
  11. 【請求項11】前記接合阻害物を除去する工程が、プラ
    ズマ処理によるスパッタリングを利用して前記被接合部
    の表面を清浄化する工程であることを特徴とする請求項
    10記載の電子部品の半田付け方法。
  12. 【請求項12】電子部品を相互に半田により接合する電
    子部品の半田付け方法であって、半田部または半田部が
    接合される被接合部に半田付け工程での加熱によって消
    滅する仮固定材を塗布する工程と、前記電子部品の半田
    部を前記被接合部に位置合わせし前記仮固定材によって
    仮固定する工程と、前記電子部品を加熱することによっ
    て前記電子部品を溶融・固化させて被接合部に半田付け
    する工程とを含むことを特徴とする電子部品の半田付け
    方法。
  13. 【請求項13】前記仮固定剤が、0.5Pas以上の粘
    度と前記半田付け工程における電子部品の最高加熱温度
    よりも高い沸点を有する揮発性有機材料と、半田の融点
    温度より高く前記被接合部の最高加熱温度よりも低い沸
    点を有する有機活性剤との混合物であることを特徴とす
    る請求項12記載の電子部品の半田付け方法。
  14. 【請求項14】前記有機活性剤がアジピン酸であること
    を特徴とする請求項13記載の電子部品の半田付け方
    法。
  15. 【請求項15】前記仮固定材が、0.5Pas以上の粘
    度と前記半田付け工程における電子部品の最高加熱温度
    よりも高い沸点を有する揮発性有機材料と、昇華性の活
    性剤との混合物であることを特徴とする請求項12記載
    の電子部品の半田付け方法。
  16. 【請求項16】前記昇華性の活性剤が、少なくとも安息
    香酸、イソフタル酸、トリメジン酸、サリチル酸のいず
    れかを含んでいることを特徴とする請求項15記載の電
    子部品の半田付け方法。
JP11129623A 1998-05-25 1999-05-11 電子部品の半田付け方法 Pending JP2000049450A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11129623A JP2000049450A (ja) 1998-05-25 1999-05-11 電子部品の半田付け方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10-142679 1998-05-25
JP14267998 1998-05-25
JP11129623A JP2000049450A (ja) 1998-05-25 1999-05-11 電子部品の半田付け方法

Publications (1)

Publication Number Publication Date
JP2000049450A true JP2000049450A (ja) 2000-02-18

Family

ID=26464961

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11129623A Pending JP2000049450A (ja) 1998-05-25 1999-05-11 電子部品の半田付け方法

Country Status (1)

Country Link
JP (1) JP2000049450A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001044373A1 (en) * 1999-12-17 2001-06-21 Matsushita Electric Industrial Co., Ltd. Conductive resin, electronic module using conductive resin, and method of manufacturing electronic module
US6712260B1 (en) * 2002-04-18 2004-03-30 Taiwan Semiconductor Manufacturing Company Bump reflow method by inert gas plasma
JP5110163B2 (ja) * 2008-07-17 2012-12-26 株式会社村田製作所 部品内蔵モジュールの製造方法
WO2021193150A1 (ja) * 2020-03-27 2021-09-30 三井金属鉱業株式会社 仮固定用組成物及び接合構造体の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03241755A (ja) * 1990-02-19 1991-10-28 Hitachi Ltd 電子回路装置の製造方法
JPH08293665A (ja) * 1995-04-21 1996-11-05 Hitachi Ltd 電子回路の製造方法
JPH09192882A (ja) * 1996-01-12 1997-07-29 Uchihashi Estec Co Ltd はんだ付け用液状フラックス

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03241755A (ja) * 1990-02-19 1991-10-28 Hitachi Ltd 電子回路装置の製造方法
JPH08293665A (ja) * 1995-04-21 1996-11-05 Hitachi Ltd 電子回路の製造方法
JPH09192882A (ja) * 1996-01-12 1997-07-29 Uchihashi Estec Co Ltd はんだ付け用液状フラックス

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001044373A1 (en) * 1999-12-17 2001-06-21 Matsushita Electric Industrial Co., Ltd. Conductive resin, electronic module using conductive resin, and method of manufacturing electronic module
US6712260B1 (en) * 2002-04-18 2004-03-30 Taiwan Semiconductor Manufacturing Company Bump reflow method by inert gas plasma
JP5110163B2 (ja) * 2008-07-17 2012-12-26 株式会社村田製作所 部品内蔵モジュールの製造方法
WO2021193150A1 (ja) * 2020-03-27 2021-09-30 三井金属鉱業株式会社 仮固定用組成物及び接合構造体の製造方法
JP6961137B1 (ja) * 2020-03-27 2021-11-05 三井金属鉱業株式会社 仮固定用組成物及び接合構造体の製造方法
KR20220065886A (ko) * 2020-03-27 2022-05-20 미쓰이금속광업주식회사 임시 고정용 조성물 및 접합 구조체의 제조 방법
KR102487799B1 (ko) 2020-03-27 2023-01-13 미쓰이금속광업주식회사 임시 고정용 조성물 및 접합 구조체의 제조 방법
US11945974B2 (en) 2020-03-27 2024-04-02 Mitsui Mining & Smelting Co., Ltd. Composition for provisional fixation and method for producing bonded structure

Similar Documents

Publication Publication Date Title
US6550667B2 (en) Flux composition and soldering method for high density arrays
US4921157A (en) Fluxless soldering process
JP2009111399A (ja) リフロー法
JP3215008B2 (ja) 電子回路の製造方法
JP3132745B2 (ja) フラックス組成物および対応するはんだ付け方法
WO2006041068A1 (ja) 電子部品の実装方法
JPH11214441A (ja) バンプ付電子部品の実装方法
WO2001052316A1 (fr) Procede de montage de puce
KR100322823B1 (ko) 전자회로장치의제조방법
US6513701B2 (en) Method of making electrically conductive contacts on substrates
JP2854782B2 (ja) 電子部品の固定方法、回路基板の製造方法及び回路基板
KR100771644B1 (ko) 전자소자의 생산방법
JP2000049450A (ja) 電子部品の半田付け方法
JP3346280B2 (ja) 半田の表面処理方法および半田ならびに半田付け方法
JP2865770B2 (ja) 電子回路装置の製造方法
JP5062710B2 (ja) Au−Sn合金はんだペーストを用いた基板と素子の接合方法
JPH11238961A (ja) 電子部品の半田付け方法
JPH11224981A (ja) 半田付け方法および半田バンプの形成方法
JP2004006818A (ja) リフロー法とソルダペースト
JP2872181B2 (ja) 印刷配線板の表面処理方法
JPH08162753A (ja) 電子回路のはんだ接合方法
JP2000176678A (ja) クリームはんだ及びそれを用いた実装製品
JP3385925B2 (ja) 電子回路の製造方法
JP3525752B2 (ja) 部品のはんだ付け方法及び回路基板製造方法
JPH0829430B2 (ja) はんだ付方法