JP5062710B2 - Au−Sn合金はんだペーストを用いた基板と素子の接合方法 - Google Patents
Au−Sn合金はんだペーストを用いた基板と素子の接合方法 Download PDFInfo
- Publication number
- JP5062710B2 JP5062710B2 JP2005250799A JP2005250799A JP5062710B2 JP 5062710 B2 JP5062710 B2 JP 5062710B2 JP 2005250799 A JP2005250799 A JP 2005250799A JP 2005250799 A JP2005250799 A JP 2005250799A JP 5062710 B2 JP5062710 B2 JP 5062710B2
- Authority
- JP
- Japan
- Prior art keywords
- alloy solder
- substrate
- solder paste
- alloy
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
そのため、近年、熱影響を受けて劣化しやすいLED(発光ダイオード)素子の接合には接合信頼性の一層優れたAu−Sn合金はんだペーストが多く用いられるようになってきた。このAu−Sn合金はんだペーストは、Sn:15〜25質量%(好ましくはSn:20質量%)を含有し、残りがAuおよび不可避不純物からなる組成を有するAu−Sn共晶合金ガスアトマイズ粉末とロジン、活性剤、溶剤および増粘剤からなる市販のフラックスとを混合して作られる。
このAu−Sn合金はんだペーストを使用して素子と基板を接合すると接合部がAu−Snはんだ合金であるので熱伝導性が良く接合信頼性も高いこと、ペーストであるので複数の接合部に一括供給できさらに一括熱処理できること、リフロー時にフラックスがAu−Snはんだ合金表面を覆っているために酸化膜が少なく、そのため、接合時の溶融Au−Snはんだ合金の流動性が大きく、濡れが良くなって接合面積を拡大することができるところから素子全面を接合すること、さらに接合時に過剰な荷重をかける必要がないことなどのメリットがある。
このAu−Sn合金はんだペーストを用いて基板と素子を接合するには、まず、図3(a)に示されるように、基板1にAu−Sn合金はんだペースト2を搭載または塗布する。次に、このAu−Sn合金はんだペースト2の上に図3(b)に示されるように素子3を搭載し、この状態で加熱してリフロー処理を施したのち冷却すると、図3(c)に示されるように、Au−Sn合金はんだ接合層40を介してと基板1と素子3が接合し、Au−Sn合金はんだ接合層40の周囲にフラックス残渣層5が形成される。この形成されたフラックス残渣層5は洗浄し除去して、図3(d)に示されるように、接合が完了する(特許文献1または2など参照)。
また、前記図3に記載の従来の方法では、接合終了後にフラックス残渣を洗浄して除去しなければならず、特にLED素子をAu−Sn合金はんだペーストを用いて洗浄しにくい部分に接合した場合などは特別な洗浄方法を使用しなければならずコストがかかった。
(1)Au−Sn合金はんだペーストを基板に搭載または塗布したのち非酸化性雰囲気中でリフロー処理し、その後に冷却し、形成されたAu−Sn合金はんだペーストのフラックス残渣部分を洗浄して除去して基板表面に凝固Au−Sn合金はんだ層を形成し、基板表面の凝固Au−Sn合金はんだ層を非酸化性雰囲気中でリフロー処理して再溶融し、基板表面に溶融Au−Sn合金はんだ層を形成し、この溶融Au−Sn合金はんだ層の上にLED素子を搭載したのちに冷却して該LED素子を基板に接合するAu−Sn合金はんだペーストを用いた基板とLED素子の接合方法、に特徴を有するものである。
さらに、この発明のAu−Sn合金はんだペーストを用いた基板と素子の接合方法では、基板1の上の溶融Au−Sn合金はんだ層4´の上に素子3を搭載し、図2(e´)に示されるように、素子3に圧力Fをかけながら、短時間その状態に保持して、図1(f)に示されるように、素子3を基板1にAu−Sn合金はんだ接合層4を介して接合し終了することが一層好ましい。したがって、この発明は、
(2)Au−Sn合金はんだペーストを基板に搭載または塗布したのち非酸化性雰囲気中でリフロー処理し、その後に冷却し、形成されたAu−Sn合金はんだペーストのフラックス残渣部分を洗浄して除去して基板表面に凝固Au−Sn合金はんだ層を形成し、基板表面の凝固Au−Sn合金はんだ層を非酸化性雰囲気中リフロー処理して再溶融し、基板表面に溶融Au−Sn合金はんだ層を形成し、この溶融Au−Sn合金はんだ層の上にLED素子を搭載し、該LED素子を加圧しながら冷却して基板に接合するAu−Sn合金はんだペーストを用いた基板とLED素子の接合方法、に特徴を有するものである。
さらに、LED素子およびAuメッキ処理を施したアルミナ製基板を用意した。
実施例1
先に用意したアルミナ製基板の上に先に用意したAu−Sn合金はんだペーストをピン転写方により塗布し、これを窒素雰囲気中の熱対流型炉に装入して200℃に60秒間保持したのち、さらに310℃、30秒間保持することによりリフロー処理を施し冷却したところ、中央に凝固Au−Sn合金はんだ層を有しその周囲にフラックス残渣が残ったAu−Sn合金はんだペースト溶融部分が形成された。このAu−Sn合金はんだペースト溶融部分のフラックス残渣を通常の洗浄液で洗浄し除去して凝固Au−Sn合金はんだ層を残したのち、基板を318℃に加熱して基板表面の凝固Au−Sn合金はんだ層を溶解するリフロー処理を施すことにより基板表面に溶融Au−Sn合金はんだ層を形成した。この318℃に加熱に加熱された溶融Au−Sn合金はんだ層の上にLED素子を10秒間搭載したのち冷却することによりLED素子を基板に接合した。接合部分を調べたところ、基板とLED素子の間の接合面積は96%に達し、基板とLED素子の間のAu−Sn合金はんだ接合層には4%のボイド面積しか見られなかった。
実施例2
実施例1において、318℃に加熱に加熱された溶融Au−Sn合金はんだ層の上のLED素子に荷重をかけながら10秒間搭載してLED素子を基板に接合した。接合部分を実施例1と同様にして調べたところ、基板とLED素子の間の接合面積は97%に達し、基板とLED素子の間のAu−Sn合金はんだ接合層には3%のボイド面積しか見られなかった。
従来例1
基板にAu−Sn合金はんだペーストを実施例1と同様にして塗布し、次に、このAu−Sn合金はんだペーストの上にLED素子を搭載し、この状態で温度:200℃、60秒間加熱してリフロー処理を施したのち、さらに温度:310℃、30秒間加熱してリフロー処理を施し、その後、冷却し、Au−Sn合金はんだ接合層を介してと基板とLED素子を接合した。Au−Sn合金はんだ接合層の周囲にはフラックス残渣層が形成されていたので、実施例1と同様にして洗浄液で洗浄し除去し、接合部分を実施例1と同様にして調べたところ、基板とLED素子の間の接合面積は65%であり、基板とLED素子の間のAu−Sn合金はんだ接合層には35%のボイド面積があった。
Claims (3)
- Au−Sn合金はんだペーストを基板に搭載または塗布したのち非酸化性雰囲気中でリフロー処理し、その後に冷却し、形成されたAu−Sn合金はんだペーストのフラックス残渣部分を洗浄して除去して基板表面に凝固Au−Sn合金はんだ層を形成し、基板表面の凝固Au−Sn合金はんだ層を非酸化性雰囲気中でリフロー処理して再溶融し、基板表面に溶融Au−Sn合金はんだ層を形成し、この溶融Au−Sn合金はんだ層の上にLED素子を搭載したのちに冷却して該LED素子を基板に接合することを特徴とするAu−Sn合金はんだペーストを用いた基板とLED素子の接合方法。
- Au−Sn合金はんだペーストを基板に搭載または塗布したのち非酸化性雰囲気中でリフロー処理し、その後に冷却し、形成されたAu−Sn合金はんだペーストのフラックス残渣部分を洗浄して除去して基板表面に凝固Au−Sn合金はんだ層を形成し、基板表面の凝固Au−Sn合金はんだ層を非酸化性雰囲気中でリフロー処理して再溶融し、基板表面に溶融Au−Sn合金はんだ層を形成し、この溶融Au−Sn合金はんだ層の上にLED素子を搭載し、該LED素子を加圧しながら冷却して基板に接合することを特徴とするAu−Sn合金はんだペーストを用いた基板とLED素子の接合方法。
- 前記Au−Sn合金はんだペーストは、Sn:15〜25質量%を含有し、残りがAuおよび不可避不純物からなる組成を有するAu−Sn合金粉末とフラックスとを混合して得られたAu−Sn合金はんだペーストであることを特徴とする請求項1または2記載のAu−Sn合金はんだペーストを用いた基板とLED素子の接合方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005250799A JP5062710B2 (ja) | 2005-08-31 | 2005-08-31 | Au−Sn合金はんだペーストを用いた基板と素子の接合方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005250799A JP5062710B2 (ja) | 2005-08-31 | 2005-08-31 | Au−Sn合金はんだペーストを用いた基板と素子の接合方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007067145A JP2007067145A (ja) | 2007-03-15 |
JP5062710B2 true JP5062710B2 (ja) | 2012-10-31 |
Family
ID=37928990
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005250799A Active JP5062710B2 (ja) | 2005-08-31 | 2005-08-31 | Au−Sn合金はんだペーストを用いた基板と素子の接合方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5062710B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4947345B2 (ja) * | 2005-11-24 | 2012-06-06 | 三菱マテリアル株式会社 | Au−Sn合金はんだペーストを用いた基板と素子の接合方法 |
EP2009971B1 (en) * | 2006-04-17 | 2015-01-07 | DOWA Electronics Materials Co., Ltd. | Solder layer, substrate for device junction utilizing the same, and process for manufacturing the substrate |
JP4872764B2 (ja) * | 2007-04-02 | 2012-02-08 | 三菱マテリアル株式会社 | ボイド発生の少ないAu−Sn合金はんだペースト |
JP5077684B2 (ja) * | 2008-03-25 | 2012-11-21 | 三菱マテリアル株式会社 | ピン転写用Au−Sn合金はんだペースト |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2895855B2 (ja) * | 1989-05-18 | 1999-05-24 | 三菱電機株式会社 | 電子部品の実装方法 |
JPH04282891A (ja) * | 1991-03-11 | 1992-10-07 | Toyota Autom Loom Works Ltd | 混成集積回路装置の製造方法 |
JPH05326574A (ja) * | 1991-05-24 | 1993-12-10 | Mitsumi Electric Co Ltd | 半導体素子のダイボンディング方法 |
JP3267045B2 (ja) * | 1994-03-24 | 2002-03-18 | 日亜化学工業株式会社 | Led素子 |
JP3753524B2 (ja) * | 1997-11-20 | 2006-03-08 | 株式会社日立製作所 | 電子部品の製造方法 |
JP2004031697A (ja) * | 2002-06-26 | 2004-01-29 | Kyocera Corp | 熱電モジュール |
-
2005
- 2005-08-31 JP JP2005250799A patent/JP5062710B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2007067145A (ja) | 2007-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4924920B2 (ja) | Au−Sn合金はんだペーストを用いて素子の接合面全面を基板に接合する方法 | |
KR100555354B1 (ko) | 단일화된 칩을 기판 패키지에 연결하는 방법, 플립 칩 방법, 및 칩 상에 접촉점을 형성하는 방법 | |
KR100555395B1 (ko) | 무세척 플럭스를 사용한 플립칩 상호 접속 | |
JP2000210767A (ja) | 2つの部品の接合方法 | |
JP2005183903A (ja) | 電子デバイスおよび電子デバイスを形成する方法 | |
JP4600672B2 (ja) | Au−Sn合金はんだペーストを用いた基板と素子の接合方法 | |
JP5062710B2 (ja) | Au−Sn合金はんだペーストを用いた基板と素子の接合方法 | |
US7923289B2 (en) | Process for fabricating a semiconductor package | |
JPS592595B2 (ja) | ろう合金 | |
JP2557268B2 (ja) | 装置取付け方法 | |
TWI466752B (zh) | 可用於與無鉛錫基焊料相容之金-錫-銦焊料 | |
TW202027899A (zh) | 混合合金焊膏、其製造方法以及焊接方法 | |
JP4877046B2 (ja) | 半導体装置およびその製造方法 | |
JP4747281B2 (ja) | Au−Sn合金はんだペーストを用いた基板と素子の接合方法 | |
US6214131B1 (en) | Mixed solder pastes for low-temperature soldering process | |
JP4947345B2 (ja) | Au−Sn合金はんだペーストを用いた基板と素子の接合方法 | |
JP2014146635A (ja) | はんだ接合方法およびはんだボールと電極との接合構造体 | |
JP4747280B2 (ja) | Au−Sn合金はんだペーストを用いた基板と素子の接合方法 | |
JP2007059712A (ja) | 実装方法 | |
JP5391584B2 (ja) | ボイド発生の少ないAu−Sn合金はんだペーストを用いた基板と素子の接合方法 | |
JPH10335805A (ja) | 電子部品の実装方法 | |
CN112654453B (zh) | 接合结构体的制造方法 | |
JP2010232444A (ja) | 素子のはんだ付け方法 | |
TW200603700A (en) | Method of soldering electronic component having solder bumps to substrate | |
KR100356413B1 (ko) | 부분용융 상태에서의 리플로우 솔더링 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080321 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100519 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100524 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100720 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110113 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110221 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110908 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120802 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5062710 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150817 Year of fee payment: 3 |