KR100555395B1 - 무세척 플럭스를 사용한 플립칩 상호 접속 - Google Patents

무세척 플럭스를 사용한 플립칩 상호 접속 Download PDF

Info

Publication number
KR100555395B1
KR100555395B1 KR1020037012606A KR20037012606A KR100555395B1 KR 100555395 B1 KR100555395 B1 KR 100555395B1 KR 1020037012606 A KR1020037012606 A KR 1020037012606A KR 20037012606 A KR20037012606 A KR 20037012606A KR 100555395 B1 KR100555395 B1 KR 100555395B1
Authority
KR
South Korea
Prior art keywords
temperature
chip
substrate
solder bumps
delete delete
Prior art date
Application number
KR1020037012606A
Other languages
English (en)
Other versions
KR20030092026A (ko
Inventor
다카하시겐지
마에다미치히사
Original Assignee
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코오퍼레이션 filed Critical 인텔 코오퍼레이션
Publication of KR20030092026A publication Critical patent/KR20030092026A/ko
Application granted granted Critical
Publication of KR100555395B1 publication Critical patent/KR100555395B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262—Sn as the principal constituent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/36—Selection of non-metallic compositions, e.g. coatings, fluxes; Selection of soldering or welding materials, conjoint with selection of non-metallic compositions, both selections being of interest
    • B23K35/3612—Selection of non-metallic compositions, e.g. coatings, fluxes; Selection of soldering or welding materials, conjoint with selection of non-metallic compositions, both selections being of interest with organic compounds as principal constituents
    • B23K35/3618—Carboxylic acids or salts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3489—Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Detergent Compositions (AREA)

Abstract

칩과 기판을 접합하는 플립칩 방법을 설명한다. 열압착 접합 장치를 사용하여 상기 칩과 기판을 정렬하고, 접합력을 가하여 상기 칩의 금속 범프에 대해 상기 기판 상의 솔더 범프가 유지되도록 한다. 상기 접합 장치의 헤드 내의 펄스 가열기를 사용하여 상기 솔더 범프의 리플로우 온도에 도달할 때까지 상기 칩을 본래 측면이 아닌 지점에서 급속하게 가열시킨다. 상기 접합력은 상기 솔더 범프의 리플로우 온도에 거의 도달하였을때 해제된다. 상기 솔더는 수 초 동안 리플로우 온도를 초과한 온도로 유지되어, 상기 기판의 금속 돌출부에의 젖어듦 및 접합을 촉진시킨다. 상기 솔더 범프의 용융점 미만의 휘발 온도를 가지는 무세척 플럭스를 사용하여 후-상호 접속 플럭스 제거 작업의 필요를 최소화하거나 제거한다.
플립칩 상호 접속, 무세척 플럭스, 솔더 범프, 금속 범프

Description

무세척 플럭스를 사용한 플립칩 상호 접속{FLIP CHIP INTERCONNECTION USING NO-CLEAN FLUX}
저작권 경고
여기에 포함된 것은 저작권 보호에 관련된 내용이다. 저작권자는 특허청의 파일 또는 기록에 나타낸 것과 같이 어떠한 사람에 의하여 특허 개시 내용을 팩시밀리 복사하는 데에 이의가 없다. 그러나, 그렇지 않은 경우 저작권은 어떠한 것이라도 모두 유보한다.
본 발명은 일반적으로 반도체 칩 패키징 분야에 관한 것이다. 보다 구체적으로, 본 발명은 플립칩 공정을 사용하여 반도체 칩과 기판을 접합하는 것에 관한 것이다.
종래부터, 반도체 칩은, 칩 최상부 영역의 한쪽 끝에 납땜되고 칩의 다른쪽 끝을 둘러싸는 기판 상의 트레이스 패드에 납땜된 와이어 상호 접속을 개재하여, 기판 상의 전기 트레이스에 전기적으로 결합되어 왔다. 이러한 타입의 상호 접속 은 특히 공간 효율적이지 못하고, 칩의 접지면과 트레이스 패드 주변 둘 다에 대한 영역을 요구한다. 기판의 표면을 보다 효과적으로 이용하고, 보다 작은 칩 패키지를 제조하기 위하여 플립칩 상호 접속 공정이 개발되었다. 본래, 반도체 칩의 활성 표면은, 기판의 정면에 대해 뒤집어져 있고, 활성 표면과 이웃하여 위치하는 트레이스 패드에 직접 납땜되어 있다. 그 결과물은 보다 촘촘하고 공간 효율적인 패키지이다.
뒤집힌 칩을 기판에 전기적으로 접속하는 가장 성공적이고 효과적인 방법 중의 하나는 와해-제거 칩 접속 기술(controlled-collapse chip connection, C4 공정, Santa Clara California의 Intel사에 의해 개발)을 사용하는 것이다. 하기에서 도1을 참조하여 상기 공정을 보다 상세하게 설명한다. 요약하면, 상기 공정은 솔더 범프(solder bumps)를 상기 기판 상의 패드에 적용하는 것으로 이루어진다. 접합하고자 하는 표면 중의 적어도 하나에 플럭스를 적용하여 공기로부터 상기 표면을 격리시켜두고, 접착력을 부여하여 상기 공정 동안 상기 칩이 상기 기판에 유지되도록 한다. 이어서, 상기 솔더가 리플로우 된다,. 마지막으로는 패키지를 세척하기 위하여 세정과 소성 싸이클을 사용할 수도 있다.
솔더 상호 접속을 둘러싸고 지지하기 위하여, 상기 칩의 활성 표면과 상기 기판의 최상부 표면 사이에 언더필(under-fill)용 에폭시를 적용한다. 언더 필링은 패키지 상호 접속의 약한 저항력과 신뢰성을 현저하게 증가시킨다. 상기 언더필은 상기 칩과 기판 사이에서 칩과 기판의 전체 표면에 걸친 열팽창 계수(coefficients of thermal expansion, CTE) 차이에 기인하여 열적으로 유도된 변형에 의해 초래되는 응력을 보다 고르게 분포시키는데 기여한다. 상기 상호 접속된 칩과 기판 사이의 갭이 언더필되지 않을 경우, 비교적 얇은 솔더 상호 접속에 의해 응력이 전달되고, 종종 조기의 패키지의 결함을 야기한다. 그러나, 언더필을 적절하게 수행하기 위해서는 상기 칩과 기판 표면에 잘 부착되어야만 한다. 플럭스 잔류물의 얇은 막 조차도 접합된 표면의 조기 박리를 초래하여 결국 한 개 이상의 상호 접속에서의 결함을 야기할 수 있다. 따라서, C4 기술 사용에 있어서의 가장 큰 과제 중의 하나는, 상기 패키지로부터 모든 플럭스 잔류물을 완벽하게 제거하는 것이다. 이것은 상기 칩과 기판 사이의 갭의 두께를 감소시키는 것 만큼 특히 까다롭다.
전체 처리 시간(throughput time, TPT), 또는 납땜된 칩을 제조하는데 드는 시간은, 특히 시간이 소요될 수 있는 칩과 기판으로부터 흡수된 물을 제거하는데 드는 시간에 의해 현저한 영향을 받는다. 예를 들면, 화학적인 플럭스 제거에는 수 분(minutes)이 들 수 있는 반면에, 칩과 기판으로부터 흡수된 물을 제거하기 위한 후-소성(post-bake)에는 수 시간(hours)이 들 수 있다. 플럭스는 상승된 온도에서 완전하게 휘발되도록 개발되었다. 그러나, 상기 플럭스들은 리플로우 이전의 상기 칩과 기판을 유지하기 위하여 C4 공정에서 요구되기 때문에, 납땜 용융점 또는 그 이상을 휘발 온도로 하는 플럭스 만이 C4 공정에 사용하기에 적합하다. 그러나, 상기 칩과 기판 사이의 작은 두께의 갭 간격과 높은 휘발 온도를 가지는 플럭스를 결합시키는 것은 어렵고, 그것이 불가능하다면, 리플로우 공정 중에 또는 그 이후의 후-소성 작업 시에 납땜 용융 온도 보다 약간 낮은 온도에서 상기 플럭 스의 잔류물들을 모두 끓여서 제거한다. 상기 플럭스를 휘발시키기 위해 요구되는 긴 후-소성 시간과 플럭스 제거 작업은 TPT를 현저하게 감소시킬 가능성을 배제한다.
낮은 휘발 온도를 가지는 무세척 플럭스(no-clean flux)를 사용하여 기판에 칩을 상호 접속시키는 플립칩 방법을 설명한다. 솔더 범프의 리플로우 이전에 칩과 그에 결합된 기판을 일반적인 정렬로 유지하기 위하여 접촉 압력을 사용하는 열압착 접합 장치(thermo-compression bonder) 또는 그와 유사하게 장착된 기구를 통해, 리플로우된 솔더 범프를 제거할 때까지 칩과 결합된 기판을 함께 부착하여 유지할 수 있는 플럭스를 사용하는 것이 필요하다. 따라서, 솔더의 용융 온도 미만의 휘발 온도를 가지는 무세척 플럭스 - 실질적으로 모든 것은 아니지만, 거의 대부분의 플럭스는 솔더 리플로우 온도에서 잠깐 유지되는 동안 휘발됨 - 가 특정될 수 있다. 또다른 형태로, 상기 무세척 플럭스를 완전히 휘발시키기 위하여 짧은 후-가열 기간을 가질 수도 있다. 유리하게는, 접합에 있어서 상기 열압착 접합 장치와 함께 저온 휘발 무세척 플럭스를 사용하는 것이, TPT를 현저하게 감소시킬 뿐만 아니라, 종래의 C4 공정을 사용한 것에 비해 일반적으로 결합의 완전성을 높인다. 본 명세서의 목적을 위한 상기 무세척 플럭스는, 특정 온도에서 완전하게 증발되고 고형 잔류물을 전혀 남기지 않는 성분을 포함하는 것이다.
본 발명의 실시예를 첨부한 도면의 그림 등을 들어 설명하지만, 이것으로 제한되는 것은 아니고, 유사한 참조 번호는 유사한 구성 요소를 나타낸다.
도1은 C4 접합 공정을 사용하여 플립칩을 접합하는데 일반적으로 요구되는 작업을 설명하는 종래의 흐름도이다.
도2는 접합 공정의 일실시예의 흐름도이다.
도3은 기판 상의 본딩 패드에 적용하고 리플로우된 솔더 범프와, 칩의 최상부 표면 상의 본딩 패드에 적용한 구리 비금속 범프(copper base metal bump)의 일실시예를 도시한 것이다.
도4a 내지 도4d는 상호 접속 공정에 있어서, 다양한 작업 중의 칩과 기판의 일실시예를 도시한 것이다.
도5는 접합 싸이클에 대한 도표의 일실시예를 도시한 것이다.
도6a는 칩/기판 패키지의 일실시예를 도시한 것이다.
도6b는 본 발명의 실시예를 따라 수행된 칩 상호 접속 공정 중에, 칩과 기판 상의 다양한 위치에서 측정한 온도를 나타내는 실험으로부터 유래된 차트이다.
도7은 상호 접속 접합면의 단면도이다.
도1은 C4 공정을 설명한다. 먼저, 공정 블록(105)에 나타낸 바와 같이, 인쇄(C4 공정에서 솔더 페이스트를 사용), 도금 및 기상 증착을 포함하는 다수의 적 합한 공정을 사용하여 기판 상의 패드에 솔더 범프를 일반적으로 적용한다. 일반적으로는, 200℃ 미만의 용융점을 가지는 납-주석 솔더를 사용한다. 다음으로, 공정 블록(110)에서, 솔더 범프가 그들 각각의 패드에 충분하게 젖어 들도록 솔더 범프를 솔더의 용융점 이상의 온도로 가열시켜 리플로우한다. 일반적으로, 금속 범프 또는 납 함량이 높은 돌출물을 상응하는 칩 패드에 증착시킨다.
공정 블록(115)에서, 플럭스를 접합하고자 하는 표면의 적어도 하나에 적용한다. 일반적으로, 상기 플럭스는 부형물(vehicle)과 활성물(activator)을 포함한다. 상기 플럭스의 부형물은 제2의 리플로우 동안에 대기로부터 상기 솔더의 표면을 분리시켜, 상기 솔더가 가열되고/또는 용해되는 동안 산화의 위험을 최소화시키는 작용을 한다. 상기 플럭스의 부형물은 일반적으로 점착성이 있고, 제2의 리플로우 이전에 상기 칩과 기판이 함께 유지되도록 접합력을 제공한다. 상기 활성물은 일반적으로 유기산 또는 무기산으로서, 상기 솔더 상에 존재하는 일부 산화물 또는 표면막을 제거하고, 접합하고자 하는 금속 표면에의 솔더의 젖음을 촉진시킨다. 공정 블록(120)에서, 플럭스를 함유하는 칩의 표면과 기판을 일반적인 정렬로 서로 접하도록 놓는다.
다음으로, 공정 블록(125)에서 설명하는 바와 같이, 상기 솔더의 용융점 초과의 온도로 상기 칩과 기판의 패키지를 가열함으로써 제2의 리플로우를 행한다. 용융된 솔더 범프는 상응하는 금속 범프를 적시고, 용융된 솔더의 표면 장력은 금속 범프가 각각의 상응하는 기판의 패드에 자기 정렬(self-align)되도록 한다. 이어서, 새롭게 형성된 상호 접속을 냉각시켜 솔더를 굳힌다.
공정 블록(130)에 나타낸 바와 같이, 플럭스 제거 작업시에 일부 플럭스나 플럭스의 잔류물을 칩과 기판의 패키지로부터 제거한다. 일반적으로, 이러한 작업은 플럭스 잔류물을 제거하기 위해 상기 패키지를 용매 세척하는 것을 포함할 것이다. 일부 잔류하는 용매 또는 끓는점이 낮은 플럭스 성분을 휘발시키기 위해 후-상호 접속 소성 싸이클을 설명할 수도 있다. C4 적용을 위해 일반적으로 수용성 플럭스가 사용되고, 물은 플럭스의 제거를 위해 사용된다. 소성 싸이클의 제1 목적은 물을 제거하기 위함이고, 이것은 플럭스를 제거하는 동안 칩과 기판의 내부로 흡수된 물이 언더-필링하는 동안에 공간을 만들 수 있기 때문이다.
도2는 본 발명의 일실시예를 따라 사용된 접합 공정의 일실시예에 대한 흐름도이다. 먼저, 공정 블록(205)에 나타낸 바와 같이, 솔더를 기판 최상부 표면 상의 본드 패드에 적용한다. 솔더를 칩(die) 상의 본드 패드에 적용할 수도 있는 또다른 일실시예에는 종래의 통상적인 기술 중의 하나가 유용할 수 있다. 인쇄, 기상 증착 및 전기 도금을 포함하지만, 이것으로 제한되는 것은 아닌 당업자에게 알려진 다수의 적합한 기술을 사용하여 상기 솔더를 본드 패드에 적용할 수 있다. 상기 솔더를 적용한 후에는, 공정 블록(210)에 나타낸 바와 같이 상기 솔더를 리플로우하기 위해, 기판을 상기 솔더의 용융점 이상으로 가열하여 상기 본드 패드에 완전하게 젖어들기 쉽게 한다. 다수의 적합한 솔더 화합물을 사용할 수 있지만, 일실시예에서는 약 221℃ 정도의 용융점을 가지는 96.5% 주석/3.5% 은 공융 솔더를 특정한다. 이상적으로는, 납에 의해 야기되는 잠재적인 환경 문제를 제거하기 위하여 납을 함유하지 않는 솔더를 특정한다.
일반적으로는, 금속 범프를 상기 칩 상의 본드 패드에 적용하지만, 또다른 실시예에서는 범프 금속 패드를 칩 대신 기판에 적용할 수 있다. 당업자에게 알려진 다수의 방법을 사용하여 상기 범프 금속 패드를 본딩 패드에 적용할 수도 있다. 바람직하게는, 상기 범프 금속이 양호한 전기 전도성과 상승된 접합 온도에서 산화에 대한 적절한 저항성을 가진다. 종래에는, C4 플립칩 접합 공정에, 산화에 대한 저항성이 있고, 97%의 납과 3%의 주석 합금과 같이 납을 기본으로 하는 범프 금속을 사용하여 왔다. 납을 기본으로 하는 범프 금속과 그러한 제재에 대한 솔더는 종래의 C4 공정에 사용되는 노의 온도 램프업 시간과 홀드 시간 동안 필수적인 산화에 대한 저항성을 제공한다. 본 발명의 일실시예에서, 상기 램프업 시간과 홀드 시간은 비교적 짧다(예를 들면, 두번째 램프 및 1-5의 두번째 홀드에서 100 정도). 따라서, 현저한 산화의 가능성이 최소화되고, 우수한 전기적 특성을 가지는 보다 반응성이 좋은 비금속을 상기 금속 범프에 사용할 수 있다. 일실시예에서는, 구리 비금속 범프를 특정한다. 도3은 기판(315) 상의 본딩 패드(310)에 적용되고 리플로우된 솔더 범프(305)와, 칩(325)의 최상부 표면 상의 본딩 패드에 적용된 구리 비금속 범프(320)을 도시한다.
도2를 다시 참조하면, 공정 블록(215)에서 상기 기판의 솔더 범프가 적용된 표면에 무세척 플럭스를 적용한다. 도4a에 실질적으로 상기 솔더 범프(305)를 캡슐화하도록 그것의 최상부 표면에 적용한 무세척 플럭스(405)를 가지는, 솔더 범프가 적용된 기판(315)을 도시한다. 상기 무세척 플럭스(405)의 제1 기능은 상기 솔더 범프(305)와 비금속 범프(320)의 표면으로부터 산화물 및 기타 오염 물질을 제 거하는 것이고, 상호 접속 공정 중 비금속 범프 및 솔더 범프 상에 새로운 산화막이 형성되는 것을 방지하는 것이다. 일반적인 C4 접합 공정에서, 플럭스는 접합하는 동안 리플로우 온도에 도달되기까지 상기 칩과 기판이 함께 부착된 상태로 유지되도록 하는 추가적인 목적에 기여한다. 따라서, C4 공정에 사용되는 무세척 플럭스도 또한 상기 솔더 범프의 용융점 이상의 끓는점을 가지는 성분을 포함한다. 본 발명의 바람직한 실시예에서는 리플로우 이전에 상기 칩과 기판을 함께 유지하는데 상기 열압착 접합 장치에 의해 가해지는 압력을 사용하기 때문에, 상기 솔더의 용융점 미만의 끓는점을 가지는 성분으로 완전히 이루어진 무세척 플럭스를 사용할 수도 있다. 일실시예에서, 약 200℃의 끓는점을 가지는 카르복시산 무세척 플럭스를 사용한다.
도2의 공정 블록(220)을 참조하면, 상기 열압착 접합 장치의 헤드로 상기 칩(320)을 들어올려 상기 기판(315)에 정렬시킨다. 도4b에 도시한 바와 같이, 상기 기판(315)은 일반적으로 가열된 압반(330)에 놓인다. 상기 압반(330)은 일반적으로 상기 솔더 범프(305)의 용융점 미만의 일정한 온도에서 유지된다. 일실시예에서는, 약 135℃의 온도로 특정된다. 마찬가지로, 다이 헤드(335)를 일반적으로 30 내지 100℃의 중간 온도로 유지시킬 수 있다. 상기 다이 헤드(335)는 내부 가열 장치를 포함할 수 있고, 또는 도4b에 도시한 바와 같이 급속 가열(예를 들면, 초당 25℃ 이상)이 가능한 펄스 가열 장치(340)를 사용할 수도 있다.
다음으로, 공정 블록(230)에서 상호 접속 싸이클을 개시한다. 먼저, 도4c에 도시한 바와 같이, 상기 칩(315)의 비금속 범프(325)가 상기 기판(315) 상의 상응 하는 솔더 범프(305)에 접촉되도록 하고, 상기 펄스 가열 장치(340)가 상기 솔더 범프(305)의 용융점을 매우 초과하는 온도까지 급속히 가열되는 것에 따라 압력이 가해진다.
도5는 접합의 일실시예를 도시한다. 라인(540)은 상기 싸이클 동안 주어진 시간에서의 상기 펄스 가열 장치(340)의 온도를 나타낸다. 라인(545)은 주어진 시간에 상기 금속 범프(325)와 상기 솔더 범프(305) 사이의 계면에 가해진 힘의 양을 나타내는 압력 커브이다. 초기에는 상기에 언급한 바와 같이, 상기 펄스 가열 장치를 30℃ 등의 중간 온도로 유지시킨다. 시간(525)에 상기 열압착 접합 장치의 헤드로 상기 칩을 들어올린다. 상기 칩과 기판을 정렬하고, 시간(530)에 상기 칩을 상기 기판에 접촉시켜 압력을 가한다. 일반적으로, 제조되는 플립칩 접속의 개수 및 칩의 넓이에 따라 2 내지 5㎏의 힘을 가한다. 또한, 시간(530) 주위에서 상기 펄스 가열 장치에 전류를 인가하여 홀드 온도까지 급속히 가열시킨다. 일실시예에서, 약 100℃ 까지의 가열 속도를 특정한다. 상기 홀드 온도의 최고점(515)은, 상기 칩의 두께, 상기 칩의 열 전도성 및 상기 솔더 범프(305)의 용융점과 바람직한 리플로우 온도를 포함하는 다수의 요인들에 의존하여, 일반적으로 250 내지 400℃ 부근이다.
일반적으로, 온도의 기울기가 칩을 통해 설정될 것이므로, 상기 솔더 범프(305)와의 계면에서의 온도가 상기 펄스 가열 장치(340)와의 계면에서의 온도보다 낮을 것이다. 따라서, 상기 펄스 가열 장치의 상기 홀드 온도(515)는 상기 솔더 범프(305)의 리플로우 온도보다 일반적으로 높을 것이다. 상기 홀드 온도(515)에 도달되는 정도의 시간(550)에서, 상기 칩에 가해지는 압력은 압력 커브(545)에 의해 나타내어 지는 바와 같이 거의 0 까지 감소된다. 시간(550) 부근 또는 그 직전에, 상기 솔더의 융용 온도가 상기 칩과 상기 기판 사이의 계면에 도달되고, 상기 칩과 기판을 함께 유지하기 위한 압력은 더 이상 요구되지 않는다. 상기 펄스 가열 장치가 온도(515)로 유지되는 동안, 상기 솔더 범프는 용융되고 리플로우된다. 상기 펄스 가열 장치는, 짧은 시간, 일반적으로 1 내지 5초 동안 온도(515)로 유지되고, 펄스 가열 장치(340)에 인가된 전류가 차단된 후 상기 솔더는 곧 고형화된다. 일단 상기 펄스 가열 장치의 온도가 온도(510)에 도달되면, 상기 접합된 칩과 기판은 상기 열압착 접합 장치로부터 제거되고, 상기 접합 장치는 또다른 칩의 접합을 수행하기 위해 분리된다.
상기 칩 접합의 온도 상승 기간 동안에, 상기 칩과 기판 사이의 계면은 상기 무세척 플럭스의 끓는점(또는 휘발점)을 초과한 온도에 도달한다. 상기 언급한 바와 같이, 바람직한 실시예의 무세척 플럭스는 200℃의 온도에서 끓는 카르복시산으로 이루어진다. 이상적으로는, 실질적으로 모든 플럭스가 상기 온도 상승 기간 동안 휘발되어, 상기 솔더의 리플로우 중에는 존재하지 않는다. 상승되는 온도에 의한 산화 효과로부터 상기 솔더와 비금속을 보호하기 위한 플럭스의 부족을 정상적으로 염려할 수도 있다. 그러나, 용융 및 리플로우에 앞서 상기 솔더와 비금속이 보호되지 않는 시점에서, 상기 펄스 수단의 소정의 급속한 온도 상승 속도는 일반적으로 무의미하다. 또한, 가스 상태의 플럭스 휘발 물질이 상기 솔더 범프 주변에 일시적으로 보호 구름을 형성하여, 용융 및 리플로우에 앞서 실질적으로 산소 분자가 접합 표면 상에 영향을 미치지 못하도록 한다.
상기 언급한 바와 같이, 일실시예에서 96.5%의 주석과 3.5%의 은 솔더를 사용하여 상기 솔더 범프를 형성한다. 이러한 솔더는 약 221℃의 용융점을 가지고, 상기 용융점보다 최소한 약간 더 높은 리플로우 온도를 필요로 한다. 상기 언급한 바와 같이, C4 등의 일반적인 방법은 190℃ 미만의 용융점을 가지는 납을 기초로 한 솔더(37%의 납과 63%의 주석)를 사용한다. C4 공정을 사용하여 핀으로 고정된 기판(pinned substrate)에 칩을 접합할 때에는, 210℃를 초과한 온도가 핀으로 고정된 솔더(pinning solder, 일반적으로 약 232℃에서 용융되기 시작하는 95%의 주석과 5%의 안티몬)를 연화시켜 상기 핀의 움직임을 야기할 수 있기 때문에, 보다 낮은 용융점의 솔더가 필수적으로 요구된다. 96.5%의 주석과 3.5%의 은 솔더를 사용하는 일실시예에서, 상기 핀으로 고정된 솔더의 온도는 200℃를 초과하지 않는다. 보다 높은 온도인 상기 칩-펄스 가열 장치 계면과, 보다 낮은 온도인 상기 압반-기판 계면 간의 온도 기울기는, 상기 펄스 가열 장치에 전류가 인가되는 짧은 시간 내에 결코 동일해 질 수 없다. 도6a는 핀 그리드 배열(pin grid array, PGA)을 포함하는 기판에 있어서의 칩/기판 패키지를 도시한다. 상기 PGA의 핀(620)은 핀으로 고정된 솔더(620)에 의해 적소에 유지된다. 도6b는 일실시예에 따라 행한 칩 접합 도중에, 상기 칩과 기판 상의 몇몇 위치에서 측정한 온도를 나타내는 실험에서 유래된 차트이다. 가로축을 따라 기입된 온도는 상기 칩 접합 영역(605)의 중심부에서의 온도를 나타낸다. 바람직한 솔더의 용융 및 리플로우는 일반적으로 220 내지 235℃ 사이의 온도에서 일어난다는 것에 주의한다. 윗쪽의 라인은 상기 기판의 핀 그리드 배열 측면 중심부에서의 상응하는 온도를 나타낸다. 아랫쪽 라인은 상기 기판의 핀 그리드 배열 측면 가장 자리에서의 상응하는 온도를 나타낸다. 도6b에 도시한 바와 같이, 상기 기판의 핀 그리드 배열 측면의 온도는 165℃를 결코 초과하지 않지만, 상기 솔더 범프의 용융 온도에 도달되고 초과되어 리플로우 및 접합을 촉진한다.
도2를 다시 참조하면, 블록(240)으로 나타낸 바와 같이, 일반적으로 상기 칩과 기판 사이의 갭을 에폭시 수지로 언더필하여, 수명, 환경에 대한 저항성 및 상호 접속의 피로 강도를 실질적으로 증가시킨다. 상기 언더 필링 작업으로부터 최대의 이익을 얻기 위해서는, 접합하고자 하는 표면을 플럭스 또는 기타 잔류물로부터 유리시켜야 한다. 따라서, 일부 실시예에서는 후-가열 작업을 행하여, 이어서 일어나는 언더필 결합에 부정적인 영향을 끼칠 수 있는 일부 잔류하는 플럭스를 확실히 제거한다. 블록(235)에 나타낸 바와 같이, 상기 상호 접속된 칩과 기판을 오븐에 넣어 상기 무세척 플럭스의 휘발 온도 또는 그보다 약간 더 높은 온도에서 적절한 시간 동안 가열할 수 있다. 예를 들면, 200℃의 끓는점을 가지는 카르복시산 플럭스를 사용하는 일실시예에 따라, 접합된 칩과 기판의 패키지를 최소한 200℃에서 10분 동안 소성할 수 있다. 상기 솔더 범프의 리플로우 온도 미만에서 플럭스가 휘발되지 않는 일반적인 필립칩 접합 공정과는 달리, 거의 또는 전혀 시간의 소비가 없이, 용매를 기초로 한 플럭스 제거 작업이 수행되므로, TPT가 현저하게 감소된다. 또한, 용융 및 리플로우 이전에 상기 플럭스를 휘발시키는 것은, 도7의 상호 접속 연결 부분의 단면도에 나타낸 바와 같이, 저 공극 결합(low porosity bond)을 높은 완성도로 촉진시키는데 기여한다.
상호 접속 중에 235℃의 끓는점을 가지는 카르복시산 플럭스를 사용한 칩/기판 패키지의 언더필된 표면에 대해 테스트를 행하였다. 언더필 이전의 패키지 상에, 용매를 기초로 한 플럭스 제거 작업은 행하지 않았다. 스팀 분위기에서 168시간 후, 근본적으로는 리플로우 공정 중에 휘발될 수 없는 플럭스 잔류물에 기인하여, 거의 13.6%의 언더필 결합이 박리된다. 상기 카르복시산 플럭스의 끓는점이 상기 솔더의 용융점 이상이므로, 상기 핀으로 고정된 솔더의 용융점에 상관없이, 카르복시산 플럭스는 235℃의 끓는점에서 행하는 후-가열 소성(post-heat bake)에 적합하지 않다. 또한, 상호 접속 중에 200℃의 끓는점을 가지는 카르복시산 플럭스를 사용하고, 언더 필링 이전에 200℃에서 10분 동안 후-가열을 행한 칩/기판 패키지의 언더필된 표면에 대해 테스트를 행하였다. 이들 테스트에서, 스팀 분위기에서 168시간 후에는 박리가 거의 나타나지 않았고(0.6%), 플럭스 잔류물은 상기 언더 필링 작업 중에 매우 소량 존재함을 나타낸다.
또다른 실시예
하기에, 본 발명의 완전한 이해를 위하여 다양한 구체적인 세부 사항을 설명한다. 여기에서의 상세한 설명과 실시예는 청구하는 바와 같이 본 발명의 범위를 제한하는 것은 아니다. 반대로, 청구항의 바람직한 형태는 청구항 기재의 전체 폭을 포함하도록 의도된다. 따라서, 본 발명은 여기에 제공되는 구체화된 상세 설명의 일부가 없이도 실시될 수 있다.
예를 들면, 상기 본 발명의 실시예는 먼저, 열압착 접합 장치를 사용한 플립칩 접합 공정으로 설명된다. 종래의 통상적인 기술 중의 하나에 대해 분명한 것과 같이, 청구항의 제한을 설정하는데 기타의 장치를 사용할 수 있음을 생각해 볼 수 있다. 이와 같이, 비록 상기 공정이 전형적인 실시예에 의하여 200℃의 끓는점을 가지는 카르복시산 플럭스와 함께 96.5%의 주석/3.5%의 은 솔더를 사용하는 것으로 설명되지만, 기타의 적합한 솔더와 플럭스의 조합도 가능하다. 일실시예에서, 일단 솔더 범프가 용융되기 시작하면 상기 기판에 대하여 칩에 가하는 압력을 중단하지만, 또다른 실시예에서는 상호 접속 공정 전반에 걸쳐 상기 칩에 대해 적어도 일부의 압력은 유지되도록 할 수도 있다.

Claims (31)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 제1 고정물에 대하여 기판을 위치시키는 단계 - 상기 기판은 그 위에 플럭스와 복수의 솔더 범프가 증착되어 있고, 상기 솔더 범프는 제1 온도의 용융점을 가지며, 상기 플럭스는 플럭스의 실질적으로 모든 성분이 휘발되는 휘발 온도는 가지고, 상기 휘발 온도는 상기 제1 온도 이하이며, 상기 제1 고정물은 상기 제1 온도 미만의 제2 온도로 유지됨 - ;
    제2 고정물에 대하여 칩을 위치시키는 단계 - 상기 칩에는 복수의 금속 돌출부가 부착되어 있고, 상기 제2 고정물은 가열기와 결합되어 있으며, 상기 가열기는 상기 제1 온도 미만인 제3 온도로 유지됨 - ;
    상기 제1 고정물 및 제2 고정물 중의 하나 또는 둘 다를 서로를 향한 방향으로 이동시켜, 상기 복수의 솔더 범프와 상기 복수의 금속 돌출부를 접촉시키는 단계;
    상기 가열기의 온도를 제3 온도로부터 상기 제1 온도 보다 높은 제4 온도까지 급속하게 증가시키는 단계; 및
    상기 복수의 솔더 범프가 용융되어 상기 복수의 금속 돌출부에 젖어들 때 까지 펄스 가열 장치를 상기 제4 온도 이상으로 유지시키는 단계;
    를 포함하는 칩과 기판의 상호 접속 방법.
  15. 제14항에 있어서,
    상기 기판 상에는 복수의 솔더 범프가 증착되어 있고, 상기 칩에는 복수의 금속 돌출부가 부착되어 있는
    칩과 기판의 상호 접속 방법.
  16. 제14항에 있어서,
    상기 제2 온도는 100 내지 170℃ 범위 이내인
    칩과 기판의 상호 접속 방법.
  17. 제14항에 있어서,
    상기 제3 온도는 30 내지 100℃ 사이이고, 상기 제4 온도는 250 내지 400℃ 사이인
    칩과 기판의 상호 접속 방법.
  18. 제14항에 있어서,
    상기 온도는 초당 50℃ 또는 그 이상의 속도로 제3 온도에서 제4 온도로 급속하게 증가되는
    칩과 기판의 상호 접속 방법.
  19. 제14항에 있어서,
    상기 복수의 솔더 범프와 상기 복수의 금속 돌출부를 서로 접촉시키는 단계는 접촉력을 가하는 단계를 더 포함하는
    칩과 기판의 상호 접속 방법.
  20. 제14항에 있어서,
    상기 접촉력은 상기 복수의 솔더 범프가 일단 상기 제1 온도에 도달하면 제거되는
    칩과 기판의 상호 접속 방법.
  21. 제14항에 있어서,
    상기 제1 및 제2 고정물, 및 상기 가열기는 열압착 접합 장치를 포함하는
    칩과 기판의 상호 접속 방법.
  22. 칩의 활성 표면 상의 전기적 상호 접속 패드에 금속 돌출부를 적용하는 단계 - 상기 칩은 또한 상기 활성 표면과 반대측에 있는 제2 표면을 가짐 - ;
    기판의 최상부 표면 상의 전기적 상호 접속 패드에 솔더 범프를 적용하는 단계 - 상기 기판은 또한 하부 표면을 가지고, 상기 솔더 범프는 용융 온도를 가짐 - ;
    상기 솔더 범프를 무세척 플럭스로 도포하는 단계 - 상기 무세척 플럭스는 상기 용융 온도 미만의 휘발 온도를 가지는 성분들을 주로 포함함 - ;
    상기 기판의 하부 표면을 열압착 접합 장치의 압반(platen) 상에 위치시키는 단계 - 상기 압반은 상기 휘발 온도 및 용융 온도 미만인 제1 온도로 유지됨 - ;
    상기 칩의 제2 표면을 가열기를 포함하는 상기 열압착 접합 장치의 헤드에 부착시키는 단계;
    상기 솔더 범프를 상응하는 금속 돌출부에 개괄적으로 정렬하는 단계;
    상기 헤드를 낮추거나 상기 압반을 들어올려, 상기 솔더 범프를 상기 금속 돌출부에 접촉시키는 단계;
    접촉력을 인가하여 상기 솔더 범프와 그에 상응하는 금속 돌출부가 서로 유지되도록 하는 단계;
    상기 기판의 제2 표면이 상기 용융 온도 보다 높은 제2 온도에 도달할 때 까지 상기 가열기의 온도를 증가시키는 단계; 및
    상기 솔더 범프가 용융될 때까지 일정 시간 상기 제2 표면을 상기 제2 온도로 유지시키는 단계;
    를 포함하는 칩과 기판의 상호 접속 방법.
  23. 제22항에 있어서,
    상기 접촉력은 일단 상기 솔더 범프가 용융되면 제거되는
    칩과 기판의 상호 접속 방법.
  24. 제22항에 있어서,
    상기 가열기의 온도를 증가시키는 단계는 1초에 30℃를 초과하는 가열 속도를 포함하는
    칩과 기판의 상호 접속 방법.
  25. 제22항에 있어서,
    상기 가열기는 펄스 가열 장치인
    칩과 기판의 상호 접속 방법.
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
KR1020037012606A 2001-03-28 2002-03-22 무세척 플럭스를 사용한 플립칩 상호 접속 KR100555395B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/820,547 2001-03-28
US09/820,547 US6713318B2 (en) 2001-03-28 2001-03-28 Flip chip interconnection using no-clean flux
PCT/US2002/008903 WO2002080263A2 (en) 2001-03-28 2002-03-22 Flip chip interconnection using no-clean flux

Publications (2)

Publication Number Publication Date
KR20030092026A KR20030092026A (ko) 2003-12-03
KR100555395B1 true KR100555395B1 (ko) 2006-02-24

Family

ID=25231108

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037012606A KR100555395B1 (ko) 2001-03-28 2002-03-22 무세척 플럭스를 사용한 플립칩 상호 접속

Country Status (11)

Country Link
US (2) US6713318B2 (ko)
EP (1) EP1374297B1 (ko)
JP (1) JP2005509269A (ko)
KR (1) KR100555395B1 (ko)
CN (1) CN1295771C (ko)
AT (1) ATE403231T1 (ko)
AU (1) AU2002248684A1 (ko)
DE (1) DE60227926D1 (ko)
HK (1) HK1060938A1 (ko)
MY (1) MY122890A (ko)
WO (1) WO2002080263A2 (ko)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4023093B2 (ja) * 2001-01-18 2007-12-19 松下電器産業株式会社 電子部品の固定方法
US6713318B2 (en) * 2001-03-28 2004-03-30 Intel Corporation Flip chip interconnection using no-clean flux
US7115998B2 (en) * 2002-08-29 2006-10-03 Micron Technology, Inc. Multi-component integrated circuit contacts
US20040187976A1 (en) * 2003-03-31 2004-09-30 Fay Hua Phase change lead-free super plastic solders
US20050029675A1 (en) * 2003-03-31 2005-02-10 Fay Hua Tin/indium lead-free solders for low stress chip attachment
US7037805B2 (en) * 2003-05-07 2006-05-02 Honeywell International Inc. Methods and apparatus for attaching a die to a substrate
US6969638B2 (en) * 2003-06-27 2005-11-29 Texas Instruments Incorporated Low cost substrate for an integrated circuit device with bondpads free of plated gold
TWI230989B (en) * 2004-05-05 2005-04-11 Megic Corp Chip bonding method
US7405093B2 (en) * 2004-08-18 2008-07-29 Cree, Inc. Methods of assembly for a semiconductor light emitting device package
US7288472B2 (en) * 2004-12-21 2007-10-30 Intel Corporation Method and system for performing die attach using a flame
US7790484B2 (en) * 2005-06-08 2010-09-07 Sharp Kabushiki Kaisha Method for manufacturing laser devices
US20090301760A1 (en) * 2005-06-16 2009-12-10 Masato Shimamura Method of Soldering a Module Board
US7215030B2 (en) * 2005-06-27 2007-05-08 Advanced Micro Devices, Inc. Lead-free semiconductor package
JP2007189210A (ja) * 2005-12-13 2007-07-26 Shin Etsu Chem Co Ltd フリップチップ型半導体装置の組立方法及びその方法を用いて製作された半導体装置
KR20070062927A (ko) * 2005-12-13 2007-06-18 신에쓰 가가꾸 고교 가부시끼가이샤 플립칩형 반도체 장치의 조립 방법 및 이 방법을 이용하여제조된 반도체 장치
US20100015762A1 (en) * 2008-07-15 2010-01-21 Mohammad Khan Solder Interconnect
JP2011009335A (ja) * 2009-06-24 2011-01-13 Fujitsu Ltd 半田接合構造及びこれを用いた電子装置並びに半田接合方法
US7871860B1 (en) * 2009-11-17 2011-01-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method of semiconductor packaging
KR20140032973A (ko) * 2011-01-14 2014-03-17 아사히 가라스 가부시키가이샤 차량용 창유리 및 그의 제조 방법
US8381966B2 (en) * 2011-02-28 2013-02-26 International Business Machines Corporation Flip chip assembly method employing post-contact differential heating
JP6035714B2 (ja) * 2011-08-17 2016-11-30 ソニー株式会社 半導体装置、半導体装置の製造方法、及び、電子機器
TWI430421B (zh) * 2011-11-07 2014-03-11 矽品精密工業股份有限公司 覆晶接合方法
US8967452B2 (en) * 2012-04-17 2015-03-03 Asm Technology Singapore Pte Ltd Thermal compression bonding of semiconductor chips
CN102723427B (zh) * 2012-05-30 2015-09-02 惠州市大亚湾永昶电子工业有限公司 Led晶片共晶焊接工艺
CN103920956B (zh) * 2013-01-11 2016-05-11 无锡华润安盛科技有限公司 一种回流工艺焊接方法
US20150014852A1 (en) * 2013-07-12 2015-01-15 Yueli Liu Package assembly configurations for multiple dies and associated techniques
CN104752596A (zh) * 2013-12-30 2015-07-01 江西省晶瑞光电有限公司 一种led倒装晶片的固晶方法
CN104916554A (zh) * 2014-03-11 2015-09-16 东莞高伟光学电子有限公司 将半导体器件或元件焊接到基板上的方法和装置
US9426898B2 (en) * 2014-06-30 2016-08-23 Kulicke And Soffa Industries, Inc. Thermocompression bonders, methods of operating thermocompression bonders, and interconnect methods for fine pitch flip chip assembly
US9385060B1 (en) * 2014-07-25 2016-07-05 Altera Corporation Integrated circuit package with enhanced thermal conduction
KR101619460B1 (ko) * 2014-11-18 2016-05-11 주식회사 프로텍 적층형 반도체 패키지의 제조장치
KR20170009750A (ko) * 2015-07-15 2017-01-25 서울바이오시스 주식회사 발광 다이오드 패키지 제조 방법
JP6042956B1 (ja) 2015-09-30 2016-12-14 オリジン電気株式会社 半田付け製品の製造方法
US20170173745A1 (en) 2015-12-22 2017-06-22 International Business Machines Corporation No clean flux composition and methods for use thereof
JP6627522B2 (ja) * 2016-01-15 2020-01-08 富士電機株式会社 半導体装置用部材及び半導体装置の製造方法、及び半導体装置用部材
EP3208028B1 (en) 2016-02-19 2021-04-07 Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. A method and device for reversibly attaching a phase changing metal to an object
US10160066B2 (en) * 2016-11-01 2018-12-25 GM Global Technology Operations LLC Methods and systems for reinforced adhesive bonding using solder elements and flux
CN108620764B (zh) * 2017-03-24 2022-03-08 苏州昭舜物联科技有限公司 低温软钎焊接用焊膏及制备方法
US10750614B2 (en) * 2017-06-12 2020-08-18 Invensas Corporation Deformable electrical contacts with conformable target pads
WO2019170211A1 (de) 2018-03-05 2019-09-12 Heraeus Deutschland GmbH & Co. KG Verfahren zur herstellung einer sandwichanordnung
US20190364669A1 (en) * 2018-05-25 2019-11-28 Nichia Corporation Method for manufacturing light emitting module
CN109712899A (zh) * 2018-12-27 2019-05-03 通富微电子股份有限公司 一种半导体封装方法及半导体封装器件
JP2021034502A (ja) * 2019-08-22 2021-03-01 スタンレー電気株式会社 発光装置、および、その製造方法
JP7145839B2 (ja) * 2019-12-18 2022-10-03 株式会社オリジン はんだ付け基板の製造方法及びはんだ付け装置
CN111653494B (zh) * 2020-06-16 2021-10-15 中国电子科技集团公司第二十四研究所 非接触式加热的倒装焊工艺方法
US11824037B2 (en) * 2020-12-31 2023-11-21 International Business Machines Corporation Assembly of a chip to a substrate
CN113644237A (zh) * 2021-07-26 2021-11-12 江苏超威电源有限公司 一种铅网板栅在涂板线的在线预处理方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS634652A (ja) 1986-06-25 1988-01-09 Hitachi Ltd 半導体装置
JPH0777227B2 (ja) * 1986-12-16 1995-08-16 松下電器産業株式会社 半導体装置の製造方法
JPS63208251A (ja) 1987-02-25 1988-08-29 Nec Corp 集積回路のパツケ−ジ構造
US5299730A (en) 1989-08-28 1994-04-05 Lsi Logic Corporation Method and apparatus for isolation of flux materials in flip-chip manufacturing
JP2805245B2 (ja) 1989-08-28 1998-09-30 エルエスアイ ロジック コーポレーション フリップチップ構造
JP2724033B2 (ja) 1990-07-11 1998-03-09 株式会社日立製作所 半導体モジユール
US5019673A (en) 1990-08-22 1991-05-28 Motorola, Inc. Flip-chip package for integrated circuits
US5074920A (en) 1990-09-24 1991-12-24 Mobil Solar Energy Corporation Photovoltaic cells with improved thermal stability
US5438477A (en) 1993-08-12 1995-08-01 Lsi Logic Corporation Die-attach technique for flip-chip style mounting of semiconductor dies
US5508561A (en) 1993-11-15 1996-04-16 Nec Corporation Apparatus for forming a double-bump structure used for flip-chip mounting
DE19511898C2 (de) 1995-03-31 1999-09-23 Fraunhofer Ges Forschung Verfahren zur Verbindung von Kontaktflächen eines elektronischen Bauelements und eines Substrats
US5816478A (en) 1995-06-05 1998-10-06 Motorola, Inc. Fluxless flip-chip bond and a method for making
US5637920A (en) 1995-10-04 1997-06-10 Lsi Logic Corporation High contact density ball grid array package for flip-chips
US5710071A (en) 1995-12-04 1998-01-20 Motorola, Inc. Process for underfilling a flip-chip semiconductor device
US5744869A (en) 1995-12-05 1998-04-28 Motorola, Inc. Apparatus for mounting a flip-chip semiconductor device
US6111317A (en) 1996-01-18 2000-08-29 Kabushiki Kaisha Toshiba Flip-chip connection type semiconductor integrated circuit device
US5704116A (en) 1996-05-03 1998-01-06 Motorola, Inc. Method of holding a component using an anhydride fluxing agent
JP3431406B2 (ja) 1996-07-30 2003-07-28 株式会社東芝 半導体パッケージ装置
US5795818A (en) 1996-12-06 1998-08-18 Amkor Technology, Inc. Integrated circuit chip to substrate interconnection and method
US5778913A (en) 1997-02-20 1998-07-14 Lucent Technologies Inc. Cleaning solder-bonded flip-chip assemblies
KR100219806B1 (ko) * 1997-05-27 1999-09-01 윤종용 반도체장치의 플립 칩 실장형 솔더 범프의 제조방법, 이에 따라 제조되는 솔더범프 및 그 분석방법
JP2001510944A (ja) 1997-07-21 2001-08-07 アギラ テクノロジーズ インコーポレイテッド 半導体フリップチップ・パッケージおよびその製造方法
JPH11145176A (ja) * 1997-11-11 1999-05-28 Fujitsu Ltd ハンダバンプの形成方法及び予備ハンダの形成方法
US5942798A (en) 1997-11-24 1999-08-24 Stmicroelectronics, Inc. Apparatus and method for automating the underfill of flip-chip devices
JP3556450B2 (ja) 1997-12-02 2004-08-18 富士通株式会社 半導体装置
US6103549A (en) 1998-03-17 2000-08-15 Advanced Micro Devices, Inc. No clean flux for flip chip assembly
US6059894A (en) 1998-04-08 2000-05-09 Hewlett-Packard Company High temperature flip chip joining flux that obviates the cleaning process
JPH11297735A (ja) * 1998-04-10 1999-10-29 Fujitsu Ltd バンプの製造方法及び半導体装置
US6087732A (en) 1998-09-28 2000-07-11 Lucent Technologies, Inc. Bond pad for a flip-chip package
DE69916301T2 (de) * 1998-10-14 2005-03-24 The Johns Hopkins University Verbesserung der prüfbarkeit von multi-chip-modulen durch dielektrikumszwischenschichten aus polarisiertem polymer
JP2001024085A (ja) * 1999-07-12 2001-01-26 Nec Corp 半導体装置
US6217671B1 (en) * 1999-12-14 2001-04-17 International Business Machines Corporation Composition for increasing activity of a no-clean flux
US6713318B2 (en) * 2001-03-28 2004-03-30 Intel Corporation Flip chip interconnection using no-clean flux

Also Published As

Publication number Publication date
US6713318B2 (en) 2004-03-30
KR20030092026A (ko) 2003-12-03
DE60227926D1 (de) 2008-09-11
US20040152238A1 (en) 2004-08-05
HK1060938A1 (en) 2004-08-27
WO2002080263A3 (en) 2003-09-04
WO2002080263A2 (en) 2002-10-10
EP1374297B1 (en) 2008-07-30
MY122890A (en) 2006-05-31
CN1537327A (zh) 2004-10-13
AU2002248684A1 (en) 2002-10-15
US20020142517A1 (en) 2002-10-03
ATE403231T1 (de) 2008-08-15
CN1295771C (zh) 2007-01-17
JP2005509269A (ja) 2005-04-07
EP1374297A2 (en) 2004-01-02

Similar Documents

Publication Publication Date Title
KR100555395B1 (ko) 무세척 플럭스를 사용한 플립칩 상호 접속
KR100555354B1 (ko) 단일화된 칩을 기판 패키지에 연결하는 방법, 플립 칩 방법, 및 칩 상에 접촉점을 형성하는 방법
US7332424B2 (en) Fluxless solder transfer and reflow process
TWI514487B (zh) 半導體晶片的熱壓縮鍵合
US7473580B2 (en) Temporary chip attach using injection molded solder
US10014272B2 (en) Die bonding with liquid phase solder
US10350713B2 (en) No clean flux composition and methods for use thereof
KR19980070398A (ko) 용융제를 함유하는 선택적 충전형 접착막
JP2007005707A (ja) 部品接合方法および部品接合用治具
US20070202632A1 (en) Capacitor attachment method
TWI502666B (zh) Electronic parts mounting body, electronic parts, substrate
KR20020044577A (ko) 개선된 플립-칩 결합 패키지
KR20010093705A (ko) 땜납 범프 형성 방법, 플립 칩 장착 방법과 장착구조체
JP3540901B2 (ja) 電極へのフラックス転写方法及びバンプの製造方法
JPH06163634A (ja) フリップチップ型半導体装置の実装方法
JPH09246319A (ja) フリップチップ実装方法
JP2010123676A (ja) 半導体装置の製造方法、半導体装置
US6617195B1 (en) Method of reflowing organic packages using no-clean flux
JP2699726B2 (ja) 半導体装置の実装方法
JP4200090B2 (ja) 半導体装置の製造方法
JPH05218136A (ja) フリップチップ・ボンディング方法
JPH09213702A (ja) 半導体装置及び半導体装置の実装方法
JP2022105279A (ja) 方法および装置（基板へのチップの組立て）
JP2005259925A (ja) 実装方法
JP3344254B2 (ja) 半導体装置製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090217

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee